FR3054338A1 - Procede de correction de defauts introduits par un systeme de numerisation et dispositifs associes - Google Patents
Procede de correction de defauts introduits par un systeme de numerisation et dispositifs associes Download PDFInfo
- Publication number
- FR3054338A1 FR3054338A1 FR1601138A FR1601138A FR3054338A1 FR 3054338 A1 FR3054338 A1 FR 3054338A1 FR 1601138 A FR1601138 A FR 1601138A FR 1601138 A FR1601138 A FR 1601138A FR 3054338 A1 FR3054338 A1 FR 3054338A1
- Authority
- FR
- France
- Prior art keywords
- model
- order
- output signal
- digitization system
- digitization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004364 calculation method Methods 0.000 claims abstract description 40
- 230000007547 defect Effects 0.000 claims abstract description 33
- 238000012937 correction Methods 0.000 claims abstract description 29
- 230000015654 memory Effects 0.000 claims description 34
- 238000004590 computer program Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 8
- 230000003595 spectral effect Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 4
- 238000004422 calculation algorithm Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 3
- 238000013178 mathematical model Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010183 spectrum analysis Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 238000013138 pruning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
La présente invention concerne un procédé de correction des défauts introduits par un système de numérisation comprenant les étapes de: - obtention du signal de sortie du système de numérisation, - choix d'un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d'ordre inférieurs ou égaux à P-2 sont nuls, - détermination de chaque coefficient du noyau d'ordre P, - utilisation de chaque coefficient du noyau d'ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l'entier P, et - correction du signal de sortie.
Description
Titulaire(s) : THALES Société anonyme,UNIVERSITE DE BORDEAUX Etablissement public,INSTITUT POLYTECHNIQUE DE BORDEAUX Etablissement public, CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE Etablissement public.
Demande(s) d’extension
Mandataire(s) : CABINET LAVOIX Société par actions simplifiée.
PROCEDE DE CORRECTION DE DEFAUTS INTRODUITS PAR UN SYSTEME DE NUMERISATION ET DISPOSITIFS ASSOCIES.
FR 3 054 338 - A1 f5y) La présente invention concerne un procédé de correction des défauts introduits par un système de numérisation comprenant les étapes de:
- obtention du signal de sortie du système de numérisation,
- choix d'un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d'ordre inférieurs ou égaux à P-2 sont nuis,
- détermination de chaque coefficient du noyau d'ordre P,
- utilisation de chaque coefficient du noyau d'ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l'entier P, et
- correction du signal de sortie.
E3
E6
Procédé de correction de défauts introduits par un système de numérisation et dispositifs associés
La présente invention concerne un procédé de correction des défauts introduits par un système de numérisation. La présente invention se rapporte également à des dispositifs associés au procédé. La présente invention concerne ainsi un produit programme d'ordinateur, un support d’informations, un système de numérisation, une chaîne d’acquisition numérique, une chaîne de réception et un ensemble associés.
Les chaînes de réception radiofréquences numérisées comportent des systèmes de numérisation générant des composantes fréquentielles parasites. Par exemple, les composantes parasites du système de numérisation sont introduites par un convertisseur analogique-numérique ou un étage d’entrée du système de numérisation, par exemple un amplificateur. Les composantes parasites correspondent à des défauts introduits par le système de numérisation. Ces défauts sont principalement des distorsions non-linéaires.
II est souhaitable de réduire les composantes parasites générées pour améliorer la qualité des signaux obtenus en sortie des chaînes de réception.
Pour cela, il est utilisé des modèles mathématiques décrivant le comportement non-linéaire dynamique des systèmes de numérisation. De tels modèles mathématiques sont d’autant plus complexes qu’ils impliquent des ordres de non-linéarités et des profondeurs de mémoire élevés. En effet, dans les cas généraux, les défauts dépendent de la valeur du signal d’excitation du système de numérisation à plusieurs instants.
Ainsi, les algorithmes d’estimation des coefficients de modèle par minimisation de l’erreur de modélisation au sens des moindres carrés classiques de l’état de la technique impliquent de connaître la version numérique idéale du signal analogique d’entrée du système de numérisation, ce qui n’est pas possible en pratique. De plus, dans le cas d’une application temps-réel, la complexité des modèles mathématiques de l’état de la technique complique l’estimation des coefficients du modèle considéré.
II existe donc un besoin pour un procédé de correction des défauts introduits par un système de numérisation qui soit de mise en œuvre plus simple et notamment compatible avec les exigences d’une application temps-réel.
La présente description décrit un procédé de correction des défauts introduits par un système de numérisation, un ordre de défaut étant associé à chaque défaut, les défauts introduits par le système de numérisation étant modélisables par un modèle théorique liant un signal d’entrée du système de numérisation à un signal de sortie du système de numérisation, le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients. Le procédé comprend au moins les étapes d’obtention du signal de sortie du système de numérisation, de choix d’un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis, de détermination de chaque coefficient du noyau d’ordre P, d’utilisation de chaque coefficient du noyau d’ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P, et de correction du signal de sortie pour obtenir un signal de sortie corrigé par soustraction au signal de sortie de chacun des défauts obtenus.
Suivant des modes de réalisation particuliers, le procédé de correction comprend une ou plusieurs des caractéristiques suivantes, prise(s) isolément ou suivant toutes les combinaisons techniquement possibles :
- le procédé comporte, en outre, les étapes de détermination de chaque coefficient du noyau d’ordre P-1, et d’utilisation de chaque coefficient du noyau d’ordre P-1 et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P-1, l’étape de correction comprenant la correction du signal de sortie pour obtenir un signal intermédiaire par soustraction au signal de sortie de chaque défaut présentant un ordre de défaut de même parité que l’entier P et la correction du signal intermédiaire pour obtenir un signal de sortie corrigé par soustraction au signal intermédiaire de chaque défaut présentant un ordre de défaut de même parité que l’entier P-1.
- le modèle théorique est choisi dans le groupe constitué d’un modèle de Volterra, d’un modèle d’Hammerstein, d’un modèle de polynôme à mémoire simple, et un modèle de polynôme à mémoire généralisée.
- le procédé comporte également une étape d’obtention d’un filtre, le filtre étant utilisé aux étapes de détermination, l’étape d’obtention d’un filtre comportant, de préférence l’estimation de la densité spectrale de puissance du signal distordu, la détection des composantes en fréquence de la densité spectrale de puissance du signal distordu présentant des amplitudes supérieures à un seuil prédéterminé, l’établissement d’un filtre passe-bande à partir des composantes détectées, et le calcul de la réponse impulsionnelle du filtre à partir du filtre passe-bande établi.
La présente description porte également sur un produit programme d’ordinateur comportant un support lisible d’informations, sur lequel est mémorisé un programme d’ordinateur comprenant des instructions de programme, le programme d’ordinateur étant chargeable sur une unité de traitement de données et adapté pour entraîner la mise en œuvre d’un procédé tel que précédemment décrit lorsque le programme d’ordinateur est mis en œuvre sur l’unité de traitement des données.
La présente description se rapporte aussi à un support lisible d’informations mémorisant un programme d'ordinateur comprenant des instructions de programme, le programme d’ordinateur étant chargeable sur une unité de traitement de données et adapté pour entraîner la mise en œuvre d’un procédé tel que précédemment décrit lorsque le programme d’ordinateur est mis en œuvre sur l’unité de traitement des données.
La présente description porte également sur un système de numérisation comportant un correcteur intégré, le correcteur étant adapté à mettre en œuvre un procédé de correction des défauts introduits par le système de numérisation, les défauts introduits par le système de numérisation étant modélisables par un modèle théorique liant un signal d’entrée du système de numérisation à un signal de sortie du système de numérisation, le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients, le procédé comprenant au moins les étapes de d’obtention du signal de sortie du système de numérisation, d’un choix d’un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis, de détermination de chaque coefficient du noyau d’ordre P, d’utilisation de chaque coefficient du noyau d’ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P, et de correction du signal de sortie pour obtenir un signal de sortie corrigé par soustraction au signal de sortie de chacun des défauts obtenus.
La présente description est également relative à une chaîne d’acquisition numérique comportant un système de numérisation et un correcteur séparé du système de numérisation, le correcteur étant adapté à mettre en œuvre un procédé de correction des défauts introduits par le système de numérisation, les défauts introduits par le système de numérisation étant modélisables par un modèle théorique liant un signal d’entrée du système de numérisation à un signal de sortie du système de numérisation, le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients, le procédé comprenant au moins les étapes d’obtention du signal de sortie du système de numérisation, d’un choix d’un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis, de détermination de chaque coefficient du noyau d'ordre P, d’utilisation de chaque coefficient du noyau d’ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P, et de correction du signal de sortie pour obtenir un signal de sortie corrigé par soustraction au signal de sortie de chacun des défauts obtenus.
La présente description est également relative à une chaîne de réception comportant un système de numérisation tel que précédemment décrit ou une chaîne d’acquisition numérique telle que précédemment décrite.
La présente description se rapporte aussi à un ensemble, notamment aéronef, l’ensemble comportant une chaîne de réception telle que précédemment décrite.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit de modes de réalisation de l'invention, la description étant donnée à titre d'exemple uniquement et en référence aux dessins qui sont :
- figure 1, une vue schématique d’un ensemble comportant une chaîne de réception,
- figure 2, une vue schématique de la chaîne de réception de la figure 1, et
- figures 3 et 4, des schémas-bloc d'une partie des opérations effectuées lors de la mise en œuvre d'un exemple de procédé de correction de défauts.
Un ensemble 10 est représenté schématiquement sur la figure 1.
L'ensemble 10 est, par exemple, un véhicule.
Selon un cas particulier, l’ensemble 10 est un aéronef.
L’ensemble 10 comporte des systèmes 14 fonctionnant en temps réel assurant le fonctionnement de l’ensemble 10.
Trois systèmes en temps réel 14 sont représentés sur la figure 1.
Pour la suite, il est supposé qu’un des systèmes en temps réel 14 est une chaîne de réception 16.
Un exemple de chaîne de réception 16 est représenté à la figure 2.
La chaîne de réception 16 comporte un récepteur radiofréquence numérique 18, un système de numérisation 20 et un correcteur 22.
Par exemple, selon l’exemple proposé, le récepteur radiofréquence numérique 18 comporte une antenne propre à recevoir un signal radiofréquence et à le convertir en un signal électrique analogique. De manière connue en soi, le récepteur radiofréquence numérique 18 comprend aussi d’autres composants comme des filtres, des amplificateurs ou des mélangeurs.
L’ensemble du système de numérisation 20 et du correcteur 22 forme une chaîne d’acquisition numérique.
Le système de numérisation 20 est propre à convertir un signal analogique en un signal numérique.
Par exemple, le système de numérisation 20 est un convertisseur analogiquenumérique, ce qui est supposé dans la suite de la description.
Le convertisseur analogique-numérique 20 introduit des distorsions dans le signal analogique.
Ces distorsions sont des défauts qui sont associés à un ordre de défaut.
Les défauts introduits par le convertisseur analogique-numérique 20 sont modélisables par un modèle théorique liant un signal d’entrée du convertisseur analogique-numérique 20 à un signal de sortie du convertisseur analogiquenumérique 20.
Le modèle théorique est un modèle non-linéaire à mémoire et à temps discret.
Le modèle théorique présente un degré maximal de non-linéarité et une profondeur de mémoire.
Le modèle théorique associe à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients
Selon un exemple particulier, le modèle théorique est un modèle de Volterra.
Dans un tel modèle, il est supposé que le convertisseur analogique-numérique 20 peut être décrit par une série de Volterra tronquée à temps discret. Ainsi, en notant x[m] la version numérique idéale du signal analogique noté x(t) appliqué en entrée du convertisseur analogique-numérique 20, il est obtenu l’équation 1 suivante :
P M-l M-l
p=2m1=0 mp=0 où :
• P est un entier désignant le degré maximal de non-linéarité, • M est un entier désignant la profondeur de la mémoire.
• Les hplmi, avec mp e ¢0, M - 1] et p e ¢2, PJ sont les coefficients du noyau d’ordre p, ledit noyau étant appelé, dans le cas de ce modèle théorique, noyau de Volterra d’ordre p,
L’équation 1 peut également être écrite sous forme vectorielle comme suit : y[fc] = x[m] + [χ£]Τθ où :
• est le vecteur de régression non linéaire de Volterra associé au signal x[m] Et défini par x£ = [x[m]2, ...,x[m — M + l]2,x3[m] ...,x[m — M + 1ΓΓ, et • Θ est le vecteur rassemblant les coefficients des noyaux de Volterra et s’écrivant Θ = [h2[0,0], ...,h2[M - 1, M - 1], h3[0,0,0],..., hP[M - 1,...,M i]f·
Le correcteur 22 est propre à corriger les défauts introduits par le système de numérisation 20.
Par « corriger », il est entendu une compensation acceptable au regard des performances souhaitées pour le convertisseur analogique-numérique 20.
Par exemple, une compensation acceptable est une compensation permettant de réduire le niveau de la fréquence parasite maximale au plancher de bruit du convertisseur analogique-numérique 20.
Pour cela, le correcteur 22 est adapté pour mettre en œuvre un procédé de correction des défauts.
Le correcteur 22 est, par exemple, un circuit logique programmable.
Un FPGA (acronyme de l’anglais « field-programmable gâte array » traduit en français par « réseau de portes programmables in situ ») est un exemple de tel circuit logique programmable.
Le fonctionnement du correcteur 22 est maintenant décrit en référence à un exemple de mise en œuvre de procédé de correction des défauts introduits par le convertisseur analogique-numérique 20. Un tel exemple est illustré par les figures 3 et 4.
Le procédé de correction comprend une étape d’obtention E1, une étape de choix E2, une étape d’obtention d’un filtre E3, des étapes de détermination E4 et E5, des étapes d’utilisation et de correction E6.
A l’étape d’obtention E1, il est obtenu le signal de sortie du convertisseur analogique-numérique 20.
Le signal de sortie correspond au signal distordu.
Le signal de sortie est noté pour la suite y[m].
A l’étape de choix E2, il est choisi un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le convertisseur analogique-numérique 20 par un modèle de calcul.
Le nombre entier P correspond au degré maximal de non-linéarité.
Le modèle de calcul est un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis. En l’occurrence, les noyaux sont des noyaux de Volterra.
En ce sens, dans l’exemple particulier décrit, le modèle de calcul est un modèle de Volterra réduit spécifique.
De fait, le modèle de calcul s’écrit comme :
M-l M-l
L’étape d’obtention du filtre E3 comporte trois sous-étapes qui sont une sousétape d’analyse spectrale SE1, une sous-étape de détection SE2 et une sous-étape de calcul SE3.
A la sous-étape d’analyse spectrale SE1, il est estimé la densité spectrale de puissance du signal distordu y[m], La densité spectrale de puissance obtenue est notée 7[n].
La densité spectrale de puissance est estimée par mise en œuvre d’un algorithme d’analyse spectrale.
Par exemple, il est utilisé une transformée de Fourier rapide (aussi dénommée FFT pour « Fast Fourier Transform ») appliquée sur le signal distordu y[m].
A la sous-étape de détection SE2, il est détecté les composantes en fréquence de la densité spectrale de puissance du signal distordu présentant des amplitudes supérieures à un seuil prédéterminé.
Le seuil prédéterminé dépend du point de fonctionnement du convertisseur analogique-numérique 20. De fait, le seuil prédéterminé est choisi pour ne détecter que les composantes non parasitées de plus fortes puissances.
Il est alors déterminé un gabarit de filtre passe-bande G[n] à partir des composantes détectées.
Selon un exemple simple, si une composante est détectée à une fréquence, alors le gabarit est égal à 1 à ladite fréquence, et en l’absence de composante détectée à une fréquence, le gabarit est égal à 0 à ladite fréquence.
A la sous-étape de calcul SE3, il est calculé la réponse impulsionnelle du filtre ayant pour gabarit G[n]. La réponse impulsionnelle est notée h[m].
Un exemple de mise en œuvre de la sous-étape de calcul SE3 est proposé à la figure 4.
Dans cet exemple, la sous-étape de calcul SE3 comporte deux opérations 01 et
02.
Lors de la première opération 01, il est calculé la transformée de Fourier discrète inverse (aussi noté par l’acronyme TFDI) du gabarit G[n].
Par exemple, la transformée de Fourier discrète inverse est calculée par utilisation d’un algorithme de transformée de Fourier rapide inverse (aussi noté par l’acronyme TFRI ou son équivalent anglais IFFT pour « inverse fast Fourier transform »).
Lors de l’opération 02, la réponse impulsionnelle obtenue en sortie de la première opération 01 est tronquée à la longueur désirée.
En option, la réponse impulsionnelle est également pondérée par une fenêtre d’apodisation.
Ainsi, en sortie de l'étape de filtrage E3, il est obtenu la réponse impulsionnelle d’un filtre passe-bande adapté au signal distordu obtenu en sortie du convertisseur analogique-numérique 20.
Les cases E4 et E5 de la figure 3 illustrent chacune une étape de détermination.
A la première étape de détermination E4, il est déterminé chaque coefficient du noyau de Volterra d’ordre P.
Par exemple, chaque coefficient du noyau de Volterra d’ordre P est déterminé par mise en œuvre d’un algorithme de minimisation de l’erreur de modélisation, notamment au sens des moindres carrés.
Plus explicitement, d’une part, le filtre de réponse impulsionnelle /i[m] est utilisé pour construire une approximation grossière du signal numérique idéal x[m] associé au signal analogique d'excitation du convertisseur analogique-numérique 20 par filtrage du signal y[m] (la ou les composantes de plus fortes puissances sont conservées). D’autre part, l’inverse de ce filtre est utilisé (de façon optionnelle) pour supprimer les composantes de plus forte puissance. Une alternative à ce deuxième filtrage consiste à opérer une soustraction entre le signal y[m] filtré par h[n] et le signal y[m] initial. L’algorithme de minimisation de l’erreur de modélisation au sens des moindres carrés est alors opéré avec l’approximation grossière du signal numérique idéal x[m] et le signal résultant de la suppression des composantes de plus forte puissance du signal y[m].
De manière résumée, l’ensemble de ces coefficients est noté θ_ρ sur la figure 3.
A la deuxième étape de détermination E5, il est déterminé chaque coefficient du noyau de Volterra d’ordre P - 1.
De manière résumée, l’ensemble de ces coefficients est noté 0P-1 sur la figure 3.
La parité des défauts considérés aux étapes de détermination est donc distincte.
Les cases E6 illustrent schématiquement une combinaison de deux étapes, à savoir une étape d’utilisation et une étape de correction.
A la première étape d’utilisation, il est utilisé chaque coefficient du noyau de Volterra d’ordre P et le modèle de calcul pour obtenir les défauts d’ordre de même parité et inférieurs ou égaux à P.
Plus précisément, il est utilisé une partie du modèle de calcul ainsi qu’un signal qui est le signal de sortie y[m], et non le signal idéal.
II est ensuite mis en œuvre une première étape de correction en effectuant une soustraction au signal de sortie de des défauts d'ordre de même parité et inférieurs ou égaux à P obtenus, pour obtenir un premier signal intermédiaire χέηί[ζη].
Similairement, à la deuxième étape d’utilisation, il est utilisé chaque coefficient du défaut d'ordre P -1 et le modèle pour obtenir les défauts d’ordre de même parité et inférieurs ou égaux à P - 1.
Plus précisément, il est utilisé une partie du modèle de calcul ainsi qu’un signal qui est le signal de sortie y[m], et non le signal idéal.
II est ensuite mis en œuvre une étape de correction en effectuant une soustraction au premier signal intermédiaire Xint[m] des défauts d’ordre de même parité et inférieurs ou égaux à P - 1.
Ainsi, les étapes de correction forment une étape de correction permettant d’obtenir un signal de sortie corrigé noté x[m].
Pour cela, il est mis en œuvre une soustraction au signal de sortie de chacun des défauts obtenus
Le procédé décrit permet de fonctionner sans connaître la version numérique idéale du signal analogique à obtenir en sortie du convertisseur analogique-numérique 20. Cela permet d’utiliser le procédé lorsqu’un ensemble 10 opère dans des conditions environnementales variables (température, composantes fréquentielle du signal utile, puissance du signal utile, ...). Le procédé est ainsi un procédé de correction sans calibrage.
Autrement formulé, le procédé propose la construction d’une approximation du signal x[m] à partir du signal y[m] distordu pour mettre en œuvre un algorithme d’estimation reposant sur un modèle non-linéaire à mémoire.
Le procédé exploite ensuite les propriétés trigonométriques de ce modèle afin de supprimer des redondances non détectées par l’état de la technique. De fait, le procédé en utilisant uniquement les coefficients relatifs au noyau de Volterra d’ordre P et au noyau de Volterra d’ordre P - 1 met en œuvre un élagage des coefficients du modèle classique de Volterra. D’une certaine manière, il peut être considéré que le procédé est fondé sur un modèle de type Volterra réduit.
En dépit d’une telle réduction, la demanderesse a montré lors d’essai que le procédé de correction permet de corriger avec efficacité les défauts de numérisation introduits par le convertisseur analogique-numérique 20.
De plus, le faible nombre de coefficients à estimer et à appliquer pour la correction permet une correction à faible coût calculatoire.
Autrement formulé, le modèle de calcul permet de conserver une représentativité de la situation à modéliser tout en réduisant la complexité calculatoire du modèle théorique.
Le procédé s’applique aussi à tout type de modèle théorique tel que les défauts introduits par le convertisseur analogique-numérique 20 soient modélisables par un modèle théorique liant un signal d’entrée du convertisseur analogique-numérique 20 à un signal de sortie du convertisseur analogique-numérique 20, le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients.
Parmi ces modèles théoriques, le modèle théorique est un modèle d’Hammerstein.
En variante, le modèle théorique est un modèle de polynôme à mémoire simple.
Selon un autre exemple, le modèle théorique est un modèle de polynôme à mémoire généralisé. Dans ce cas particulier, M et P ne sont pas les seuls paramètres du modèle. En effet, il y a huit paramètres qui sont usuellement notés Ka, La, Kb, L„, Mb, Kc, LC1
Les mêmes remarques que précédemment sont valables pour un procédé de correction utilisant un tel modèle théorique en remplaçant l’expression « noyau de Volterra d'ordre » par l’expression « noyau d'ordre ».
En outre, la complexité calculatoire de la mise en œuvre du modèle de calcul est encore réduite du fait que les modèle d’Hammerstein, modèle de polynôme à mémoire simple et modèle de polynôme à mémoire généralisé peuvent être considérés comme des modèles de Volterra réduit, c’est-à-dire des modèles pour lesquels certains coefficients sont considérés comme nuis.
Plus généralement, le procédé s’applique à tout système ou sous-système d’acquisition de signaux analogiques contenant un convertisseur analogique-numérique.
En particulier, le procédé est utilisable dans le cadre de récepteurs radiofréquences numérisés à large bande instantanée, c’est-à-dire une bande instantanée présentant une largeur supérieure à 50 mégaHertz.
Ainsi, un système de numérisation 20 comportant un correcteur 22 adapté pour mettre en œuvre le procédé ou une chaîne de réception 16 comportant un tel correcteur 22 présentent des performances améliorées par rapport à un système de numérisation 20 ou une chaîne de réception 16 qui en serait dépourvue.
Il est également proposé des dispositifs permettant la mise en œuvre du procédé.
Par exemple, l’interaction d’un produit programme d’ordinateur avec un système permet de mettre en œuvre du procédé de correction.
Le système est un ordinateur.
Plus généralement, le système est un calculateur électronique propre à manipuler et/ou transformer des données représentées comme des quantités électroniques ou physiques dans des registres du système et/ou des mémoires en d’autres données similaires correspondant à des données physiques dans des mémoires, des registres ou d’autres types de dispositifs d’affichage, de transmission ou de mémorisation.
Le système comporte un processeur comprenant une unité de traitement de données, des mémoires et un lecteur de support d’informations. Le système comprend également un clavier et une unité d’affichage.
Le produit programme d’ordinateur comporte un support lisible d’informations.
Un support lisible d’informations est un support lisible par le système, usuellement par l’unité de traitement de données. Le support lisible d’informations est un médium adapté à mémoriser des instructions électroniques et capables d’être couplé à un bus d'un système informatique.
A titre d’exemple, le support lisible d’informations est une disquette ou disque souple (de la dénomination anglaise de « floppy disk »), un disque optique, un CD-ROM, un disque magnéto-optique, une mémoire ROM, une mémoire RAM, une mémoire EPROM, une mémoire EEPROM, une carte magnétique ou une carte optique.
Sur le support lisible d’informations est mémorisé un programme d’ordinateur comprenant des instructions de programme.
Le programme d’ordinateur est chargeable sur l’unité de traitement de données 14 et est adapté pour entraîner la mise en œuvre du procédé de correction lorsque le programme d’ordinateur est mis en œuvre sur l’unité de traitement des données.
D’autres modes de réalisation sont envisageables pour le procédé précédemment décrit. Notamment, selon un mode de réalisation particulier, les étapes de détermination de chaque coefficient du noyau d’ordre P-1 et d’utilisation de chaque coefficient du noyau d’ordre P-1 et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P-1 ne sont pas mises en œuvre, de sorte qu’à l’étape de correction, seuls les défaut présentant un ordre de défaut de même parité que l’entier P sont corrigés.
Plus généralement, il est proposé un procédé résultant de toute combinaison techniquement possible des modes de réalisation précédemment décrits.
Claims (10)
- REVENDICATIONS1Procédé de correction des défauts introduits par un système de numérisation (20), un ordre de défaut étant associé à chaque défaut, les défauts introduits par le système de numérisation (20) étant modélisables par un modèle théorique liant un signal d’entrée du système de numérisation (20) à un signal de sortie du système de numérisation (20), le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients, le procédé comprenant au moins les étapes de:- obtention du signal de sortie du système de numérisation (20),- choix d’un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation (20) par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis,- détermination de chaque coefficient du noyau d’ordre P,- utilisation de chaque coefficient du noyau d’ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P, et- correction du signal de sortie pour obtenir un signal de sortie corrigé par soustraction au signal de sortie de chacun des défauts obtenus.
- 2.- Procédé selon la revendication 1, dans lequel le procédé comporte, en outre, les étapes de :- détermination de chaque coefficient du noyau d’ordre P-1, et- utilisation de chaque coefficient du noyau d’ordre P-1 et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P-1, l’étape de correction comprenant :- la correction du signal de sortie pour obtenir un signal intermédiaire par soustraction au signal de sortie de chaque défaut présentant un ordre de défaut de même parité que l’entier P, et- la correction du signal intermédiaire pour obtenir un signal de sortie corrigé par soustraction au signal intermédiaire de chaque défaut présentant un ordre de défaut de même parité que l’entier P-1.
- 3. - Procédé selon la revendication 1 ou 2, dans lequel le modèle théorique est choisi dans le groupe constitué de :- un modèle de Volterra,- un modèle d’Hammerstein,- un modèle de polynôme à mémoire simple, et- un modèle de polynôme à mémoire généralisée.
- 4. - Procédé selon l’une quelconque des revendications 1 à 3, dans lequel le procédé comporte également une étape d’obtention d’un filtre, le filtre étant utilisé aux étapes de détermination, l’étape d’obtention d’un filtre comportant, de préférence :- l’estimation de la densité spectrale de puissance du signal distordu,- la détection des composantes en fréquence de la densité spectrale de puissance du signal distordu présentant des amplitudes supérieures à un seuil prédéterminé,- l’établissement d’un filtre passe-bande à partir des composantes détectées, et- le calcul de la réponse impulsionnelle du filtre à partir du filtre passe-bande établi.
- 5. - Produit programme d’ordinateur comportant un support lisible d’informations, sur lequel est mémorisé un programme d’ordinateur comprenant des instructions de programme, le programme d'ordinateur étant chargeable sur une unité de traitement de données et adapté pour entraîner la mise en œuvre d’un procédé selon l’une quelconque des revendications 1 à 4 lorsque le programme d’ordinateur est mis en œuvre sur l’unité de traitement des données.
- 6. - Support lisible d’informations mémorisant un programme d’ordinateur comprenant des instructions de programme, le programme d’ordinateur étant chargeable sur une unité de traitement de données et adapté pour entraîner la mise en œuvre d’un procédé selon l’une quelconque des revendications 1 à 4 lorsque le programme d’ordinateur est mis en œuvre sur l’unité de traitement des données.
- 7. - Système de numérisation (20) comportant un correcteur (22) intégré, le correcteur (22) étant adapté à mettre en œuvre un procédé de correction des défauts introduits par le système de numérisation (20), les défauts introduits par le système de numérisation (20) étant modélisables par un modèle théorique liant un signal d’entrée du système de numérisation (20) à un signal de sortie du système de numérisation (20), le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de non-linéarité considéré, un noyau étant un ensemble de plusieurs coefficients, le procédé comprenant au moins les étapes de:- obtention du signal de sortie du système de numérisation (20),- choix d’un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation (20) par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis,- détermination de chaque coefficient du noyau d’ordre P,- utilisation de chaque coefficient du noyau d’ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P, et- correction du signal de sortie pour obtenir un signal de sortie corrigé par soustraction au signal de sortie de chacun des défauts obtenus.
- 8.- Chaîne d’acquisition numérique comportant un système de numérisation (20) et un correcteur (22) séparé du système de numérisation, le correcteur (22) étant adapté à mettre en œuvre un procédé de correction des défauts introduits par le système de numérisation (20), les défauts introduits par le système de numérisation (20) étant modélisables par un modèle théorique liant un signal d'entrée du système de numérisation (20) à un signal de sortie du système de numérisation (20), le modèle théorique étant un modèle non-linéaire à mémoire et à temps discret, le modèle théorique présentant un degré maximal de non-linéarité et une profondeur de mémoire, le modèle théorique associant à chaque degré de non-linéarité, un noyau d’ordre le degré de nonlinéarité considéré, un noyau étant un ensemble de plusieurs coefficients, le procédé comprenant au moins les étapes de:- obtention du signal de sortie du système de numérisation (20),- choix d’un nombre entier P supérieur ou égal à 3 pour modéliser les défauts introduits par le système de numérisation (20) par un modèle de calcul, le modèle de calcul étant un modèle théorique pour lequel il est considéré que tous les coefficients des noyaux d’ordre inférieurs ou égaux à P-2 sont nuis,- détermination de chaque coefficient du noyau d’ordre P,- utilisation de chaque coefficient du noyau d’ordre P et du modèle de calcul pour obtenir chaque défaut présentant un ordre de défaut de même parité que l’entier P, et- correction du signal de sortie pour obtenir un signal de sortie corrigé par soustraction au signal de sortie de chacun des défauts obtenus.
- 9. - Chaîne de réception (16) comportant un système de numérisation (20) selon la 5 revendication 7 ou une chaîne d’acquisition numérique selon la revendication 8.
- 10. - Ensemble (10), notamment aéronef, l’ensemble (10) comportant une chaîne de réception (16) selon la revendication 9.14 10
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1601138A FR3054338B1 (fr) | 2016-07-22 | 2016-07-22 | Procede de correction de defauts introduits par un systeme de numerisation et dispositifs associes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1601138A FR3054338B1 (fr) | 2016-07-22 | 2016-07-22 | Procede de correction de defauts introduits par un systeme de numerisation et dispositifs associes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3054338A1 true FR3054338A1 (fr) | 2018-01-26 |
| FR3054338B1 FR3054338B1 (fr) | 2018-08-31 |
Family
ID=57485543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1601138A Active FR3054338B1 (fr) | 2016-07-22 | 2016-07-22 | Procede de correction de defauts introduits par un systeme de numerisation et dispositifs associes |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3054338B1 (fr) |
-
2016
- 2016-07-22 FR FR1601138A patent/FR3054338B1/fr active Active
Non-Patent Citations (4)
| Title |
|---|
| CAO WENHUI ET AL: "Digital post-correction of analog-to-digital converters with real-time FPGA implementation", SIGNALS AND SYSTEMS CONFERENCE (ISSC), 2015 26TH IRISH, 25 June 2015 (2015-06-25), XP055360519, ISBN: 978-1-4673-6975-6, DOI: 10.1109/ISSC.2015.7163766 * |
| PENG LIANG ET AL: "A Wiener model based post-calibration of ADC nonlinear distortion", 2014 IEEE WORKSHOP ON ELECTRONICS, COMPUTER AND APPLICATIONS, IEEE, 8 May 2014 (2014-05-08), pages 366 - 370, XP032612443, DOI: 10.1109/IWECA.2014.6845633 * |
| RAPHAEL VANSEBROUCK ET AL: "Digital distortion compensation for wideband direct digitization RF receiver", 2015 IEEE 13TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), 1 June 2015 (2015-06-01), pages 1 - 4, XP055361748, ISBN: 978-1-4799-8893-8, DOI: 10.1109/NEWCAS.2015.7182109 * |
| WANG YINAN ET AL: "Digital estimation and compensation method for nonlinearity mismatches in time-interleaved analog-to-digital converters", DIGITAL SIGNAL PROCESSING, ACADEMIC PRESS, ORLANDO,FL, US, vol. 41, 1 April 2015 (2015-04-01), pages 130 - 141, XP029585938, ISSN: 1051-2004, DOI: 10.1016/J.DSP.2015.03.015 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3054338B1 (fr) | 2018-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1830349B1 (fr) | Procédé de débruitage d'un signal audio | |
| EP1789956B1 (fr) | Procede de traitement d'un signal sonore bruite et dispositif pour la mise en oeuvre du procede | |
| EP2309499B1 (fr) | Procédé de filtrage optimisé des bruits non stationnaires captés par un dispositif audio multi-microphone, notamment un dispositif téléphonique "mains libres" pour véhicule automobile | |
| EP2293594B1 (fr) | Procédé de filtrage des bruits latéraux non-stationnaires pour un dispositif audio multi-microphone, notamment un dispositif téléphonique "mains libres" pour véhicule automobile | |
| FR3012928A1 (fr) | Modificateurs reposant sur un snr estime exterieurement pour des calculs internes de mmse | |
| EP3729299B1 (fr) | Filtre interpolateur numerique, dispositif de changement de rythme et equipement de reception correspondants | |
| FR3054339A1 (fr) | Procede de correction sans calibrage d'un defaut introduit par un systeme de numerisation et dispositifs associes | |
| EP3192073B1 (fr) | Discrimination et atténuation de pré-échos dans un signal audionumérique | |
| FR3054338A1 (fr) | Procede de correction de defauts introduits par un systeme de numerisation et dispositifs associes | |
| FR2797343A1 (fr) | Procede et dispositif de detection d'activite vocale | |
| EP2515300A1 (fr) | Procédé et système de réduction du bruit | |
| EP3503406A1 (fr) | Procédé de correction des défauts introduits par un système de numérisation et dispositifs associés | |
| EP3835811A1 (fr) | Procede de decouplage de signaux dans des systemes d'emission/reception | |
| EP3239731B1 (fr) | Procédé de post-traitement de signaux radars à faible puissance d'émission | |
| FR3038391B1 (fr) | Procede et dispositif de traitement d'un signal spectral | |
| FR3091431A1 (fr) | Procédé de correction des défauts introduits par un système de numérisation sur un signal IQ et dispositifs associés | |
| EP3036841A1 (fr) | Procede de detection d'un signal electromagnetique par un reseau antennaire a diversite de diagramme et dispositif mettant en oeuvre le procede | |
| EP1478096B1 (fr) | Dispositif et procédé de réjection d'interférences auto-adaptatif | |
| EP2078301A1 (fr) | Reduction de bruit et de distorsion dans une structure de type forward | |
| FR2913171A1 (fr) | Procede de determination de la presence d'un signal de telecommunications sur une bande de frequences. | |
| EP2656531B1 (fr) | Mesure de bruit impulsif par detection spectrale | |
| EP0944211B1 (fr) | Procédé et dispositif d'égalisation autodidacte prédictive d'un canal de transmission d'un signal radioélectrique diffusé | |
| BE1020218A3 (fr) | Procede pour ameliorer la resolution temporelle des informations fournies par un filtre compose et dispositif correspondant. | |
| FR3109049A1 (fr) | Procédé de contrôle de retour acoustique avec filtrage adaptatif | |
| FR3113537A1 (fr) | Procédé et dispositif électronique de réduction du bruit multicanale dans un signal audio comprenant une partie vocale, produit programme d’ordinateur associé |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180126 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |