FR3051978A1 - Circuit integre cascode - Google Patents

Circuit integre cascode Download PDF

Info

Publication number
FR3051978A1
FR3051978A1 FR1654715A FR1654715A FR3051978A1 FR 3051978 A1 FR3051978 A1 FR 3051978A1 FR 1654715 A FR1654715 A FR 1654715A FR 1654715 A FR1654715 A FR 1654715A FR 3051978 A1 FR3051978 A1 FR 3051978A1
Authority
FR
France
Prior art keywords
integrated circuit
chip
contact pad
gate
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1654715A
Other languages
English (en)
Other versions
FR3051978B1 (fr
Inventor
Laurent Guillot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics France SAS
Original Assignee
Exagan SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exagan SAS filed Critical Exagan SAS
Priority to FR1654715A priority Critical patent/FR3051978B1/fr
Priority to PCT/FR2017/051316 priority patent/WO2017203187A1/fr
Priority to CN201780031115.9A priority patent/CN109314107B/zh
Priority to US16/304,643 priority patent/US10777513B2/en
Priority to PCT/FR2017/051315 priority patent/WO2017203186A1/fr
Priority to EP17730872.3A priority patent/EP3465755A1/fr
Publication of FR3051978A1 publication Critical patent/FR3051978A1/fr
Application granted granted Critical
Publication of FR3051978B1 publication Critical patent/FR3051978B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

L'invention concerne un circuit intégré (300) comprenant un boitier (4), une première puce (1) formée d'un transistor à haute tension en mode déplétion et une deuxième puce (2) formée d'un transistor à basse tension en mode enrichissement connectées en cascode dans le boitier (4), la première (1) et la deuxième (2) puces comportant respectivement des premiers et des deuxièmes plots de contact de grille (13,23), de source (12,22) et de drain (11,21). Le circuit intégré (300) est remarquable en ce qu'il comprend un composant passif résistif (9) disposé dans le boitier (4) et connecté électriquement entre le deuxième plot de contact de grille (23) et le deuxième plot de contact de source (22).

Description

CIRCUIT INTEGRE CASCODE DOMAINE DE L'INVENTION
La présente invention concerne un circuit intégré cascode comprenant une puce formée d'un transistor à haute tension et une puce formée d'un transistor à basse tension.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
Les transistors HEMT (transistors à haute mobilité électronique) élaborés sur des matériaux semi-conducteurs III-N sont classiquement « normally on », c'est-à-dire qu'ils présentent une tension de seuil négative et peuvent conduire le courant avec une tension de grille à OV. Ces composants avec tensions de seuil négatives sont appelés composants en mode déplétion (« déplétion mode » ou « D-mode » selon la terminologie anglo-saxonne).
Il est préférable pour les applications d'électronique de puissance d'avoir des composants dits « normally off », c'est-à-dire présentant une tension de seuil positive : ces composants ne peuvent pas conduire le courant lorsque la tension de grille est à OV et sont communément appelés composants en mode enrichissement (« E-mode »).
La fabrication de composants à haute tension sur matériaux semi-conducteurs III-N en E-mode s'avère complexe. Une alternative à un composant E-mode haute tension simple est de combiner un composant D-mode à haute tension avec un composant E-mode basse tension dans un dispositif hybride dit Cascode. Le dispositif hybride comprend typiquement un transistor HEMT D-mode élaboré sur matériaux semi-conducteurs III-N et un transistor MOSEET (Transistor métal/oxyde/semi-conducteur à effet de champ) E-mode élaboré sur silicium. Comme illustré sur la figure la, les puces 1 et 2 comprenant respectivement les composants HEMT et MOSFET sont couplées pour former un circuit intégré cascode 3 : le drain 21 et la source 22 de la puce MOSEET E-mode 2 sont respectivement connectés à la source 12 et à la grille 13 de la puce HEMT D-mode 1 ; cette connexion électrique se fait dans le boîtier 4 du circuit intégré 3 comprenant les deux puces électroniques 1,2, habituellement par connexion filaire 5 (« wire bonding » selon la terminologie anglo-saxonne) entre les plots de contact de grille 13,23, de source 12,22 et de drain 11,21 accessibles sur chacune des puces 1,2. Dans un circuit intégré cascode 3, la grille 23 de la puce MOSFET 2 contrôle la mise en mode passant ou bloquant du circuit intégré 3.
Le plot de contact de grille 23 de la puce MOSFET 2 est connecté dans le boitier 4 du circuit intégré 3 à une broche de grille 33. Le plot de contact de source 22 de la puce MOSFET 2 est connecté dans le boitier 4 à une broche de source 32. Enfin, le plot de contact de drain de la puce HEMT 1 est connecté, toujours dans le boitier 4, à une broche de drain 31. Les trois broches 31,32,33 constituent les connexions électriques du circuit intégré 3 à l'extérieur du boitier 4.
La broche de grille 33 est ensuite connectée à une piste 63 de circuit imprimé 6 (PCB pour « printed circuit board ») , pour l'assemblage du circuit intégré cascode 3 avec d'autres composants. Une partie du circuit imprimé 6 est illustrée sur la figure Ib. Un circuit de commande de la grille 7 (« gâte driver ») est habituellement connecté, via la piste 63 PCB, à la broche de grille 33 : c'est ce circuit de commande 7 qui appliquera ou pas une tension pour activer ou bloquer le mode passant du circuit intégré cascode 3, lequel peut réaliser une fonction de commutateur.
Plusieurs modes de défaillances peuvent apparaître dans un tel montage et engendrer des problématiques de sécurité du fait de la forte puissance que peut commuter un circuit intégré cascode 3. Le circuit de commande 7 peut, d'une part, subir une défaillance et mener à une tension de grille flottante, non contrôlée. D'autres défaillances au niveau du circuit imprimé 6 ou au niveau du circuit intégré 3, telles qu'une coupure de la piste 63 PCB, un soulèvement de la broche de grille 33 ou encore une cassure d'une connexion filaire 5 connectant le plot de contact de grille 23 à la broche de grille 33, peuvent également apparaître.
Les disposîtifs cascode à forte puîssance, notamment utîlîsés comme commutateurs capables de conduire un fort courant, ont besoin de contenir ces défaillances pour répondre aux normes de sûreté de fonctionnement établies en particulier dans le domaine automobile.
OBJET DE L'INVENTION
Un objet de l'invention est de proposer un circuit intégré cascode capable de contenir les modes de défaillances, notamment liés à des dégradations de connexion de la grille.
BREVE DESCRIPTION DE L'INVENTION L'Invention concerne un circuit intégré comprenant un boitier, une première puce formée d'un transistor à haute tension en mode déplétion et une deuxième puce formée d'un transistor à basse tension en mode enrichissement connectées en cascode dans le boîtier, la première et la deuxième puces comportant respectivement des premiers et des deuxièmes plots de contact de grille, de source et de drain. Le circuit intégré est remarquable en ce qu' il comprend un composant passif résistif disposé dans le boitier et connecté électriquement entre le deuxième plot de contact de grille et le deuxième plot de contact de source.
Le circuit intégré cascode selon l'invention permet de contenir les potentielles défaillances de connexion de grille qui conduiraient à mettre celle-ci à un potentiel flottant et à perdre le contrôle du circuit intégré fonctionnant en tant que commutateur de forte puissance. La présence du composant passif résistif, au plus proche de la deuxième puce électronique dont la grille commande le mode passant ou bloquant du circuit intégré, permet de ramener le potentiel de la grille, s'il est flottant, au potentiel de source (c'est-à-dire à un potentiel proche de 0) et ainsi de basculer en mode bloquant s'il y a perte de contrôle du potentiel de grille. Les défaillances survenant au niveau du circuit imprimé (coupure d'une piste PCB par exemple) sont contenues, ainsi que celles survenant entre le circuit intégré et le circuit imprimé (décrochage d'une broche par exemple).
Selon des caractéristiques avantageuses du circuit intégré selon l'Invention, prises seules ou en combinaison : • le composant passif est formé dans une troisième puce reliée électriquement à la deuxième puce par connexion filaire / • le composant passif est formé dans la deuxième puce / • le composant passif est formé par un serpentin métallique / • le composant passif présente une résistance supérieure à 100 kilo-ohms ; • le composant passif présente une résistance inférieure à 1 méga-ohms ; • le circuit intégré est muni de broches sortant de son boitier, dont une broche de grille reliée au plot de contact de grille de la deuxième puce, une broche de source reliée au plot de contact de source de la deuxième puce et une broche de drain reliée au plot de contact de drain de la première puce ; • le circuit intégré forme un commutateur de puissance ; • le transistor à haute tension en mode déplétion est un transistor à haute mobilité électronique formé à partir de matériaux III-N ; • le transistor à basse tension en mode enrichissement est un transistor MOS à effet de champ formé à partir de silicium.
BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles : les figures la et Ib présentent un circuit intégré cascode et une partie de circuit imprimé selon l'état de l'art; la figure 2 présente une partie de circuit imprimé selon l'état de l'art ; la figure 3 présente un circuit intégré cascode selon un mode de réalisation de l'invention ; la figure 4 présente un circuit intégré cascode selon un autre mode de réalisation de l'invention ;
DESCRIPTION DETAILLEE DE L'INVENTION
Les figures ont un rôle illustratif et ne représentent pas les différents composants ou éléments à l'échelle. Les mêmes références sur les figures pourront être utilisées pour des éléments de même type.
Comme décrit précédemment, les figures la et Ib représentent un exemple de circuit intégré cascode 3 et son montage sur un circuit imprimé 6.
Par circuit intégré, on entend un dispositif électronique habituellement sous forme de parallélépipède rectangle plein formant un boitier 4, muni sur un de ses côtés de « pattes », appelées par la suite « broches » 31,32,33, permettant d'établir les connexions électriques avec l'extérieur du boitier 4, en particulier avec un circuit imprimé 6. Le circuit intégré 3 comporte une ou plusieurs puces 1,2 élaborées sur des substrats semi-conducteurs, dont les plots de contacts 11,12,13,21,22,23 sont connectés à l'intérieur du boitier 4, entre eux et/ou avec les broches 31,32,33.
Dans un circuit imprimé 6 comprenant un commutateur de puissance, il est connu d'ajouter un élément passif 8 de type résistance, entre le circuit de commande 7 de la grille et la broche de source 32, pour assurer la mise en mode bloquant du commutateur en cas d'une défaillance du circuit de commande 7 (figure 2). Cette contre-mesure, gérée par l'assembleur du circuit imprimé 6, ne permet néanmoins pas d'adresser toutes les défaillances citées en introduction.
La figure 3 présente un circuit intégré 300 selon l'invention, comprenant un boitier 4, une première puce 1 formée d'un transistor à haute tension en mode déplétion et une deuxième puce 2 formée d'un transistor à basse tension en mode enrichissement, les deux puces 1,2 étant connectées en cascode dans le boîtier 4. La première puce 1 comporte des premiers plots de contact de grille 13, de source 12 et de drain 11 ; la deuxième puce 2 comporte des deuxièmes plots de contact de grille 23, de source 22 et de drain 21.
Les plots de contact de drain 11,21 de la première 1 et de la deuxième 2 puces sont respectivement connectés à des plaques de contact 311a et 311b, soit par connexion filaire 5 (comme illustré sur la figure 3), soit par connexion verticale avec un contact de drain au niveau de la face arrière des puces 1,2 (non représenté). La plaque de contact 311a est connectée à la broche de drain 31. La plaque de contact 311b forme une borne électrique à laquelle le premier plot de contact de source 12 de la première puce 1 est relié par connexion filaire 5. Le premier plot de contact de grille 13 est relié par connexion filaire 5 à la broche de source 32, de même que le deuxième plot de contact de source 22. Une connexion filaire 5 établit également le contact électrique entre le deuxième plot de contact de grille 23 et la broche de grille 33.
Le circuit intégré 300 comprend en outre un composant passif résistif 9 disposé dans le boîtier 4 et connecté électriquement entre le deuxième plot de contact de grille 23 et le deuxième plot de contact de source 22.
La présence du composant passif résistif 9, au plus proche de la deuxième puce électronique 2 dont la grille commande le mode passant ou bloquant du circuit intégré 300 permet de ramener le potentiel de grille, s'il est flottant, au potentiel de source (c'est-à-dire à un potentiel proche de 0) et ainsi de basculer le circuit intégré 300 en mode bloquant dès qu'il y a perte de contrôle du potentiel de grille. Les défaillances survenant au niveau du circuit imprimé 6 telles qu'un défaut au niveau du circuit de commande 7 ou une coupure de la piste PCB 63, sont contenues ; les défaillances survenant entre le circuit intégré 300 et le circuit imprimé 6 telles qu'une décrochage de la broche 33 par exemple, sont également contenues du fait de l'incorporation du composant résistif 9 dans le boîtier 4 du circuit intégré 300.
Selon un premier mode de réalisation, le composant passif résistif 9 est formé dans une troisième puce 90 reliée électriquement à la deuxième puce 2 par connexion filaire 5. Deux connexions filaires 5 sont ajoutées par rapport à la configuration classique pour relier d'une part, le plot de contact de grille 23 de la deuxième puce 2, à un plot de contact de la troisième puce 90 et d'autre part, le plot de contact de source 22 de la deuxième puce 2 à un deuxième plot de contact de la troisième puce 90 (figure 3).
Selon un deuxième mode de réalisation de l'invention, illustré en figure 4, l'élément passif résistif 9 est intégré dans la deuxième puce 2.
Cette configuration est très avantageuse en ce qu'elle ne rajoute pas de complexité dans le montage du circuit intégré 300 car aucune connexion filaire supplémentaire n'est requise. La taille de la deuxième puce 2 sera typiquement augmentée de quelques pourcents (1 à 3%) pour intégrer le composant passif résistif 9. Cet inconvénient est largement compensé par les avantages d'une telle configuration. En effet, le composant passif résistif 9 peut être réalisé au cours de l'élaboration du transistor basse tension inclus dans la deuxième puce 2, en technologie semi-conducteur, au niveau du substrat (« wafer level ») avant singularisation de la puce 2. La connexion du composant résistif 9 entre le deuxième plot de contact de grille 23 et celui de source 22 peut ainsi être effectuée dans la couche d'interconnexions métalliques, au niveau du substrat. Le composant passif résistif 9 pourra par exemple être formé par un serpentin métallique dont les extrémités sont respectivement connectées aux plots 23 et 22 (figure 4).
Cette configuration permet au circuit intégré cascode 300 d'adresser les défaillances liées à une coupure de la connexion filaire 5 entre le deuxième plot de contact de grille 23 de la deuxième puce 2 et la broche de grille 33. Bien sur, les modes de défaillance en aval (décrochage de la broche 33 de la piste PCB 63, coupure de la pise PCB...) sont également adressés dans cette configuration.
Pour tous les modes de réalisation de l'invention, le composant passif 9 présente avantageusement une résistance supérieure à 100 kilo-ohms. Cette valeur élevée de résistance est requise pour limiter le courant de fuite entre la grille et la source, en mode passant du circuit intégré 300. En considérant une différence de potentiel de l'ordre de 10 Volts entre grille et source, le courant de fuite est estimé à 100 micro-Ampère, ce qui est acceptable, notamment pour des applications de commutation de fortes puissances (650 V - 10 A).
La valeur de la résistance du composant passif 9 peut préférablement être choisie inférieure à 1 méga-ohm, pour conserver un temps de réaction en cas de défaillance, acceptable et répondant aux normes de sécurité. En effet, le temps de basculement en mode bloquant, c'est-à-dire le temps que mettra le potentiel de grille flottant à revenir au potentiel de source, est défini par la constante de temps x=RC. R est la résistance entre grille et source, principalement constituée par la résistance de composant passif 9 ; C est la capacité entre grille et source. En considérant que la capacité C est de l'ordre de 100 picofarad dans un composant MOSFET de 30V et que la constante de temps est attendue inférieure ou égale à 100 microsecondes, la résistance du composant passif 9 doit préférablement rester inférieure à 1 méga-ohm.
Le circuit intégré 300 selon l'invention procure en particulier des avantages dans le domaine des commutateurs de puissance. Il constitue un dispositif sécurisé répondant aux principaux modes de défaillance liés à la connexion de la grille. A titre d'exemple, le transistor à haute tension en mode déplétion de la première puce 2 pourra être un transistor à haute mobilité électronique formé à partir de matériaux III-N, par exemple GaN et AlGaN. Le transistor à basse tension en mode enrichissement de la première puce 1, pourra être un transistor MOS à effet de champ formé à partir de silicium. Les deux puces 1,2 sont connectées entre elles en cascode ; comme décrit précédemment, le premier plot de contact de source 12 de la première puce 1 est donc connecté au deuxième plot de contact de drain 21 de la deuxième puce 2 et le premier plot de contact de grille 13 de la première puce 1 est connecté au deuxième plot de source 22 de la deuxième puce 2.
Le composant passif résistif 9 pourra être intégré dans le boîtier 4 du circuit intégré 3 selon le premier ou le deuxième mode de réalisation de l'invention.
Le circuit intégré 300 selon l'invention permet de contenir les défaillances de connexion de grille pouvant survenir au niveau du circuit imprimé 6, ou entre ce dernier 6 et le circuit intégré 300 ou encore dans le boîtier 4 du circuit intégré 300.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims (10)

  1. REVENDICATIONS
    1. Circuit intégré (300) comprenant un boitier (4), une première puce (1) formée d'un transistor à haute tension en mode déplétion et une deuxième puce (2) formée d'un transistor à basse tension en mode enrichissement connectées en cascode dans le boitier (4), la première (1) et la deuxième (2) puces comportant respectivement des premiers et des deuxièmes plots de contact de grille (13,23), de source (12,22) et de drain (11,21), le circuit intégré (3) étant caractérisé en ce qu'il comprend un composant passif résistif (9) disposé dans le boîtier (4) et connecté électriquement entre le deuxième plot de contact de grille (23) et le deuxième plot de contact de source (22).
  2. 2. Circuit intégré (300) selon la revendication précédente, dans lequel le composant passif (9) est formé dans une troisième puce (90) reliée électriquement à la deuxième puce (2) par connexion filaire (5).
  3. 3. Circuit intégré (300) selon la revendication 1, dans lequel le composant passif (9) est formé dans la deuxième puce (2).
  4. 4. Circuit intégré (300) selon la revendication précédente, dans lequel le composant passif (9) est formé par un serpentin métallique.
  5. 5. Circuit intégré (300) selon l'une des revendications précédentes, dans lequel le composant passif (9) présente une résistance supérieure à 100 kilo-ohms.
  6. 6. Circuit intégré (300) selon l'une des revendications précédentes, dans lequel le composant passif (9) présente une résistance inférieure à 1 méga-ohm.
  7. 7. Circuit intégré (300) selon l'une des revendications précédentes, dans lequel le circuit intégré (300) est muni de broches (31,32,33) sortant de son boitier (4), dont une broche de grille (33) reliée au plot de contact de grille (23) de la deuxième puce (2), une broche de source (32) reliée au plot de contact de source (22) de la deuxième puce (2) et une broche de drain (31) reliée au plot de contact de drain (11) de la première puce (1).
  8. 8. Circuit intégré (300) selon l'une des revendications précédentes, formant un commutateur de puissance.
  9. 9. Circuit intégré (300) selon l'une des revendications précédentes, dans lequel le transistor à haute tension en mode déplétion est un transistor à haute mobilité électronique formé à partir de matériaux III-N.
  10. 10. Circuit intégré (300) selon l'une des revendications précédentes, dans lequel le transistor à basse tension en mode enrichissement est un transistor MOS à effet de champ formé à partir de silicium.
FR1654715A 2016-05-26 2016-05-26 Circuit integre cascode Active FR3051978B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1654715A FR3051978B1 (fr) 2016-05-26 2016-05-26 Circuit integre cascode
PCT/FR2017/051316 WO2017203187A1 (fr) 2016-05-26 2017-05-26 Circuit intégré comprenant une pluralité de puces formées d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension
CN201780031115.9A CN109314107B (zh) 2016-05-26 2017-05-26 包括由高压晶体管形成的芯片并且包括由低压晶体管形成的芯片的集成电路
US16/304,643 US10777513B2 (en) 2016-05-26 2017-05-26 Integrated circuit comprising a chip formed by a high-voltage transistor and comprising a chip formed by a low-voltage transistor
PCT/FR2017/051315 WO2017203186A1 (fr) 2016-05-26 2017-05-26 Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension
EP17730872.3A EP3465755A1 (fr) 2016-05-26 2017-05-26 Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1654715A FR3051978B1 (fr) 2016-05-26 2016-05-26 Circuit integre cascode
FR1654715 2016-05-26

Publications (2)

Publication Number Publication Date
FR3051978A1 true FR3051978A1 (fr) 2017-12-01
FR3051978B1 FR3051978B1 (fr) 2018-05-11

Family

ID=56943661

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1654715A Active FR3051978B1 (fr) 2016-05-26 2016-05-26 Circuit integre cascode

Country Status (1)

Country Link
FR (1) FR3051978B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193619A1 (en) * 2010-02-05 2011-08-11 Transphorm Inc. Semiconductor electronic components and circuits
US20120049929A1 (en) * 2010-08-31 2012-03-01 Hon Hai Precision Industry Co., Ltd. Field-effect transistor
DE102012101127A1 (de) * 2012-02-14 2013-08-14 Zf Lenksysteme Gmbh Servolenkvorrichtung eines kraftfahrzeugs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193619A1 (en) * 2010-02-05 2011-08-11 Transphorm Inc. Semiconductor electronic components and circuits
US20120049929A1 (en) * 2010-08-31 2012-03-01 Hon Hai Precision Industry Co., Ltd. Field-effect transistor
DE102012101127A1 (de) * 2012-02-14 2013-08-14 Zf Lenksysteme Gmbh Servolenkvorrichtung eines kraftfahrzeugs

Also Published As

Publication number Publication date
FR3051978B1 (fr) 2018-05-11

Similar Documents

Publication Publication Date Title
WO2017203187A1 (fr) Circuit intégré comprenant une pluralité de puces formées d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension
EP3545551B1 (fr) Circuit integre forme d'un empilement de deux puces connectees en serie
EP0357528B1 (fr) Transistor MOS composite et application à une diode roue libre
FR2685817A1 (fr) Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques.
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
US9275915B2 (en) Circuit device having a semiconductor component
KR20080076618A (ko) 반도체 집적 회로
EP2290691A1 (fr) Structure de protection d'un circuit intégré contre des décharges électrostatiques
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
EP3731414B1 (fr) Circuit d'entrée-sortie comportant un circuit de protection comprenant des transistors en série, et procédé de commande d'un tel circuit
FR2976725A1 (fr) Dispositif semiconducteur bidirectionnel declenchable utilisable sur silicium sur isolant
FR3051978A1 (fr) Circuit integre cascode
FR2719158A1 (fr) Circuit d'entrée pour protéger un circuit intégré monolithe.
FR3097682A1 (fr) Composant monolithique comportant un transistor de puissance au nitrure de gallium
US20080142922A1 (en) Semiconductor chip
EP3588556B1 (fr) Composant électronique discret comprenant un transistor
FR2904473A1 (fr) Dispositif de protection d'un circuit integre contre les decharges electrostatiques
EP0246139A1 (fr) Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS
FR2875335A1 (fr) Circuit electronique a double alimentation et a moyens de protection contre les claquages, et moyens de protection correspondants
FR3053833A1 (fr) Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension
EP0895331A1 (fr) Dispositif de protection d'une charge électrique et circuit d'alimentation comportant un tel dispositif
FR3091082A1 (fr) système d’interrupteur comprenant un dispositif de limitation de courant
FR3051977A1 (fr) Dispositif a haute mobilite electronique avec elements passifs integres
FR3011121A1 (fr) Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions
EP4075515A1 (fr) Dispositif bidirectionnel pourvu d'un empilement de deux transistors à haute mobilité électronique connectés tête-bêche

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20171201

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

TP Transmission of property

Owner name: STMICROELECTRONICS FRANCE, FR

Effective date: 20230830

CD Change of name or company name

Owner name: STMICROELECTRONICS FRANCE, FR

Effective date: 20230905

CJ Change in legal form

Effective date: 20230905

PLFP Fee payment

Year of fee payment: 9