FR3039926A1 - METHOD FOR ASSEMBLING ELECTRONIC DEVICES - Google Patents
METHOD FOR ASSEMBLING ELECTRONIC DEVICES Download PDFInfo
- Publication number
- FR3039926A1 FR3039926A1 FR1557507A FR1557507A FR3039926A1 FR 3039926 A1 FR3039926 A1 FR 3039926A1 FR 1557507 A FR1557507 A FR 1557507A FR 1557507 A FR1557507 A FR 1557507A FR 3039926 A1 FR3039926 A1 FR 3039926A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- pattern
- membrane
- face
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
- H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/80141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
La présente invention concerne un procédé d'assemblage d'un premier dispositif électronique comprenant un premier substrat (100) et d'un deuxième dispositif électronique comprenant un deuxième substrat (500), le procédé comprenant : une étape de formation d'au moins un motif (201, 202) sur une première face (101) du premier substrat (100), une étape de formation d'au moins un motif (601, 602) sur une première face (501) du deuxième substrat (500), une étape de positionnement relatif des premier et deuxième substrats (100, 500) comprenant une mise en correspondance du au moins un motif (201, 202) du premier substrat (100) et du au moins un motif (601, 602) du deuxième substrat (500), une étape de solidarisation du premier substrat (100) sur le deuxième substrat (500). Préalablement à l'étape de positionnement et à l'étape de solidarisation, on réalise au moins une tranchée (151, 152) dans l'épaisseur du premier substrat (100) configurée pour former une membrane (801, 802) entre la première face (101) du premier substrat (100) et une deuxième face (102) du premier substrat (100), opposée à la première face (101), le motif (201, 202) étant porté par la membrane.The present invention relates to a method of assembling a first electronic device comprising a first substrate (100) and a second electronic device comprising a second substrate (500), the method comprising: a step of forming at least one pattern (201, 202) on a first face (101) of the first substrate (100), a step of forming at least one pattern (601, 602) on a first face (501) of the second substrate (500), a relative positioning step of the first and second substrates (100, 500) comprising a mapping of the at least one pattern (201, 202) of the first substrate (100) and the at least one pattern (601, 602) of the second substrate ( 500), a step of joining the first substrate (100) to the second substrate (500). Prior to the positioning step and the securing step, at least one trench (151, 152) is formed in the thickness of the first substrate (100) configured to form a membrane (801, 802) between the first face (101) of the first substrate (100) and a second face (102) of the first substrate (100), opposite the first face (101), the pattern (201, 202) being carried by the membrane.
Description
DOMAINE DE L’INVENTIONFIELD OF THE INVENTION
La présente invention est relative à l’intégration tridimensionnelle 3D pour des dispositifs électroniques et en particulier les dispositifs microélectroniques, le terme microélectronique incluant les nanotechnologies. L’invention concerne plus particulièrement un procédé amélioré d’assemblage de dispositifs électroniques.The present invention relates to three-dimensional 3D integration for electronic devices and in particular microelectronic devices, the term microelectronics including nanotechnologies. The invention more particularly relates to an improved method of assembling electronic devices.
ARRIERE-PLAN TECHNOLOGIQUEBACKGROUND
La course à la miniaturisation atteint des limitations physiques qui remettent en question l’approche planaire utilisée jusqu’à aujourd’hui. En effet, les faibles dimensions des nouveaux nœuds technologiques font apparaître des effets parasites autrefois négligeables et qui pourraient dégrader les performances des composants électroniques.The race for miniaturization has physical limitations that challenge the planar approach used to this day. Indeed, the small dimensions of the new technological nodes reveal previously insignificant parasitic effects that could degrade the performance of the electronic components.
Parmi les procédés à l’étude, figure une architecture à trois dimensions dite « intégration 3D », qui consiste à empiler verticalement des composants électroniques, en superposant des puces formées par exemple sur des substrats et/ou des plaques les unes sur les autres et en établissant des connexions électriques verticales courtes entre ces composants, directement au travers des différentes couches. Le concept de l’intégration 3D permet de réaliser des dispositifs avec une multitude de fonctionnalités ainsi que de réduire drastiquement les longueurs des interconnexions augmentant ainsi les vitesses de communication entre les différents composants. L’intégration 3D nécessite en outre de maîtriser les connexions électriques entre les différentes puces empilées verticalement. Elle doit répondre à de nombreux défis, notamment liés à la complexité de la conception.Among the processes under study, there is a three-dimensional architecture called "3D integration", which consists in vertically stacking electronic components, superimposing chips formed for example on substrates and / or plates on each other and by establishing short vertical electrical connections between these components, directly through the different layers. The concept of 3D integration allows devices to be realized with a multitude of functionalities as well as drastically reducing the lengths of the interconnections, thus increasing the communication speeds between the different components. 3D integration also requires control over the electrical connections between the different chips stacked vertically. It faces many challenges, including the complexity of design.
Plusieurs étapes technologiques sont à maîtriser afin de réaliser une structure tridimensionnelle 3D et parmi elles : l’assemblage des différents substrats (ou puces) par un procédé de collage, l’amincissement des substrats une fois assemblés et la réalisation des connexions verticales traversant le substrat pour permettre la connexion électrique (aussi appelées « TSV » pour « Through Silicon Vias » lorsque ces substrats sont en silicium). Par ailleurs, les deux types de connectiques généralement utilisés pour amener les signaux aux entrées et sorties d’un circuit sont le câblage externe (en anglais « wire bonding ») et le report de puces retournées (en anglais « flip chip »). L’empilement des composants dans un dispositif 3D peut se faire de plusieurs façons : plaque à plaque (acronyme « W2W » en anglais pour « Wafer To Wafer »), puce à plaque (acronyme « D2W » en anglais pour « Die To Wafer »), ou encore, puce à puce (acronyme « D2D » en anglais pour « Die To Die »). L’empilement plaque à plaque présente l’approche la plus rapide à réaliser car permet d’assembler un grand nombre de composants simultanément. L’étape d’alignement des dispositifs à empiler est une étape primordiale pour obtenir de fortes densités d’interconnexions. Les dimensions étant de l’ordre de quelques microns, ceci implique dès lors un alignement à la même précision. Des marques d’alignement complémentaires sont requises sur chaque face à coller. D’abord, on procède à l’alignement optique de ces marques dans un équipement dédié. On réalise ensuite le collage par mise en contact des plaques, suivi d’une pression légère et localisée en un point central de la plaque. Des systèmes connus sous le nom de « verniers » permettent la lecture de l’alignement après collage. Une fois le collage effectué, les marques se retrouvent au niveau de l’interface de collage ; leur lecture se faisant alors à l’aide d’un microscope infrarouge. En intégrant des marques d’alignement sur les dispositifs, il est ainsi possible de mesurer l’alignement en plusieurs points de la plaque de sorte à créer une cartographie de l’alignement en tout point de la plaque.Several technological steps are to be mastered in order to achieve a 3D three-dimensional structure and among them: the assembly of the different substrates (or chips) by a bonding process, the thinning of the substrates once assembled and the realization of the vertical connections passing through the substrate to allow the electrical connection (also called "TSV" for "Through Silicon Vias" when these substrates are silicon). Moreover, the two types of connectors generally used to bring the signals to the inputs and outputs of a circuit are the external wiring (in English "wire bonding") and the return of flip chips (in English "flip chip"). The stacking of components in a 3D device can be done in several ways: plate to plate (acronym "W2W" for "Wafer To Wafer"), plate chip (acronym "D2W" in English for "Die To Wafer" ), or smart chip (acronym "D2D" for "Die To Die"). The plate-to-plate stack has the fastest approach to achieve because it allows you to assemble a large number of components simultaneously. The step of aligning the devices to be stacked is an essential step to obtain high densities of interconnections. The dimensions being of the order of a few microns, this implies an alignment to the same accuracy. Complementary alignment marks are required on each face to be glued. First, the optical alignment of these marks is done in dedicated equipment. The bonding is then carried out by contacting the plates, followed by light pressure and localized at a central point of the plate. Systems known as "verniers" allow the reading of the alignment after gluing. Once the collage is made, the marks are found at the gluing interface; their reading is then done using an infrared microscope. By integrating alignment marks on the devices, it is thus possible to measure the alignment at several points of the plate so as to create a mapping of the alignment at any point of the plate.
Pour réaliser l’alignement une première solution est d’introduire entre les plaques à assembler un système d’imagerie qui, couplé à un système d’analyse d’images, va permettre l’alignement des marques. Le problème de cette solution est que l’alignement est réalisé du fait de la présence du système d’imagerie alors que les plaques à assembler sont très éloignées l’une de l’autre ce qui limite la précision de l’alignement.To achieve the alignment, a first solution is to introduce between the plates to be assembled an imaging system which, coupled with an image analysis system, will allow the alignment of the marks. The problem of this solution is that the alignment is achieved because of the presence of the imaging system while the plates to be assembled are very far from each other which limits the accuracy of the alignment.
Une autre solution connue sous la dénomination Smart view alignment et développée par la société EVG prévoit pour aligner les substrats de les déplacer latéralement l’un par rapport à l’autre, sur de grandes distances (par exemple suivant le diamètre de la plaque) et suivant au moins l’une des trois directions (x, y, z), avec une précision accrue pour parvenir à les remettre l’une en face de l’autre, préalablement au collage. L’inconvénient de cette méthode est que toute erreur de déplacement entraîne inévitablement une erreur dans l’alignement des plaques.Another solution known under the name Smart view alignment and developed by the company EVG provides for aligning the substrates to move them laterally relative to each other, over great distances (for example according to the diameter of the plate) and following at least one of the three directions (x, y, z), with increased precision to be able to put them facing each other, before gluing. The disadvantage of this method is that any displacement error inevitably leads to an error in the alignment of the plates.
La présente invention permet de résoudre tout ou, du moins, une partie des inconvénients des techniques actuelles en proposant un procédé de réalisation alternatif.The present invention solves all or at least some of the disadvantages of current techniques by proposing an alternative embodiment method.
RESUME DE L’INVENTIONSUMMARY OF THE INVENTION
Un aspect de l’invention est relatif à un procédé d’assemblage d’un premier dispositif électronique comprenant un premier substrat et d’un deuxième dispositif électronique comprenant un deuxième substrat, le procédé comprenant une étape de formation d’au moins un motif sur une première face du premier substrat, une étape de formation d’au moins un motif sur une première face du deuxième substrat, une étape de positionnement relatif des premier et deuxième substrats comprenant une mise en correspondance du au moins un motif du premier substrat et du au moins un motif du deuxième substrat, une étape de solidarisation du premier substrat sur le deuxième substrat. Avantageusement, préalablement à l’étape de positionnement et à l’étape de solidarisation, on réalise au moins une tranchée dans l’épaisseur du premier substrat configurée pour former une membrane entre la première face du premier substrat et une deuxième face du premier substrat, opposée à la première face, le motif du premier substrat étant porté par la membrane.One aspect of the invention relates to a method of assembling a first electronic device comprising a first substrate and a second electronic device comprising a second substrate, the method comprising a step of forming at least one pattern on a first face of the first substrate, a step of forming at least one pattern on a first face of the second substrate, a step of relative positioning of the first and second substrates comprising a mapping of the at least one pattern of the first substrate and the at least one pattern of the second substrate, a step of joining the first substrate to the second substrate. Advantageously, prior to the positioning step and the securing step, at least one trench is produced in the thickness of the first substrate configured to form a membrane between the first face of the first substrate and a second face of the first substrate, opposed to the first face, the pattern of the first substrate being carried by the membrane.
Avantageusement, l’étape de positionnement comprend une détection de la mise en correspondance du au moins un motif du premier substrat et du au moins un motif du deuxième substrat par transmission optique au travers de la membrane. De manière particulièrement avantageuse, la détection peut être réalisée au travers de n’importe quel type de substrat, indépendamment de son opacité et de son épaisseur globale, pourvu que la membrane soit adaptée en épaisseur. L’invention concerne également un dispositif électronique comprenant un premier substrat et au moins un motif réalisé sur une première face du premier substrat caractérisé en ce qu’il comprend au moins une tranchée dans l’épaisseur du premier substrat configurée pour former une membrane entre la première face du premier substrat et une deuxième face du premier substrat opposée à la première face, le motif étant porté par la membrane. L’invention concerne un système comprenant un premier et un deuxième dispositifs électroniques selon la présente invention dans lequel le au moins un motif du premier substrat est en correspondance avec le au moins un motif du deuxième substrat.Advantageously, the positioning step comprises detecting the mapping of the at least one pattern of the first substrate and the at least one pattern of the second substrate by optical transmission through the membrane. Particularly advantageously, the detection can be carried out through any type of substrate, regardless of its opacity and its overall thickness, provided that the membrane is adapted in thickness. The invention also relates to an electronic device comprising a first substrate and at least one pattern made on a first face of the first substrate, characterized in that it comprises at least one trench in the thickness of the first substrate configured to form a membrane between the first face of the first substrate and a second face of the first substrate opposite to the first face, the pattern being carried by the membrane. The invention relates to a system comprising a first and a second electronic device according to the present invention wherein the at least one pattern of the first substrate is in correspondence with the at least one pattern of the second substrate.
Un effet technique produit par la présente invention est d’améliorer la précision d’alignement de dispositifs électroniques formés sur des substrats. De manière particulièrement avantageuse, le dispositif selon la présente invention permet de réduire la distance qui sépare deux substrats pendant l’étape d’alignement préalablement à l’étape de collage desdites plaques et de minimiser de ce fait les erreurs liées aux déplacements des substrats pendant l’étape de collage. L’invention permet de manière avantageuse l’emploi de techniques de positionnement par transmission de lumière au travers des substrats des dispositifs à assembler, même si ceux-ci sont en des matériaux à forte opacité, tels le silicium, et/ou avec des épaisseurs de substrats pour lesquels ces matériaux sont opaques, dans le spectre de la lumière visible en particulier.A technical effect produced by the present invention is to improve the alignment accuracy of electronic devices formed on substrates. Particularly advantageously, the device according to the present invention makes it possible to reduce the distance separating two substrates during the alignment step prior to the step of bonding said plates and thereby to minimize the errors related to the displacements of the substrates during the gluing step. The invention advantageously allows the use of light transmission positioning techniques through the substrates of the devices to be assembled, even if they are made of materials with high opacity, such as silicon, and / or with thicknesses substrates for which these materials are opaque, in the spectrum of visible light in particular.
BREVE INTRODUCTION DES FIGURESBRIEF INTRODUCTION OF FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière, qui est illustré par les dessins d’accompagnement suivants, dans lesquels: - La figure 1 illustre un premier dispositif électronique comprenant un premier substrat. - La figure 2 illustre la formation d’un premier motif et d’un deuxième motif à partir d’une première face du premier substrat. - La figure 3 illustre la formation d’une première tranchée et d’une deuxième tranchée à partir d’une deuxième face du premier substrat. - La figure 4 illustre la formation d’une couche à partir de la première face du premier substrat. - La figure 5 illustre l’étape de positionnement relatif du premier dispositif comprenant un premier substrat sur un deuxième dispositif comprenant un deuxième substrat. - La figure 6 illustre l’étape de solidarisation des motifs du premier dispositif électronique avec des motifs d’un deuxième dispositif électronique. - La figure 7 illustre l’étape de contrôle de l’alignement après collage. - La figure 8 illustre un mode de réalisation où des tranchées sont formées à la fois sur le premier substrat et sur le deuxième substrat. - Les figures 9A et 9B illustrent, à titre d’exemples, la transmission obtenue pour différentes épaisseurs h de membrane en fonction de la longueur d’onde pour des membranes à base de silicium (figure 9A) et pour des membranes à base de nitrure de silicium (figure 9B). - Les figures 10A et 10B illustrent la déformée d’une membrane (en nanomètres) en fonction de l’épaisseur h de la membrane. La figure 10A illustre le cas d’une membrane à base de silicium pour une taille de membrane comprise entre 10 et 500 microns de côté. La figure 10B illustre le cas d’une membrane à base de nitrure de silicium pour une taille de membrane comprise entre 10 et 500 microns de côté.The objects, objects, as well as the features and advantages of the invention will emerge more clearly from the detailed description of an embodiment of the latter, which is illustrated by the following accompanying drawings, in which: FIG. a first electronic device comprising a first substrate. FIG. 2 illustrates the formation of a first pattern and a second pattern from a first face of the first substrate. FIG. 3 illustrates the formation of a first trench and a second trench from a second face of the first substrate. FIG. 4 illustrates the formation of a layer from the first face of the first substrate. FIG. 5 illustrates the step of relative positioning of the first device comprising a first substrate on a second device comprising a second substrate. - Figure 6 illustrates the step of securing the patterns of the first electronic device with patterns of a second electronic device. FIG. 7 illustrates the step of checking the alignment after gluing. FIG. 8 illustrates an embodiment where trenches are formed on both the first substrate and the second substrate. FIGS. 9A and 9B illustrate, by way of examples, the transmission obtained for different membrane thicknesses w depending on the wavelength for silicon-based membranes (FIG. 9A) and for nitride-based membranes of silicon (Figure 9B). FIGS. 10A and 10B illustrate the deformation of a membrane (in nanometers) as a function of the thickness h of the membrane. FIG. 10A illustrates the case of a silicon-based membrane for a membrane size of between 10 and 500 microns on a side. FIG. 10B illustrates the case of a silicon nitride membrane for a membrane size of between 10 and 500 microns on a side.
Les dessins sont donnés à titre d’exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l’échelle des applications pratiques. En particulier, les épaisseurs relatives des différentes couches et substrats peuvent ne pas être représentatives de la réalité. C’est le cas pour les marques produites par les motifs d’alignement.The drawings are given by way of examples and are not limiting of the invention. They constitute schematic representations of principle intended to facilitate the understanding of the invention and are not necessarily at the scale of practical applications. In particular, the relative thicknesses of the different layers and substrates may not be representative of reality. This is the case for the marks produced by the alignment patterns.
DESCRIPTION DETAILLEEDETAILED DESCRIPTION
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées suivant toute association ou alternativement : - On réalise sur le premier substrat un premier motif et un deuxième motif positionnés sur une membrane, respectivement, d’une première tranchée et d’une deuxième tranchée du premier substrat. Avantageusement, la présence d’au moins deux motifs d’alignement garantit une meilleure précision dans l’alignement. - Préalablement à l’étape de positionnement et à l’étape de solidarisation du premier substrat sur le deuxième substrat, on réalise au moins une tranchée dans l’épaisseur du deuxième substrat configurée pour former une membrane entre une première face du deuxième substrat et une deuxième face du deuxième substrat, opposée à la première face, le motif du deuxième substrat étant porté par la membrane. Avantageusement, la présence de membranes portant les motifs d’alignement sur chacun des premier et deuxième substrats permet une transmission optique optimisée au travers à la fois du premier substrat et du deuxième substrat. - On réalise sur le deuxième substrat un premier motif et un deuxième motif positionnés sur une membrane, respectivement, d’une première tranchée et d’une deuxième tranchée du deuxième substrat. - L’étape de solidarisation du premier substrat sur le deuxième substrat comprend un collage direct. Avantageusement, le collage direct permet une solidarisation entre plaques et/ou entre puces ne nécessitant ni matériau de collage, ni chauffage, ni pression élevée. - L’étape de solidarisation s’effectue à partir des premières faces des premier et deuxième substrats. Selon un mode de réalisation préféré, lesdites premières faces portent les motifs d’alignement. - Au moins une membrane est à base de silicium. Avantageusement, l’invention s’applique à tout type de substrat même les substrats ne laissant que très peu, voire pas, passer la lumière. - Après l’étape de solidarisation du premier substrat sur le deuxième substrat, une étape de contrôle de la mise en correspondance du au moins un motif du premier substrat et du au moins un motif du deuxième substrat par transmission optique. Une fois les premier et deuxième substrats solidarisés entre eux, un contrôle de l’alignement peut avantageusement être réalisé au travers desdits premier et deuxième substrats. - La au moins une tranchée dans le premier substrat est réalisée à partir d’une deuxième face, opposée à la première face, du premier substrat. - Le dispositif électronique comprend un premier motif et un deuxième motif positionnés chacun porté, respectivement, par une première tranchée et par une deuxième tranchée du premier substrat. - La membrane du premier substrat est à base de silicium. - La au moins une membrane du premier substrat a une épaisseur inférieure à 10 microns, typiquement entre 1 et 5 microns. De manière particulièrement avantageuse, le procédé selon l’invention permet de réaliser des membranes relativement fines afin que la transmission optique puisse être faite au travers desdites membranes porteuses des motifs d’alignement. L’invention concerne l’assemblage de dispositifs électroniques, de préférence de dispositifs microélectroniques. Selon l’invention, on entend par dispositif microélectronique, un dispositif comportant des éléments de dimensions microniques et/ou nanométriques. Le procédé qui suit a pour but préférentiel de réaliser un dispositif (micro)électronique en référence aux figures 1 à 8. On entend préférentiellement par dispositif, une puce ou une plaque (plus communément dénommée « wafer », en anglais) comprenant au moins une puce.Before beginning a detailed review of embodiments of the invention, are set forth below optional features that may optionally be used in any combination or alternatively: - is made on the first substrate a first pattern and a second pattern positioned on a membrane, respectively, of a first trench and a second trench of the first substrate. Advantageously, the presence of at least two alignment patterns ensures better accuracy in alignment. - Prior to the positioning step and the step of securing the first substrate on the second substrate, at least one trench is produced in the thickness of the second substrate configured to form a membrane between a first face of the second substrate and a substrate. second face of the second substrate, opposite to the first face, the pattern of the second substrate being carried by the membrane. Advantageously, the presence of membranes carrying the alignment patterns on each of the first and second substrates allows optimized optical transmission through both the first substrate and the second substrate. - On the second substrate is produced a first pattern and a second pattern positioned on a membrane, respectively, of a first trench and a second trench of the second substrate. The step of joining the first substrate to the second substrate comprises direct bonding. Advantageously, direct bonding allows bonding between plates and / or chips that do not require bonding material, heating or high pressure. The step of joining is performed from the first faces of the first and second substrates. According to a preferred embodiment, said first faces carry the alignment patterns. At least one membrane is based on silicon. Advantageously, the invention applies to any type of substrate, even the substrates leaving very little, if any, light. - After the step of securing the first substrate on the second substrate, a step of controlling the matching of the at least one pattern of the first substrate and the at least one pattern of the second substrate by optical transmission. Once the first and second substrates are joined together, an alignment check can advantageously be performed through said first and second substrates. - The at least one trench in the first substrate is made from a second face, opposite to the first face, of the first substrate. - The electronic device comprises a first pattern and a second pattern positioned each carried respectively by a first trench and a second trench of the first substrate. - The membrane of the first substrate is based on silicon. The at least one membrane of the first substrate has a thickness of less than 10 microns, typically between 1 and 5 microns. In a particularly advantageous manner, the process according to the invention makes it possible to produce relatively thin membranes so that the optical transmission can be made through said membranes carrying the alignment patterns. The invention relates to the assembly of electronic devices, preferably microelectronic devices. According to the invention, the term "microelectronic device" is understood to mean a device comprising elements of micron and / or nanometric dimensions. The following method has the preferred aim of producing a (micro) electronic device with reference to FIGS. 1 to 8. Preferably, a device, a chip or a plate (more commonly referred to as "wafer") comprising at least one chip.
La figure 1 illustre un premier dispositif électronique comprenant un premier substrat 100. Le premier substrat 100 se présente, préférentiellement, sous la forme d’une plaque, mais pourra également se présenter sous la forme d’un panneau. De manière particulièrement avantageuse, le premier substrat 100 a une épaisseur comprise entre 100 microns et 1 millimètre. Selon un mode de réalisation, le premier substrat 100 comprend une pluralité de couches. Le premier substrat 100 comprend une première face 101 et une deuxième face 102, opposée à la première face 101. De préférence, le premier substrat 100 est en un matériau non conducteur ou peu conducteur.FIG. 1 illustrates a first electronic device comprising a first substrate 100. The first substrate 100 is preferably in the form of a plate, but may also be in the form of a panel. In a particularly advantageous manner, the first substrate 100 has a thickness of between 100 microns and 1 millimeter. According to one embodiment, the first substrate 100 comprises a plurality of layers. The first substrate 100 comprises a first face 101 and a second face 102, opposite to the first face 101. Preferably, the first substrate 100 is made of a non-conductive or low-conductive material.
Le premier substrat 100 est, de préférence, formé en un matériau à base de silicium (par exemple, en silicium poly-cristallin). Le premier substrat 100 peut également être, tout ou en partie, en poly-silicium. De manière particulièrement avantageuse, la présente invention s’applique à tout type de substrat indépendamment de la transparence ou de l’opacité originelle dudit substrat. Ainsi, un substrat à base de silicium, connu pour être relativement opaque et laissant ainsi peu traverser les rayons, peut être avantageusement utilisé.The first substrate 100 is preferably formed of a silicon-based material (eg, polycrystalline silicon). The first substrate 100 may also be, in whole or in part, of poly-silicon. Particularly advantageously, the present invention applies to any type of substrate regardless of the transparency or the original opacity of said substrate. Thus, a silicon-based substrate, known to be relatively opaque and thus allowing to pass through the spokes, can be advantageously used.
La figure 2 illustre un mode de réalisation particulier où l’on forme un premier motif 201 et d’un deuxième motif 202 sur une première face 101 du premier substrat 100. Les premier et deuxième motifs 201, 202 servent avantageusement de marques d’alignement.FIG. 2 illustrates a particular embodiment where a first pattern 201 and a second pattern 202 are formed on a first face 101 of the first substrate 100. The first and second patterns 201, 202 advantageously serve as alignment marks. .
Ces motifs 201, 202 ou marques d’alignement peuvent être de toute sorte, par exemple des croix, des barres ou des verniers comme ci-contre. Ces motifs 201, 202 sont réalisés par des moyens standard de microélectronique (photolithographie, gravure, etc.) en général lors du procédé de réalisation des composants réalisés sur une plaque. Le matériau (ou l’absence de matériau) dans lequel ces motifs 201, 202 sont réalisés doit présenter une différence optique (différence d’absorption, de transmission, etc.) avec le matériau environnant (ici la membrane) de sorte à induire un contraste qui pourra être détecté au niveau du système d’imagerie utilisé pour l’alignement.These patterns 201, 202 or alignment marks can be of any kind, for example crosses, bars or verniers as opposite. These patterns 201, 202 are made by standard means of microelectronics (photolithography, etching, etc.) in general during the method of producing components made on a plate. The material (or the absence of material) in which these patterns 201, 202 are made must have an optical difference (absorption difference, transmission, etc.) with the surrounding material (here the membrane) so as to induce a contrast that can be detected at the imaging system used for alignment.
Selon un mode de réalisation préféré, on réalise les premier et deuxième motifs 201, 202 à partir de la première face 101 du premier substrat 100 par une étape de lithographie, suivie d’une étape de gravure. Les motifs 201, 202 peuvent, selon un exemple, être formés dans le premier substrat 100. Selon un autre mode de réalisation, les motifs 201, 202 sont formés dans une ou plusieurs des couches formées sur le premier substrat 100. Les motifs 201,202 peuvent selon un exemple être formés en saillie par rapport à la surface du premier substrat 100. Selon un autre exemple, les motifs 201,202 peuvent être imprimés dans le premier substrat 100. L’écart entre le premier motif 201 et le deuxième motif 202 du premier substrat 100 est de préférence compris entre quelques microns et le diamètre du substrat 100. En général, on positionne ces motifs 201, 202 en bordure du substrat 100 et, de préférence, diamétralement opposés de sorte à garantir une meilleure précision de l’alignement.According to a preferred embodiment, the first and second patterns 201, 202 are produced from the first face 101 of the first substrate 100 by a lithography step, followed by an etching step. The patterns 201, 202 may, in one example, be formed in the first substrate 100. In another embodiment, the patterns 201, 202 are formed in one or more of the layers formed on the first substrate 100. The patterns 201, 202 may according to one example being formed protruding from the surface of the first substrate 100. In another example, the patterns 201,202 can be printed in the first substrate 100. The gap between the first pattern 201 and the second pattern 202 of the first substrate 100 is preferably between a few microns and the diameter of the substrate 100. In general, these units 201, 202 are positioned at the edge of the substrate 100 and, preferably, diametrically opposed so as to ensure better accuracy of the alignment.
La figure 3 illustre une étape de formation d’une première tranchée 151 et d’une deuxième tranchée 152 à partir de la deuxième face 102, opposée à la première face 101, du premier substrat 100. La première tranchée 151 et la deuxième tranchée 152 du premier substrat 100 sont de préférence formées par une étape de lithographie, suivie d’une étape de gravure sèche ou humide. Avantageusement, les premières et la deuxième tranchées 151, 152 du premier substrat 100 sont configurées de sorte à s’aligner par rapport aux motifs 201, 202 formés à partir de la première face 101 du premier substrat 100. Les première et deuxième tranchées 151, 152 sont réalisées de sorte à être positionnées en regard, respectivement, des premier et deuxième motifs 201, 202 du premier substrat 100 suivant une projection selon l’épaisseur dudit premier substrat 100. A titre préféré, l’étape de formation de l’une au moins parmi les première et deuxième tranchées 151, 152 du premier substrat 100 est réalisée par un retrait partiel du premier substrat 100. La tranchée 151, 152 réalisée dans l’épaisseur du premier substrat 100 est configurée pour former une membrane 801, 802, correspondant à une zone d’épaisseur réduite, entre la première face 101 du premier substrat 100 et la deuxième face 102 du premier substrat 100. La membrane 801,802 comprend avantageusement une épaisseur inférieure à l’épaisseur du premier substrat 100. La membrane 801, 802 représente une zone amincie relativement à l’épaisseur du premier substrat 100. La membrane 801, 802 est formée à des fins préférentiellement optiques.FIG. 3 illustrates a step of forming a first trench 151 and a second trench 152 from the second face 102, opposite to the first face 101, of the first substrate 100. The first trench 151 and the second trench 152 first substrate 100 is preferably formed by a lithography step, followed by a dry or wet etching step. Advantageously, the first and second trenches 151, 152 of the first substrate 100 are configured to align with the patterns 201, 202 formed from the first face 101 of the first substrate 100. The first and second trenches 151, 152 are made so as to be positioned facing, respectively, the first and second patterns 201, 202 of the first substrate 100 in a projection according to the thickness of said first substrate 100. Preferably, the step of forming one at least among the first and second trenches 151, 152 of the first substrate 100 is achieved by partial removal of the first substrate 100. The trench 151, 152 made in the thickness of the first substrate 100 is configured to form a membrane 801, 802, corresponding to a zone of reduced thickness, between the first face 101 of the first substrate 100 and the second face 102 of the first substrate 100. The membrane 801,802 c advantageously comprises a thickness less than the thickness of the first substrate 100. The membrane 801, 802 represents a thinned area relative to the thickness of the first substrate 100. The membrane 801, 802 is formed for preferentially optical purposes.
La membrane 801, 802 est avantageusement suffisamment rigide pour ne pas remettre en cause la solidité du premier substrat 100 et pour ne pas, de ce fait, fragiliser ledit premier substrat 100 suite à la formation de ladite membrane 801, 802. Avantageusement, le retrait partiel du premier substrat 100 est réalisé de sorte à ce que le fond de chacune des tranchées 151, 152 forme une membrane 801, 802 séparant le fond desdites tranchées 151, 152 de la deuxième face 102 du premier substrat 100. De manière particulièrement avantageuse, le retrait partiel du premier substrat 100 est réalisé jusqu’à ce que la membrane 801, 802 atteigne une épaisseur suffisamment faible pour laisser passer les longueurs d’onde dans le domaine du visible.The membrane 801, 802 is advantageously sufficiently rigid not to call into question the solidity of the first substrate 100 and therefore not to weaken said first substrate 100 following the formation of said membrane 801, 802. Advantageously, the shrinkage partial of the first substrate 100 is formed so that the bottom of each of the trenches 151, 152 forms a membrane 801, 802 separating the bottom of said trenches 151, 152 of the second face 102 of the first substrate 100. Particularly advantageously, the partial removal of the first substrate 100 is carried out until the membrane 801, 802 reaches a sufficiently small thickness to allow the wavelengths to pass in the visible range.
Avantageusement, la section des membranes 801, 802 sera supérieure aux dimensions des motifs d’alignement 201, 202 qui seront utilisés pour l’alignement. Préférentiellement, le diamètre minimum des membranes 801, 802 est égal à au moins la taille des motifs 201, 202. Préférentiellement, la section des tranchées 151, 152 sera supérieure à la section des membranes 801, 802. Les motifs 201, 202 sont de préférence formés dans le matériau qui constitue la membrane 801, 802 afin de ne pas générer de défauts et de déformations pendant l’étape de solidarisation. Les motifs 201, 202 pourront également être réalisés dans une couche déposée sur les membranes 801, 802 après leur formation.Advantageously, the section of the membranes 801, 802 will be greater than the dimensions of the alignment patterns 201, 202 which will be used for the alignment. Preferably, the minimum diameter of the membranes 801, 802 is equal to at least the size of the patterns 201, 202. Preferably, the section of the trenches 151, 152 will be greater than the section of the membranes 801, 802. The patterns 201, 202 are of preferably formed in the material constituting the membrane 801, 802 so as not to generate defects and deformations during the securing step. The patterns 201, 202 may also be made in a layer deposited on the membranes 801, 802 after their formation.
De préférence, au moins deux membranes 801, 802 pourvues de motifs 201, 202 sont utilisées pour aligner un premier substrat 100 avec un deuxième substrat 500. Dans ce cas, on choisira avantageusement des motifs 201, 202 diamétralement opposés sur le substrat 100. Selon un mode de réalisation, on réalise une pluralité de motifs 201, 202 de sorte à ce qu’au moins un motif 201, 202 soit positionné sur une puce du premier substrat 100. Selon un autre mode de réalisation, on réalise une pluralité de motifs 201, 202 de sorte à ce que, à chaque coin d’une puce, soit positionné un motif 201, 202.Preferably, at least two membranes 801, 802 provided with patterns 201, 202 are used to align a first substrate 100 with a second substrate 500. In this case, one will advantageously choose diametrically opposed patterns 201, 202 on the substrate 100. one embodiment, a plurality of patterns 201, 202 are produced so that at least one pattern 201, 202 is positioned on a chip of the first substrate 100. According to another embodiment, a plurality of patterns are realized. 201, 202 so that at each corner of a chip is positioned a pattern 201, 202.
Les membranes 801, 802 pourront être avantageusement réalisées en tout début de procédé sur le substrat 100. Selon ce mode de réalisation non représenté et non limitatif de l’invention, l’étape de formation de la première tranchée 151 et de la deuxième tranchée 152 est réalisée, à partir de la deuxième face 102, préalablement à l’étape de formation du premier motif 201 et du deuxième motif 202. Le premier motif 201 et le deuxième motif 202 pourront alors être réalisés soit sur la première face du substrat 100, soit sur la deuxième face du substrat 100.The membranes 801, 802 may advantageously be made at the very beginning of the process on the substrate 100. According to this non-represented and non-limiting embodiment of the invention, the step of forming the first trench 151 and the second trench 152 is made from the second face 102, prior to the step of forming the first pattern 201 and the second pattern 202. The first pattern 201 and the second pattern 202 can then be made on the first face of the substrate 100, either on the second face of the substrate 100.
La membrane 801, 802 pourra avantageusement être réalisée en un même matériau que celui du premier substrat 100, par exemple en silicium. Selon un autre mode de réalisation où le premier substrat 100 comprend une pluralité de couches, la membrane 801, 802 pourra être réalisée en un matériau formant une couche parmi la pluralité de couches du premier substrat 100. Selon un exemple non limitatif de l’invention, la pluralité de couches du premier substrat 100 peut être formée par une première couche en silicium poly-cristallin sur une deuxième couche en dioxyde de silicium (S1O2), dans le cas d’un dispositif de type « Silicium sur Isolant ».The membrane 801, 802 may advantageously be made of the same material as that of the first substrate 100, for example silicon. According to another embodiment where the first substrate 100 comprises a plurality of layers, the membrane 801, 802 may be made of a material forming one of the plurality of layers of the first substrate 100. According to a non-limiting example of the invention , the plurality of layers of the first substrate 100 may be formed by a first polycrystalline silicon layer on a second layer of silicon dioxide (SiO 2), in the case of a device of "Silicon on insulator" type.
La figure 4 illustre la formation d’une première couche 300 sur la première face 101 du premier substrat 100. La première couche 300 est avantageusement conductrice. De manière particulièrement avantageuse, la première couche 300 comprend de préférence du cuivre ou du tungstène. La première couche 300 peut cependant être en n’importe quel métal. La première couche 300 possède une épaisseur selon l’épaisseur du premier substrat 100, de préférence inférieure à 200 microns (par exemple 100 microns).FIG. 4 illustrates the formation of a first layer 300 on the first face 101 of the first substrate 100. The first layer 300 is advantageously conductive. Particularly advantageously, the first layer 300 preferably comprises copper or tungsten. The first layer 300 may, however, be any metal. The first layer 300 has a thickness according to the thickness of the first substrate 100, preferably less than 200 microns (for example 100 microns).
Selon un mode de réalisation, la première couche 300 formée à partir de la première face 101 du premier substrat 100 comprend des dispositifs fonctionnels alignés par rapport aux premier et deuxième motifs 201, 202. Selon un mode de réalisation, la première couche 300 comprend un organe de connexion électrique, autrement dit tout type d’organe pouvant être mis en continuité électrique. Ils sont avantageusement formés en utilisant des techniques de lithographie, de gravure, de dépôt et de traitement thermique.According to one embodiment, the first layer 300 formed from the first face 101 of the first substrate 100 comprises functional devices aligned with the first and second patterns 201, 202. According to one embodiment, the first layer 300 comprises a electrical connection member, in other words any type of member that can be put in electrical continuity. They are advantageously formed using lithography, etching, deposition and heat treatment techniques.
La figure 5 illustre l’étape de positionnement du premier dispositif comprenant le premier substrat 100 relativement à un deuxième dispositif comprenant un deuxième substrat 500. Le deuxième substrat 500 est préférentiellement en un matériau non conducteur ou peu conducteur. Le deuxième substrat 500 est, de préférence, à base de silicium (par exemple, le silicium poly-cristallin), de poly-silicium ou d’un autre matériau semi-conducteur. Avantageusement, le deuxième substrat 500 est sous forme d’une plaque ou d’un panneau. De manière particulièrement avantageuse, le deuxième substrat 500 a une épaisseur comprise entre 100 microns et 1 millimètre. Avantageusement, on réalise une étape de formation d’un premier motif 601 et d’un deuxième motif 602 sur une première face 501 du deuxième substrat 500. Les premier et deuxième motifs 601, 602 servent avantageusement de marques d’alignements. Selon un mode de réalisation préféré, on réalise les premier et deuxième motifs 601, 602 à partir de la première face 501 du deuxième substrat 100 par une étape de lithographie, suivie d’une étape de gravure. Les motifs 601, 602 peuvent, selon un exemple, être formés dans le deuxième substrat 500. Selon un autre mode de réalisation, les motifs 601, 602 sont formés dans une ou plusieurs des couches formées sur le deuxième substrat 500.FIG. 5 illustrates the step of positioning the first device comprising the first substrate 100 relative to a second device comprising a second substrate 500. The second substrate 500 is preferably made of a non-conductive or low-conductive material. The second substrate 500 is preferably based on silicon (for example, polycrystalline silicon), polysilicon or other semiconductor material. Advantageously, the second substrate 500 is in the form of a plate or a panel. In a particularly advantageous manner, the second substrate 500 has a thickness of between 100 microns and 1 millimeter. Advantageously, a step is performed for forming a first pattern 601 and a second pattern 602 on a first face 501 of the second substrate 500. The first and second patterns 601, 602 advantageously serve as alignment marks. According to a preferred embodiment, the first and second patterns 601, 602 are produced from the first face 501 of the second substrate 100 by a lithography step, followed by an etching step. The patterns 601, 602 may, in one example, be formed in the second substrate 500. In another embodiment, the patterns 601, 602 are formed in one or more of the layers formed on the second substrate 500.
De manière particulièrement avantageuse, les premier et deuxième motifs du premier substrat 100 ont des emplacements qui coïncident avec, respectivement, les premier et deuxième motifs 601,602 du deuxième substrat 500 lorsque les premières faces 101, 501 des premier et deuxième substrats 100, 500 sont assemblées. L’étape de positionnement relatif comprend, à titre préféré, une étape de mise en correspondance des premier et deuxième motifs 201, 202 du premier substrat 100 avec les premier et deuxième motifs 601, 602 du deuxième substrat 500. On entend par mise en correspondance, la coopération de la projection, suivant un plan perpendiculaire à l’épaisseur du substrat 100, du premier motif 201 du premier substrat 100 avec la projection, suivant un plan perpendiculaire à l’épaisseur du substrat 100, du premier motif 601 du deuxième substrat 500 de sorte à ce que lesdites projections coopèrent par superposition ou par imbrication.Particularly advantageously, the first and second patterns of the first substrate 100 have locations which coincide with, respectively, the first and second patterns 601, 602 of the second substrate 500 when the first faces 101, 501 of the first and second substrates 100, 500 are assembled. . The relative positioning step preferably comprises a step of matching the first and second patterns 201, 202 of the first substrate 100 with the first and second patterns 601, 602 of the second substrate 500. Mapping is understood to mean the co-operation of the projection, in a plane perpendicular to the thickness of the substrate 100, of the first pattern 201 of the first substrate 100 with the projection, in a plane perpendicular to the thickness of the substrate 100, of the first pattern 601 of the second substrate 500 so that said projections cooperate by overlapping or interleaving.
De manière particulièrement avantageuse, on effectue une détection de la mise en correspondance du au moins un motif 201, 202 du premier substrat 100 et du au moins un motif 601, 602 du deuxième substrat 500 par transmission optique au travers du fond de la tranchée 151, 152. On entend par transmission optique, la transmission d’une information transportée par des ondes lumineuses suivant le principe de réflexion partielle ou totale. Un système de transmission optique possède trois composants essentiels : une source de lumière (l'émetteur optique), un support de transmission guidant la lumière et un détecteur de lumière (le récepteur optique). Les moyens d’émission et de réception optiques 901, 902 sont positionnés de sorte à émettre et, respectivement, recevoir un signal perpendiculairement à l’épaisseur du premier substrat 100 et au travers de chaque membrane 801, 802 du premier substrat 100. Selon un mode de réalisation, au moins une partie des rayons transmis sera réfléchie au travers d’au moins une membrane 801, 802. Selon un autre mode réalisation où le premier substrat 100 comprend au moins une membrane 801, 802 munie d’un motif et le deuxième substrat 500 comprend un motif sans membrane 803, 804, alors la transmission optique se fera avantageusement au travers du premier substrat 100 munie de la membrane 801, 802. Dans ce mode de réalisation, les moyens d’émission et de réception optiques 901, 902 sont positionnés de sorte à émettre et, respectivement, recevoir un signal perpendiculairement à l’épaisseur du premier substrat 100 au travers de la membrane 801, 802 du premier substrat 100.Particularly advantageously, detection is made of the mapping of the at least one pattern 201, 202 of the first substrate 100 and the at least one pattern 601, 602 of the second substrate 500 by optical transmission through the bottom of the trench 151. , 152. Optical transmission is understood to mean the transmission of information transported by light waves according to the principle of partial or total reflection. An optical transmission system has three essential components: a light source (the optical transmitter), a light-guiding transmission medium, and a light detector (the optical receiver). The optical transmission and reception means 901, 902 are positioned so as to emit and respectively receive a signal perpendicular to the thickness of the first substrate 100 and through each membrane 801, 802 of the first substrate 100. embodiment, at least a portion of the transmitted rays will be reflected through at least one membrane 801, 802. In another embodiment where the first substrate 100 comprises at least one membrane 801, 802 provided with a pattern and the second substrate 500 comprises a pattern without membrane 803, 804, then the optical transmission will be advantageously through the first substrate 100 provided with the membrane 801, 802. In this embodiment, the optical transmission and reception means 901, 902 are positioned to emit and respectively receive a signal perpendicular to the thickness of the first substrate 100 through the membrane 801, 802 of the first substrate 10 0.
La précision du décalage, lors de l’étape d’alignement des premier et deuxième motifs 201,202, 601,602 des premier et deuxième substrats 100, 500, est, par exemple, inférieure à un micron. Le diamètre de chaque motif 201, 202, 601, 602 du premier substrat 100 et du deuxième substrat 500 est configuré de sorte à compenser un décalage dans l’alignement des premier et deuxième motifs 201, 202, 601, 602 des premier et deuxième substrats 100, 500. On réalise de préférence un alignement selon au moins l’une parmi les trois directions (x, y, z) et en rotation, en minimisant la distance entre les premier et deuxième substrats 100, 500 afin de réduire les risques de désalignement pendant l’étape ultérieure de solidarisation.The offset accuracy, during the alignment step of the first and second patterns 201, 202, 601, 602 of the first and second substrates 100, 500, is, for example, less than one micron. The diameter of each pattern 201, 202, 601, 602 of the first substrate 100 and the second substrate 500 is configured to compensate for an offset in the alignment of the first and second patterns 201, 202, 601, 602 of the first and second substrates. 100, 500. An alignment is preferably performed in at least one of the three directions (x, y, z) and in rotation, minimizing the distance between the first and second substrates 100, 500 in order to reduce the risks of misalignment during the subsequent securing step.
Comme illustré en figure 6, à l’issue de l’étape de mise en correspondance des premier et deuxième motifs 201, 202, 601, 602, des premier et deuxième substrats 100, 500, une étape de solidarisation du premier substrat 100 sur le deuxième substrat 500 est réalisée. Selon un mode de réalisation préféré, l’étape de solidarisation s’effectue à partir des premières faces 101, 501 des premier et deuxième substrats 100, 500. Selon un mode de réalisation, l’étape de solidarisation s’effectue à partir des deuxièmes faces 102, 502 des premier et deuxième substrats 100, 500. Selon un autre mode de réalisation, l’étape de solidarisation s’effectue à partir de la première face 101 du premier substrat 100 et à partir de la deuxième face 502 du deuxième substrat 500. Les premier et deuxième motifs 201, 202, 601, 602, des premier et deuxième substrats 100, 500 sont de préférence réalisés sur les premières faces des premier et deuxième substrats 100, 500. Selon un autre mode de réalisation, les premier et deuxième motifs 201, 202, 601, 602, des premier et deuxième substrats 100, 500 sont réalisés sur l’une ou l’autre parmi les premières et deuxièmes faces 101, 102, 501, 502 des premier et deuxième substrats 100, 500. Les motifs 201, 202, 601, 602 sont de manière particulièrement avantageuse configurés de sorte à ce que, lors de l’étape de solidarisation, les motifs 201, 202 du premier substrat 100 ne soient pas mis en contact (direct) avec les motifs 601, 602 du deuxième substrat 500. Les motifs 201, 202, 601, 602 viennent avantageusement s’encastrer les uns dans les autres pour améliorer la précision d’alignement et permettre le rapprochement des plaques. L’espacement entre le premier motif 201 du premier substrat 100 et le premier motif 601 du deuxième substrat 500 est de préférence compris entre 1 nm à 100pm, et de préférence entre quelques nanomètres et un micron.As illustrated in FIG. 6, at the end of the step of matching the first and second patterns 201, 202, 601, 602, first and second substrates 100, 500, a step of joining the first substrate 100 to the first second substrate 500 is made. According to a preferred embodiment, the step of joining is carried out from the first faces 101, 501 of the first and second substrates 100, 500. According to one embodiment, the step of joining is made from the second faces 102, 502 of the first and second substrates 100, 500. According to another embodiment, the step of joining is carried out from the first face 101 of the first substrate 100 and from the second face 502 of the second substrate 500. The first and second patterns 201, 202, 601, 602, first and second substrates 100, 500 are preferably made on the first faces of the first and second substrates 100, 500. According to another embodiment, the first and second substrates 100, 500. second patterns 201, 202, 601, 602, first and second substrates 100, 500 are made on one or the other of the first and second faces 101, 102, 501, 502 of the first and second substrates 100 , 500. The patterns 201, 202, 601, 602 are particularly advantageously configured so that, during the securing step, the patterns 201, 202 of the first substrate 100 are not brought into contact (direct) with the patterns 601, 602 of the second substrate 500. The patterns 201, 202, 601, 602 advantageously fit into each other to improve the alignment accuracy and allow the approximation of the plates. The spacing between the first pattern 201 of the first substrate 100 and the first pattern 601 of the second substrate 500 is preferably between 1 nm to 100 μm, and preferably between a few nanometers and a micron.
Avantageusement, le deuxième substrat 500 comprend une deuxième couche 700. La deuxième couche 700 formée dans le deuxième substrat 500 possède une épaisseur, de préférence, inférieure à 200 microns (par exemple 100 microns). De manière particulièrement avantageuse, le premier substrat 100 est solidarisé sur le deuxième substrat 500 à partir de la première couche 300 du premier substrat 100 et de la deuxième couche 700 du deuxième substrat 500, par un collage réalisant une solidarisation mécanique et produisant avantageusement une continuité électrique. Selon un mode de réalisation, la deuxième couche 700 comprend un organe de connexion électrique, autrement dit tout type d’organe pouvant être mis en continuité électrique.Advantageously, the second substrate 500 comprises a second layer 700. The second layer 700 formed in the second substrate 500 has a thickness, preferably less than 200 microns (for example 100 microns). In a particularly advantageous manner, the first substrate 100 is secured to the second substrate 500 from the first layer 300 of the first substrate 100 and the second layer 700 of the second substrate 500, by a bonding effect that provides mechanical bonding and advantageously produces continuity electric. According to one embodiment, the second layer 700 comprises an electrical connection member, in other words any type of member that can be put in electrical continuity.
Avantageusement, la première couche 300 du premier substrat 100 et la deuxième couche 700 du deuxième substrat 500 sont alignées de telle manière que l’alignement du premier substrat 100 et du deuxième substrat 500 crée au moins une connexion électrique continue provenant de la mise en contact des première et deuxième couches 300, 700, respectivement des premier et deuxième substrats 100, 500.Advantageously, the first layer 300 of the first substrate 100 and the second layer 700 of the second substrate 500 are aligned in such a way that the alignment of the first substrate 100 and the second substrate 500 creates at least one continuous electrical connection coming from the contacting. first and second layers 300, 700, respectively of the first and second substrates 100, 500.
Plusieurs types de collage existent pour réaliser en une seule étape un assemblage mécanique et une interconnexion métallique. Deux principales technologies coexistent, notamment par la forte adhésion, la bonne conduction électrique et la forte densité d’interconnexions obtenue. Il s’agit du scellement par thermo-compression ou du collage direct. A titre préféré, la présente invention utilise la méthode de collage direct ou « direct bonding » en anglais permettant le collage direct entre plaques ou entre puces, ne nécessitant ni matériau de collage, ni besoin de chauffage important, ni pression élevée. Cette technologie est basée sur des phénomènes d’adhésion moléculaire entre les atomes des deux surfaces en regard. L’étape de collage est, de préférence, suivie d’un recuit. Le recuit a l’avantage de renforcer les forces de collage entre le premier substrat 100 et le deuxième substrat 500. De manière particulièrement avantageuse, selon un mode de réalisation où on réalise un empilement d’une pluralité de substrats, l’étape de recuit de consolidation du scellement entre un premier substrat 100 et un deuxième substrat 500, peut se faire après chaque report d’un premier substrat sur un deuxième substrat et/ou après la formation de l’empilement de la pluralité de substrats 100, 500.Several types of bonding exist to achieve in a single step a mechanical assembly and a metal interconnection. Two main technologies coexist, in particular by the strong adhesion, the good electrical conduction and the high density of interconnections obtained. This is sealing by thermo-compression or direct bonding. Preferably, the present invention uses the direct bonding method in English allowing direct bonding between plates or between chips, requiring no bonding material, no need for significant heating or high pressure. This technology is based on molecular adhesion phenomena between the atoms of the two opposite surfaces. The bonding step is preferably followed by annealing. The annealing has the advantage of reinforcing the bonding forces between the first substrate 100 and the second substrate 500. In a particularly advantageous manner, according to an embodiment where a stack of a plurality of substrates is produced, the annealing step consolidation of the sealing between a first substrate 100 and a second substrate 500, can be done after each transfer of a first substrate on a second substrate and / or after the formation of the stack of the plurality of substrates 100, 500.
La figure 7 illustre l’étape de contrôle de l’alignement effectuée de préférence après l’étape de solidarisation des premier et deuxième substrats 100, 500, par des moyens d’émission et de réception optiques 901, 902. Ces moyens de contrôle 901, 902 font, de manière particulièrement avantageuse, office de caméras optiques et de détecteurs d’un signal optique au travers des premier et deuxième membranes 801, 802 du premier substrat 100. Avantageusement, ce contrôle permet de vérifier le bon alignement et la complémentarité des motifs 201, 202 positionnées sur le premier substrat 100 avec les motifs 601, 602 positionnées sur le deuxième substrat 500. Ce contrôle peut être réalisé soit « in situ » (c’est-à-dire dans le même équipement que celui où a été effectuée l’étape de collage), soit dans un autre équipement.FIG. 7 illustrates the step of controlling the alignment performed preferably after the step of joining the first and second substrates 100, 500, by optical transmission and reception means 901, 902. These control means 901 , 902 are particularly advantageously used as optical cameras and detectors of an optical signal through the first and second membranes 801, 802 of the first substrate 100. Advantageously, this control makes it possible to verify the proper alignment and complementarity of the patterns 201, 202 positioned on the first substrate 100 with the patterns 601, 602 positioned on the second substrate 500. This control can be achieved either "in situ" (that is to say in the same equipment as that where was performed the gluing step), or in another equipment.
La figure 8 illustre un mode de réalisation où au moins des première et deuxième tranchées 551, 552 ont été formées à partir de la deuxième face 502 du deuxième substrat 500. De manière particulièrement avantageuse, ces tranchées 551, 552 formées à partir du deuxième substrat 500 couplées aux tranchées 151, 152 formées à partir du premier substrat 100 permettent d’aligner les motifs 201, 202, 601, 602 avec une meilleure précision. Avantageusement, les première et deuxième tranchées 551, 552 du deuxième substrat 500 sont formées selon le même procédé que celui utilisé lors de la formation des première et deuxième tranchées 151, 152 du premier substrat 100. Dans ce mode de réalisation particulier, on utilise de préférence des caméras optiques comme moyens d’émission optique 901, 902 positionnées au regard de la deuxième face 102 du premier substrat 100 pour émettre un signal optique au travers des premières 801,803 et deuxièmes 802, 804 membranes respectivement des premier et deuxième substrats 100, 500 et des détecteurs comme moyens de réception optique 801, 802 positionnés au regard de la deuxième face 502 du deuxième substrat 500 pour recevoir le signal optique émis par lesdites caméras 901, 902.FIG. 8 illustrates an embodiment where at least first and second trenches 551, 552 have been formed from the second face 502 of the second substrate 500. Particularly advantageously, these trenches 551, 552 formed from the second substrate 500 coupled to the trenches 151, 152 formed from the first substrate 100 allow to align the patterns 201, 202, 601, 602 with a better accuracy. Advantageously, the first and second trenches 551, 552 of the second substrate 500 are formed according to the same method as that used during the formation of the first and second trenches 151, 152 of the first substrate 100. In this particular embodiment, use is made of preferably optical cameras as optical transmission means 901, 902 positioned opposite the second face 102 of the first substrate 100 to emit an optical signal through the first 801,803 and second 802, 804 membranes respectively of the first and second substrates 100, 500 and detectors as optical receiving means 801, 802 positioned opposite the second face 502 of the second substrate 500 to receive the optical signal emitted by said cameras 901, 902.
De manière particulièrement avantageuse, l’épaisseur de la membrane 801, 802 devra être suffisamment fine pour que le contraste obtenu entre les zones peu transmissives (en général correspondant aux motifs 201, 202 d’alignement) et les zones plus transmissives (en général autour des motifs 201, 202) soit supérieur à la sensibilité du système d’acquisition d’image. L’homme du métier saura, par des procédures de routine, déterminer l’épaisseur maximale de membrane compatible avec son système d’acquisition d’image. Il sera possible pour lui d’augmenter ce contraste en utilisant pour réaliser les motifs 201, 202 un matériau très absorbant à la longueur d’onde utilisée ou en augmentant la transmission optique à travers la membrane.In a particularly advantageous manner, the thickness of the membrane 801, 802 should be sufficiently fine so that the contrast obtained between the low transmissive zones (generally corresponding to the alignment patterns 201, 202) and the more transmissive zones (generally around patterns 201, 202) is greater than the sensitivity of the image acquisition system. Those skilled in the art will know, by routine procedures, to determine the maximum thickness of membrane compatible with its image acquisition system. It will be possible for him to increase this contrast by using to make the patterns 201, 202 a highly absorbent material at the wavelength used or by increasing the optical transmission through the membrane.
Les figures 9A et 9B illustrent, à titre d’exemple, la transmission obtenue pour différentes épaisseurs h de membrane en fonction de la longueur d’onde pour des membranes à base de silicium (figure 9A) et pour des membranes à base de nitrure de silicium (figure 9B).FIGS. 9A and 9B illustrate, by way of example, the transmission obtained for different membrane thicknesses w as a function of the wavelength for silicon-based membranes (FIG. 9A) and for nitride-based membranes. silicon (Figure 9B).
La au moins une membrane 801, 802 du premier substrat 100 est, par exemple, configurée de sorte à laisser passer au moins 50% des rayons dans le spectre visible. De manière particulièrement avantageuse, le contraste est supérieur à la sensibilité du système d’acquisition. On entend par spectre visible ou spectre optique, la partie du spectre électromagnétique visible pour l’œil humain, c’est-à-dire une représentation de l’ensemble des composantes monochromatiques de la lumière visible. La membrane 801, 802 a, par exemple, une épaisseur de préférence inférieure à 10 microns, typiquement entre 1 et 5 microns. Avantageusement, la membrane 801, 802 devra être suffisamment rigide pour qu’elle ne se déforme pas sous son propre poids.The at least one membrane 801, 802 of the first substrate 100 is, for example, configured so as to let at least 50% of the rays in the visible spectrum. Particularly advantageously, the contrast is greater than the sensitivity of the acquisition system. By visible spectrum or optical spectrum is meant the part of the electromagnetic spectrum visible to the human eye, that is to say a representation of all the monochromatic components of the visible light. The membrane 801, 802 has, for example, a thickness preferably of less than 10 microns, typically between 1 and 5 microns. Advantageously, the membrane 801, 802 should be sufficiently rigid so that it does not deform under its own weight.
La déformée u(0) d’une membrane (en son centre, point de déformée maximale) carrée, d’épaisseur h et de largeur L dans un matériau dont le module d’Young est E, le coefficient de poisson est υ, et la masse volume est p est donnée par la relation suivante :The deformed u (0) of a membrane (at its center, maximum deformation point) square, of thickness h and width L in a material whose Young's modulus is E, the fish coefficient is υ, and the volume mass is p is given by the following relation:
Les figures 10A et 10B illustrent la déformée d’une membrane (en nanomètres) en fonction de l’épaisseur h de la membrane. La figure 10A illustre le cas d’une membrane à base de silicium pour une taille de membrane comprise entre 10 et 500 microns de côté. La figure 10B illustre le cas d’une membrane à base de nitrure de silicium pour une taille de membrane comprise entre 10 et 500 microns de côté. On peut constater que la déformée de la membrane est inférieure à quelques nanomètres ce qui garantira la qualité de l’alignement. C’est donc la transmission optique de la membrane qui sera à optimiser.Figures 10A and 10B illustrate the deformation of a membrane (in nanometers) as a function of the thickness h of the membrane. FIG. 10A illustrates the case of a silicon-based membrane for a membrane size of between 10 and 500 microns on a side. FIG. 10B illustrates the case of a silicon nitride membrane for a membrane size of between 10 and 500 microns on a side. It can be seen that the deformation of the membrane is less than a few nanometers which will guarantee the quality of the alignment. It is therefore the optical transmission of the membrane that will be optimized.
La présente invention n’est pas limitée aux modes de réalisation précédemment décrits mais s’étend à tout mode de réalisation conforme à son esprit. L’invention s’applique en outre à tout type de dispositif microélectronique mécaniquement autonome. On entend par dispositif mécaniquement autonome, un dispositif autoporteur, utilisable indépendamment d’un autre dispositif et qui se suffit à lui-même d’un point de vue mécanique.The present invention is not limited to the previously described embodiments but extends to any embodiment within its spirit. The invention is also applicable to any type of mechanically autonomous microelectronic device. The term "mechanically autonomous device" means a self-supporting device that can be used independently of another device and is self-sufficient from a mechanical point of view.
Le procédé peut, à titre préféré, être répété jusqu’à obtenir un empilement d’une pluralité de substrats 100, 500 quelle que soit leur épaisseur et pourvus de membranes 801,802, 803,, 804 dotées de motifs 201, 202, 601, 602 d’alignement pour qu’une stabilité mécanique soit obtenue. L’alignement entre les différents substrats 100, 500 formant l’empilement se fera au travers des membranes dotées de motifs 201, 202, 601, 602 d’alignement. Le concept d’alignement peut, de manière particulièrement avantageuse, être ainsi extrapolé à une pluralité d’autres substrats de tout type, indépendamment de leur opacité et de leur épaisseur.The method may, in a preferred manner, be repeated until a stack of a plurality of substrates 100, 500 of whatever thickness is obtained and provided with membranes 801, 802, 803, 804 having patterns 201, 202, 601, 602. alignment for mechanical stability to be achieved. The alignment between the different substrates 100, 500 forming the stack will be through the membranes with patterns 201, 202, 601, 602 alignment. The alignment concept may, particularly advantageously, be extrapolated to a plurality of other substrates of any type, regardless of their opacity and thickness.
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1557507A FR3039926A1 (en) | 2015-08-04 | 2015-08-04 | METHOD FOR ASSEMBLING ELECTRONIC DEVICES |
PCT/EP2016/068066 WO2017021280A1 (en) | 2015-08-04 | 2016-07-28 | Method for assembling electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1557507A FR3039926A1 (en) | 2015-08-04 | 2015-08-04 | METHOD FOR ASSEMBLING ELECTRONIC DEVICES |
Publications (1)
Publication Number | Publication Date |
---|---|
FR3039926A1 true FR3039926A1 (en) | 2017-02-10 |
Family
ID=54329773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1557507A Pending FR3039926A1 (en) | 2015-08-04 | 2015-08-04 | METHOD FOR ASSEMBLING ELECTRONIC DEVICES |
Country Status (2)
Country | Link |
---|---|
FR (1) | FR3039926A1 (en) |
WO (1) | WO2017021280A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020158344A1 (en) * | 2001-04-27 | 2002-10-31 | Uta Gebauer | Configuration with at least two stacked semiconductor chips and method for forming the configuration |
US20060249859A1 (en) * | 2005-05-05 | 2006-11-09 | Eiles Travis M | Metrology system and method for stacked wafer alignment |
US20100168908A1 (en) * | 2007-06-21 | 2010-07-01 | Maeda Hidehiro | Transport method and transport apparatus |
US20140077386A1 (en) * | 2012-09-19 | 2014-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC and 3D CIS Structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2691579A1 (en) * | 1992-05-21 | 1993-11-26 | Commissariat Energie Atomique | System for converting an infrared image into a visible or near infrared image. |
EP1977481B1 (en) * | 2006-01-24 | 2013-08-21 | NDS Limited | Chip attack protection |
-
2015
- 2015-08-04 FR FR1557507A patent/FR3039926A1/en active Pending
-
2016
- 2016-07-28 WO PCT/EP2016/068066 patent/WO2017021280A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020158344A1 (en) * | 2001-04-27 | 2002-10-31 | Uta Gebauer | Configuration with at least two stacked semiconductor chips and method for forming the configuration |
US20060249859A1 (en) * | 2005-05-05 | 2006-11-09 | Eiles Travis M | Metrology system and method for stacked wafer alignment |
US20100168908A1 (en) * | 2007-06-21 | 2010-07-01 | Maeda Hidehiro | Transport method and transport apparatus |
US20140077386A1 (en) * | 2012-09-19 | 2014-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC and 3D CIS Structure |
Also Published As
Publication number | Publication date |
---|---|
WO2017021280A1 (en) | 2017-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3198220B1 (en) | Device and method for surface profilometry for the control of wafers during processing | |
FR2947380A1 (en) | METHOD OF COLLAGE BY MOLECULAR ADHESION. | |
FR2935537A1 (en) | MOLECULAR ADHESION INITIATION METHOD | |
EP2279524B1 (en) | Method of producing an optical device consisting of integrated optoelectronic components | |
EP2515096B1 (en) | Photoacoustic gas detector with Helmholtz cell | |
FR2977885A1 (en) | METHOD FOR PRODUCING A DIRECT-REPORT BURNED ELECTRODE STRUCTURE AND STRUCTURE THUS OBTAINED | |
EP1986239B9 (en) | Method for making a matrix for detecting electromagnetic radiation and, in particular, infrared radiation. | |
FR2969819A1 (en) | THREE DIMENSIONAL IMAGE SENSOR | |
FR2931014A1 (en) | METHOD OF ASSEMBLING PLATES BY MOLECULAR ADHESION | |
FR2996219A1 (en) | MEASUREMENT SYSTEM COMPRISING A NETWORK OF ELECTROMECHANICAL NANO-SYSTEM TYPE RESONATORS | |
FR2963848A1 (en) | LOW PRESSURE MOLECULAR ADHESION COLLAGE PROCESS | |
WO2011089368A1 (en) | System and method for assessing inhomogeneous deformations in multilayer plates | |
EP4191458A1 (en) | Method for producing an individualization zone of an integrated circuit | |
EP2772943B1 (en) | Method for producing a microelectronic device and corresponding device | |
EP2697825B1 (en) | Method for manufacturing an opto-microelectronic device | |
FR2972848A1 (en) | MOLECULAR ADHESION COLLECTION APPARATUS AND METHOD WITH MINIMIZATION OF LOCAL DEFORMATIONS | |
EP3944294A1 (en) | Method for manufacturing an individualisation area of an integrated circuit | |
WO2017021280A1 (en) | Method for assembling electronic devices | |
EP4280275A1 (en) | Method for producing an individualization zone of an integrated circuit | |
EP4280264A1 (en) | Method for producing an individualization zone of an integrated circuit | |
EP2798672A1 (en) | Method for manufacturing a multilayer structure on a substrate | |
FR3028328A1 (en) | METHOD FOR CONTROLLING RELATIVE POSITIONING | |
EP3131116A1 (en) | Method for manufacturing an electronic device | |
EP3944289A1 (en) | Method for manufacturing an individualisation area of an integrated circuit | |
WO2013098530A1 (en) | Method for manufacturing a multilayer structure on a substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 2 |
|
PLSC | Publication of the preliminary search report |
Effective date: 20170210 |
|
PLFP | Fee payment |
Year of fee payment: 3 |