FR3036207A1

FR3036207A1 - METHOD FOR MANAGING TASK EXECUTION BY A PROCESSOR AND ONE OR MORE COPROMERS

Info

Publication number: FR3036207A1
Application number: FR1554346A
Authority: FR
Inventors: Christian Valpard
Original assignee: Sagem Defense Securite SA
Current assignee: Safran Electronics and Defense SAS
Priority date: 2015-05-13
Filing date: 2015-05-13
Publication date: 2016-11-18
Anticipated expiration: 2035-05-13
Also published as: FR3036207B1

Abstract

Procédé de gestion d'exécution de tâches de périodicités relativement élevées sur un processeur principal et de tâches de périodicité relativement faibles sur au moins un coprocesseur associé au processeur principal, le procédé comportant des étapes de préemption de tâches et des étapes de sauvegarde et de restauration de contexte des tâches préemptées. Le contexte d'une première tâche préemptée en cours d'exécution et utilisant potentiellement le coprocesseur n'est sauvegardé que lorsqu'une deuxième tâche doit être exécutée et utilise potentiellement le coprocesseur, et en ce que le contexte d'une première tâche préalablement préemptée alors qu'elle était en cours d'exécution et utilisait potentiellement le coprocesseur n'est restauré que si une deuxième tâche ayant utilisé potentiellement le coprocesseur a été exécutée.A method for managing the execution of relatively high periodicity tasks on a main processor and relatively low periodicity tasks on at least one coprocessor associated with the main processor, the method comprising task preemption steps and backup and restore steps context of pre-empted tasks. The context of a first preempted job running and potentially using the coprocessor is saved only when a second task is to be executed and potentially uses the coprocessor, and in that the context of a pre-preempted first job while it was running and potentially using the coprocessor is restored only if a second job that potentially used the coprocessor was executed.

Description

1 La présente invention concerne l'exécution de tâches par un processeur et au moins un coprocesseur. L'invention concerne plus particulièrement la mémorisation des contextes lors de changement de tâches dans un système informatique multitâche préemptif. ETAT DE LA TECHNIQUE Il est connu des unités informatiques comprenant un processeur principal et des coprocesseurs. Les copro- cesseurs sont par exemple des coprocesseurs arithmétiques plus particulièrement pour effectuer des tâches de calcul en virgule flottante. Ces tâches sont relativement longues et de faibles périodicités. Le processeur princi- pal assure l'ordonnancement de toutes les tâches, et l'exécution des tâches non exécutées par les coproces- seurs et notamment des tâches relativement rapides et de fortes périodicités. On notera que dans la présente description, les notions de périodicité forte et de périodicité faible sont relatives l'une par rapport à l'autre le processeur principal exécute des tâches de périodici- tés relativement plus fortes que les périodicités des tâches exécutées sur les coprocesseurs. L'exécution des tâches de fortes périodicités né- cessite donc la préemption du processeur par ces tâches et l'interruption de l'exécution des tâches de faibles périodicités. Pour pouvoir ultérieurement reprendre la tâche interrompue, il est nécessaire d'en sauvegarder le contexte (le contexte correspondant à l'état du processus en cours au moment de l'interruption) pour pouvoir le restaurer au moment de la reprise de l'exécution de la tâche. La figure 1 illustre le partage des ressources du processeur et du coprocesseur entre des tâches de forte périodicité Ti, T2 et des tâches de faible périodicité T3, T4. Les tâches de forte périodicité Tl, T2 ont res- pectivement une période de 4 et une période de 8. Les 3036207 2 tâches de faible périodicité 13, T4 ont respectivement une période de 32 et une période infinie. La tâche 11 est prioritaire sur la tâche T2 qui est-elle même prioritaire sur la tâche 13, la tâche 13 étant elle-même prioritaire 5 sur la tâche T4. Les lettres R et S représentent respec- tivement la sauvegarde du contexte correspondant à la tâche interrompue et la restauration du contexte correspondant à une tâche ayant été préalablement interrompue, et ce pour le processeur et le coprocesseur.The present invention relates to the execution of tasks by a processor and at least one coprocessor. The invention more particularly relates to the memorization of contexts when changing tasks in a preemptive multitasking computer system. STATE OF THE ART Computer units comprising a main processor and coprocessors are known. The coprocessors are, for example, arithmetic coprocessors, more particularly for carrying out floating point calculation tasks. These tasks are relatively long and of low frequency. The main processor ensures the scheduling of all the tasks, and the execution of the tasks not executed by the coprocessors, and in particular relatively fast and high frequency tasks. Note that in the present description, the notions of high periodicity and low periodicity are relative to each other the main processor performs relatively more periodic periodicity tasks than the periodicities of the tasks performed on the coprocessors . The execution of high-frequency tasks therefore requires the preemption of the processor by these tasks and the interruption of the execution of the tasks of low periodicities. To be able to resume the interrupted task at a later date, it is necessary to save the context (the context corresponding to the state of the current process at the time of the interruption) so that it can be restored when the execution of the execution is resumed. task. FIG. 1 illustrates the sharing of processor and coprocessor resources between high-frequency tasks Ti, T2 and tasks of low periodicity T3, T4. The high-frequency tasks T1, T2 have a period of 4 and a period of 8 respectively. The low-frequency tasks 13, T4 respectively have a period of 32 and an infinite period. The task 11 has priority over the task T2 which has even priority over the task 13, the task 13 itself being a priority on the task T4. The letters R and S respectively represent the backup of the context corresponding to the interrupted task and the restoration of the context corresponding to a previously interrupted task, for the processor and the coprocessor.

10 A chaque interruption d'une tâche de faible pé- riodicité 13, 14, il est actuellement prévu de sauvegarder le contexte correspondant à la tâche qui est interrompue en cours d'exécution et de restaurer ce contexte à la reprise de l'exécution de la dite tâche pour pour- 15 suivre l'exécution de la tâche depuis le point où elle a été préalablement interrompue. Par exemple, on peut voir qu'au temps t4, la tâche T4 est interrompue et son contexte sauvegardé. Au temps t15, le contexte de la tâche T4 est restauré pour que l'exécution de cette tâche 20 puisse reprendre. Au temps t5, l'exécution de la tâche 13 est lancée avant d'être interrompue au temps t8 pour laisser place à l'exécution des tâches Tl et 12. Au temps t8, le contexte de la tâche 13 est donc sauvegardé pour être restauré au temps t14 afin de permettre l'achèvement 25 de la tâche 13. Comme les contextes des tâches tendent à devenir de plus en plus volumineux (il faut couramment compter aujourd'hui au moins trente-deux registres), les opérations de sauvegarde et restauration constituent une 30 charge importante de l'unité centrale et des exécutifs temps réel dans les domaines nécessitant de tels exécutifs. OBJET DE L'INVENTION Un but de l'invention est de limiter les res- 35 sources nécessaires au partage d'une unité centrale entre 3036207 3 des tâches différentes. BREF EXPOSE DE L'INVENTION A cet effet, on prévoit, un procédé de gestion d'exécution de tâches de périodicités relativement fortes 5 sur un processeur principal et de tâches de périodicité relativement faibles sur un processeur principal et au moins un coprocesseur associé à ce processeur principal. Le procédé assure une gestion préemptive comportant des étapes d'interruption et de reprise de l'exécution des 10 tâches et des étapes de sauvegarde et de restauration de contexte des tâches interrompues. Selon l'invention, le contexte d'une première tâche interrompue en cours d'exécution et utilisant potentiellement le coprocesseur n'est sauvegardé que lorsqu'une deuxième tâche doit être 15 exécutée et utilise potentiellement le coprocesseur, et le contexte d'une première tâche utilisant potentiellement le coprocesseur préalablement interrompue alors qu'elle était en cours d'exécution n'est restauré que si une deuxième tâche utilisant potentiellement le coproces- 20 seur a été exécutée entretemps. Il est à noter que le fait qu'une tâche puisse utiliser ou non un coprocesseur au cours de son exécution est une donnée statique définie avant leur lancement. Ainsi, la sauvegarde et la restauration du con- 25 texte des tâches exécutées par le coprocesseur et inter- rompue n'est pas systématique. A un instant t, l'unité informatique conserve en mémoire les registres correspondant au contexte relatif à la tâche courante (pour le processeur principal qui est toujours utilisé et le ou 30 les coprocesseurs en cours d'uuiiisation) et les re- gistres correspondant au contexte relatif à la dernière tâche exécutée (pour le ou les coprocesseurs non utilisés). Il en résulte que le nombre d'opérations de sauvegarde et de restauration des contextes est réduit.At each interruption of a low-period task 13, 14, it is currently planned to save the context corresponding to the task being interrupted during execution and to restore this context to the resumption of execution of the task. the said task to continue the execution of the task from the point where it was previously interrupted. For example, we can see that at time t4, the task T4 is interrupted and its context saved. At time t15, the context of task T4 is restored so that the execution of this task 20 can resume. At time t5, the execution of task 13 is started before being interrupted at time t8 to leave room for the execution of tasks Tl and 12. At time t8, the context of task 13 is saved to be restored at time t14 in order to allow the completion of task 13. As the contexts of the tasks tend to become more and more voluminous (it is generally necessary today to count at least thirty-two registers), the operations of backup and restoration constitute an important load of the central unit and real-time executives in the fields requiring such executives. OBJECT OF THE INVENTION An object of the invention is to limit the resources necessary for sharing a central unit between different tasks. BRIEF SUMMARY OF THE INVENTION To this end, there is provided a method for managing the execution of relatively high periodicity tasks on a main processor and relatively low periodicity tasks on a main processor and at least one coprocessor associated therewith. main processor. The method provides preemptive management including steps of interrupting and resuming the execution of the tasks and steps of backing up and restoring the context of the interrupted tasks. According to the invention, the context of a first interrupted job being executed and potentially using the coprocessor is saved only when a second task is to be executed and potentially uses the coprocessor, and the context of a first one. The job potentially using the previously interrupted coprocessor while it was running is restored only if a second job potentially using the coprocessor has been executed in the meantime. It should be noted that the fact that a task may or may not use a coprocessor during its execution is static data defined before being launched. Thus, the backup and restore of the con- cept of coprocessor executed and interrupted tasks is not systematic. At a time t, the computer unit stores in memory the registers corresponding to the context relative to the current task (for the main processor that is still used and the coprocessor (s) in use) and the registers corresponding to the context relative to the last executed task (for the unused coprocessor). As a result, the number of backup and restore contexts is reduced.

35 D'autres caractéristiques et avantages de 3036207 4 l'invention ressortiront à la lecture de la description qui suit de modes de réalisation particuliers non limitatifs de l'invention. BREVE DESCRIPTION DES FIGURES 5 Il sera fait référence aux dessins annexés, parmi lesquels - la figure 1 est un schéma illustrant l'exécution de tâches par un processeur et un coprocesseur conformément à l'état de la tech- 10 nique ; - la figure 2 est une vue un schéma illustrant l'exécution de tâches par un processeur et un coprocesseur conformément à l'invention. DESCRIPTION DETAILLEE DE L'INVENTION 15 Le procédé de l'invention concerne la gestion de l'exécution de tâches de périodicités différentes par une unité informatique comprenant un processeur principal et un coprocesseur associé au processeur principal. Le processeur et le coprocesseur sont agencés selon une archi- 20 tecture ARM. Pour simplifier, le nombre de coprocesseur est ici égal à un mais il va de soi que le nombre de coprocesseurs peut être plus élevé. L'ordonnancement des tâches est assuré par le processeur principal qui assure donc la commutation des 25 tâches. Des priorités statiques ont été préalablement af- fectées aux tâches et la gestion des tâches se fait par préemption. Par exemple, la tâche T1 est prioritaire sur la tâche T2 qui est-elle même prioritaire sur la tâche T3, la tâche 13 étant elle-même prioritaire sur la tâche 30 14. La base de temps fréquence des traitements Les plus rapides) est ici supérieure à 10 KHz, il n'y a ici aucun partitionnement. La figure 2 illustre le partage des ressources du processeur principal et du coprocesseur entre des tâches 35 de forte périodicité Tl, T2 et des tâches de faible pé- 3036207 5 riodicité T3, T4. Les tâches de forte périodicité Ti, T2 ont respectivement une période de 4 et une période de 8. Les tâches de faible périodicité 13, T4 ont respectivement une période de 32 et une période infinie. Les 5 lettres R et S représentent respectivement la sauvegarde du contexte correspondant à la tâche interrompue et la restauration du contexte correspondant à une tâche ayant été préalablement interrompue, et ce pour le processeur et le coprocesseur.Other features and advantages of the invention will be apparent from the following description of particular non-limiting embodiments of the invention. BRIEF DESCRIPTION OF THE FIGURES Reference is made to the accompanying drawings, in which: FIG. 1 is a diagram illustrating the execution of tasks by a processor and a coprocessor according to the state of the art; FIG. 2 is a diagram showing the execution of tasks by a processor and a coprocessor according to the invention. DETAILED DESCRIPTION OF THE INVENTION The method of the invention relates to managing the execution of tasks of different periodicities by a computer unit comprising a main processor and a coprocessor associated with the main processor. The processor and the coprocessor are arranged according to an ARM architecture. For simplicity, the number of coprocessors is here equal to one but it goes without saying that the number of coprocessors can be higher. The scheduling of tasks is provided by the main processor which thus ensures the switching of the tasks. Static priorities have previously been assigned to the tasks and the tasks are managed by pre-emption. For example, the task T1 has priority over the task T2 which is it even priority over the task T3, the task 13 itself being a priority on the task 30 14. The time base frequency of the fastest treatments) is here greater than 10 KHz, there is no partitioning here. Figure 2 illustrates the sharing of main processor and coprocessor resources between high-periodicity tasks T1, T2 and tasks of low frequency T3, T4. The high frequency tasks Ti, T2 respectively have a period of 4 and a period of 8. The low-period tasks 13, T4 respectively have a period of 32 and an infinite period. The letters R and S respectively represent the backup of the context corresponding to the interrupted task and the restoration of the context corresponding to a previously interrupted task, for the processor and the coprocessor.

10 Les tâches de périodicités relativement fortes T1, T2 sont exécutées par le processeur principal et les tâches de périodicité relativement faibles T3, T4 sont exécutées par le processeur principal et potentiellement le coprocesseur. Le coprocesseur n'est donc pas utili- 15 sable pour toutes les tâches de sorte que le fonctionne- ment de l'unité informatique est hétérogène. Le procédé comportant des étapes de préemption de tâches et des étapes de sauvegarde S et de restauration R de contexte des tâches préemptées.The relatively high periodicity tasks T1, T2 are executed by the main processor and the relatively low periodicity tasks T3, T4 are executed by the main processor and potentially the coprocessor. The coprocessor is therefore not used for all tasks so that the operation of the computer unit is heterogeneous. The method includes task preemption steps and backup steps S and context restore R of preempted tasks.

20 Conformément à l'invention - le contexte d'une première tâche préemptée en cours d'exécution et qui utilise potentiellement le coprocesseur n'est sauvegardé que lorsqu'une deuxième tâche doit être exécutée et utilise potentiellement le copro- 25 cesseur, et - le contexte d'une première tâche utilisant potentiellement le coprocesseur, préalablement préemptée alors qu'elle était en cours d'exécution, n'est restauré que si une deuxième tâche utilisant potentiellement le 30 coprocesseur a été exécutée entretemps. On s'intéressera ici aux tâches 13 et T4 peur illustrer le procédé de l'invention. La tâche T4 est une tâche sans fin. Sur le gra- phique de la figure 2, on voit que l'exécution de la 35 tâche T4 est relancée au temps t3 ; interrompue au temps 3036207 6 t4 pour permettre l'exécution de la tâche Tl (à plusieurs reprises) et des tâches 13 et 12 ; relancée au temps t15 ; interrompue au temps t16 pour permettre l'exécution de la tâche 11 puis de la tâche T2 ; relancée au temps 5 t19 ; interrompue au temps t20 pour l'exécution de la tâche T1 ; relancée au temps t21 ; interrompue au temps t24 pour l'exécution de la tâche Tl puis de la tâche 12 ; relancée au temps t30 ; interrompue au temps t32 pour permettre l'exécution de la tâche T1 (à deux reprises) et 10 des tâches 12 et T3 ; relancée au temps t38. L'exécution de la tâche 13 est lancée au temps t5 ; interrompue au temps t8 pour permettre l'exécution de la tâche T1 (à deux reprises) et de la tâche 12 ; relancée au temps t14 ; et achevée au temps t15. Une non- 15 velle exécution de la tâche T3 est lancée au temps t34 interrompue au temps t36 pour l'exécution de la tâche Tl ; relancée au temps t37 et est achevée au temps t38. Avec les procédés de l'art antérieur, les con- textes des tâches 13 et 14 auraient été sauvegardés à 20 chaque interruption de ces tâches et restaurés pour chaque reprise de l'exécution de ces tâches. Avec le procédé de l'invention, le contexte de la tâche 14 n'est sauvegardé que si une autre tâche utilisant potentiellement le coprocesseur va être exécutée après 25 l'interruption de la tâche 14 et, de la même manière, le contexte de la tâche 13 n'est sauvegardé que si une autre tâche utilisant potentiellement le coprocesseur va être exécutée après l'interruption de la tâche 13. Le contexte de la tâche 13 ou T4 n'a pas besoin d'être restauré lors 30 de la reprise de l'exécution de ladite tâche à moins qu'une autre tâche utilisant potentiellement le coprocesseur n'ait été exécutée dans l'intervalle. Dans l'exemple ici donné à la figure 2, le contexte de la tâche 14 est : 35 - sauvegardé au temps t5 juste avant l'exécution 3036207 7 de la tâche T3 ; - restauré au temps t15 puisque la tâche 14 va être relancée et que la tâche T3 a potentiellement utilisé le coprocesseur dans l'intervalle ; 5 - sauvegardé au temps t34 juste avant l'exécution de la tâche 13 ; - restauré au temps t38 puisque la tâche 14 va être relancée et que la tâche 13 a potentiellement utilisé le coprocesseur dans l'intervalle.According to the invention - the context of a preempted first job running and potentially using the coprocessor is saved only when a second task has to be executed and potentially uses the coprocessor, and - the context of a first job potentially using the coprocessor, pre-preempted while it was running, is restored only if a second job potentially using the coprocessor has been executed in the meantime. We will focus here on tasks 13 and T4 to illustrate the process of the invention. Task T4 is an endless task. In the graph of FIG. 2, it can be seen that the execution of task T4 is restarted at time t3; interrupted at the time 3036207 6 t4 to allow the execution of the task T1 (several times) and tasks 13 and 12; restarted at time t15; interrupted at time t16 to allow the execution of task 11 and task T2; relaunched at time 5 t19; interrupted at time t20 for the execution of the task T1; relaunched at time t21; interrupted at time t24 for the execution of task T1 and then task 12; restarted at time t30; interrupted at time t32 to allow execution of task T1 (twice) and tasks 12 and T3; relaunched at time t38. The execution of the task 13 is started at time t5; interrupted at time t8 to allow the execution of task T1 (twice) and task 12; relaunched at time t14; and completed at time t15. Non-execution of task T3 is started at time t34 interrupted at time t36 for execution of task T1; relaunched at time t37 and is completed at time t38. With the methods of the prior art, the contents of tasks 13 and 14 would have been saved at each interruption of these tasks and restored for each resumption of the execution of these tasks. With the method of the invention, the context of the task 14 is saved only if another task potentially using the coprocessor will be executed after the interruption of the task 14 and, in the same way, the context of the task. task 13 is saved only if another job potentially using the coprocessor will be executed after the interruption of the task 13. The context of the task 13 or T4 need not be restored when the job is resumed. performing this task unless another job potentially using the coprocessor has been executed in the interval. In the example given here in FIG. 2, the context of task 14 is: stored at time t5 just before execution of task T3; restored at time t15 since task 14 will be restarted and task T3 potentially used the coprocessor in the interval; 5 - saved at time t34 just before the execution of task 13; restored at time t38 since task 14 will be restarted and task 13 potentially used the coprocessor in the meantime.

10 Dans ce même exemple de la figure 2, le contexte de la tâche 13 n'est jamais sauvegardé ni restauré puisqu'aucune tâche n'est exécutée par le coprocesseur pendant l'interruption de la tâche T3. Bien entendu, l'invention n'est pas limitée aux 15 modes de réalisation décrits mais englobe toute variante entrant dans le champ de l'invention telle que définie par les revendications. En particulier, l'unité informatique peut avoir une structure différente de celle décrite et comporter 20 par exemple plus d'un coprocesseur. Les périodicités peuvent être différentes de celles mentionnées.In the same example of FIG. 2, the context of the task 13 is never saved or restored since no task is executed by the coprocessor during the interruption of the task T3. Of course, the invention is not limited to the embodiments described but encompasses any variant within the scope of the invention as defined by the claims. In particular, the computer unit may have a structure different from that described and include for example more than one coprocessor. The periodicities may be different from those mentioned.

Claims

REVENDICATIONS1. A method of managing execution of relatively high periodicity tasks on a main processor and relatively low periodicity tasks on the main processor and at least one coprocessor associated with the main processor, the method providing preemptive management including steps of interrupting and resuming the execution of the tasks and the steps of saving and restoring the context of the interrupted tasks, characterized in that the context of a first interrupted task being executed by the coprocessor is saved only when a second task has to be executed and potentially uses the coprocessor, and in that the context of a first job potentially using the coprocessor and previously interrupted while it was running is restored only if a second job potentially using the coprocessor has been executed.

2. Method according to claim 1, wherein the processor and the coprocessor are arranged according to an ARR architecture.