FR3011677A1 - IMPLEMENTING A BRANCHED BRANCHED SEMICONDUCTOR STRUCTURE HAVING A CONTROLLED LOCATION - Google Patents
IMPLEMENTING A BRANCHED BRANCHED SEMICONDUCTOR STRUCTURE HAVING A CONTROLLED LOCATION Download PDFInfo
- Publication number
- FR3011677A1 FR3011677A1 FR1359667A FR1359667A FR3011677A1 FR 3011677 A1 FR3011677 A1 FR 3011677A1 FR 1359667 A FR1359667 A FR 1359667A FR 1359667 A FR1359667 A FR 1359667A FR 3011677 A1 FR3011677 A1 FR 3011677A1
- Authority
- FR
- France
- Prior art keywords
- wire
- given
- masking
- region
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 230000000873 masking effect Effects 0.000 claims abstract description 133
- 239000003054 catalyst Substances 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 2
- 238000012550 audit Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000002070 nanowire Substances 0.000 description 47
- 241000894007 species Species 0.000 description 28
- 239000000758 substrate Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- ZVJOQYFQSQJDDX-UHFFFAOYSA-N 1,1,2,3,3,4,4,4-octafluorobut-1-ene Chemical compound FC(F)=C(F)C(F)(F)C(F)(F)F ZVJOQYFQSQJDDX-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000635799 Homo sapiens Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Proteins 0.000 description 1
- DKNPRRRKHAEUMW-UHFFFAOYSA-N Iodine aqueous Chemical compound [K+].I[I-]I DKNPRRRKHAEUMW-UHFFFAOYSA-N 0.000 description 1
- 241000282341 Mustela putorius furo Species 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- 102100030852 Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020750 SixGey Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02653—Vapour-liquid-solid growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
- C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
- C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
- C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
- C30B29/62—Whiskers or needles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Nanotechnology (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Micromachines (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Procédé de réalisation d'une structure semi-conductrice à branche semiconductrice ramifiée comprenant des étapes de : - croissance d'au moins un fil (110) semi-conducteur donné, comportant sur un flanc, un résidu (106) dudit catalyseur, - formation d'un masquage (112) recouvrant partiellement ledit flanc dudit fil donné et dévoilant une zone dudit résidu de matériau catalyseur, destinée à servir de zone de croissance d'une branche semi-conductrice secondaire.Process for producing a branched semiconducting branch semiconductor structure comprising steps of: - growth of at least one given semiconductor wire (110), comprising on a sidewall a residue (106) of said catalyst, - formation masking (112) partially overlapping said sidewall of said given wire and revealing an area of said catalyst material residue for use as a growth area of a secondary semiconductor branch.
Description
REALISATION D'UNE STRUCTURE SEMI-CONDUCTRICE A BRANCHES RAMIFIEES AYANT UNE LOCALISATION CONTROLEE DESCRIPTION DOMAINE TECHNIQUE La présente invention a trait à l'élaboration d'une structure semi- conductrice formée de micro-fil(s) et/ou de nano-fil(s) semi-conducteur(s) comportant une portion principale verticale et une branche secondaire. Une telle structure trouve des applications dans la mise en oeuvre de dispositifs électronique(s) et/ou opto-électronique(s) et/ou électro-mécanique(s) et/ou thermoélectrique(s), et/ou de récupération d'énergie. ÉTAT DE LA TECHNIQUE ANTÉRIEURE Actuellement, il existe deux types de procédés de réalisation de fils dans un matériau semi-conducteur : le premier de type communément appelé « bottom up » consiste à faire croitre les fils sur un substrat tandis que le second de type communément appelé « top-down » est réalisée par gravure d'un empilement semi-conducteur.BACKGROUND OF THE INVENTION The present invention relates to the development of a semiconductor structure formed of micro-wire (s) and / or nanowire ( s) a semiconductor (s) having a vertical main portion and a secondary branch. Such a structure has applications in the implementation of electronic (s) and / or opto-electronic (s) and / or electromechanical (s) and / or thermoelectric (s), and / or recovery of energy. STATE OF THE PRIOR ART Currently, there are two types of methods of making wires in a semiconductor material: the first of the type commonly called "bottom up" consists in growing the wires on a substrate while the second type commonly called "top-down" is achieved by etching a semiconductor stack.
Dans le premier cas, les fils sont classiquement réalisés sur le substrat par dissociation chimique de précurseurs gazeux catalysée par des éléments métalliques. On sait ainsi fabriquer des fils de silicium préparés à partir d'un catalyseur tel que l'or et de précurseurs gazeux tels que le silane selon un mécanisme vapeur-liquide-solide.In the first case, the wires are conventionally made on the substrate by chemical dissociation of gaseous precursors catalyzed by metallic elements. It is known to manufacture silicon son prepared from a catalyst such as gold and gaseous precursors such as silane according to a vapor-liquid-solid mechanism.
Le catalyseur métallique peut être sous forme de gouttes déposées sur le substrat. En injectant le gaz précurseur, le fil croit sous une zone de catalyseur métallique et entraîne ce catalyseur avec lui. Une goutte de catalyseur reste ainsi au sommet du fil. Par ailleurs, lors de la croissance catalytique de fils, des résidus de catalyseur métallique peuvent demeurer à la surface sur les flancs ou surfaces latérales du fil.The metal catalyst may be in the form of drops deposited on the substrate. By injecting the precursor gas, the wire increases under a metal catalyst zone and entrains this catalyst with it. A drop of catalyst thus remains at the top of the wire. On the other hand, during the catalytic growth of yarns, metal catalyst residues may remain on the surface of the flanks or lateral surfaces of the yarn.
Le document de Gentile et al., « the growth of simili diameter silicon nanowires to nonotrees » 10P publishing 2008, et le document de Oehler et al., « the morphology of silicon nanowires grown in the presence of trimethylaluminium » 10P publishing 2009, divulguent une réalisation de structures semi-conductrices formées de fils verticaux à branches ramifiées obtenues tout autour du fil par croissance à partir de résidus de catalyseur métallique. Pour la mise en oeuvre de dispositifs électronique(s) et/ou opto- électronique(s) et/ou électro-mécanique, la présence de branches ramifiées tout autour des fils verticaux peut s'avérer néfaste.The document by Gentile et al., "The growth of simili diameter silicon nanowires to nonotere" 10P publishing 2008, and the document by Oehler et al., "The morphology of silicon nanowires grown in the presence of trimethylaluminium" 10P publishing 2009, disclose an embodiment of semiconductor structures formed of vertical wires with branched branches obtained around the wire by growth from metal catalyst residues. For the implementation of electronic (s) and / or optoelectronic (s) and / or electromechanical devices, the presence of branched branches all around the vertical wires may prove to be harmful.
Le document FR 2 964 982 présente une solution pour éliminer les branches secondaires de structures de nanofils verticaux. Elle consiste à faire croitre des branches sacrificielles à base d'un matériau semi-conducteur donné sur un nano-fil vertical à base d'un matériau semi-conducteur différent du matériau semi-conducteur donné et à partir de résidus de catalyseur présents sur la surface du nano-fil. Les branches sacrificielles sont ensuite éliminées par gravure sélective du matériau donné. La présente invention a pour but de réaliser une structure semi- conductrice comportant un fil semi-conducteur vertical doté d'une branche ramifiée, mais dont la localisation est contrôlée. EXPOSÉ DE L'INVENTION La présente invention concerne un procédé de réalisation d'une structure semi-conductrice formée d'au moins un fil semi-conducteur comprenant une ramification sous forme d'une branche semi-conductrice ou d'un fil secondaire semiconducteur. Le procédé comprend des étapes de : a) croissance, à partir d'un catalyseur formé sur un support d'au moins un fil semi-conducteur donné, de sorte que ledit fil comporte, sur un flanc, un résidu dudit catalyseur, b) former un masquage recouvrant partiellement ledit flanc dudit fil donné et dévoilant une zone dudit résidu de matériau catalyseur, c) faire croitre une branche semi-conductrice ou un fil secondaire semiconducteur à partir de ladite zone dévoilée dudit résidu de matériau catalyseur. Le ou les fils réalisés peut ou peuvent être des micro-fils ou des nanofils.Document FR 2 964 982 presents a solution for eliminating the secondary branches of vertical nanowire structures. It consists of growing sacrificial branches based on a given semiconductor material on a vertical nano-wire based on a semiconductor material different from the given semiconductor material and from catalyst residues present on the surface of the nano-wire. The sacrificial branches are then removed by selective etching of the given material. The present invention aims to achieve a semiconductor structure comprising a vertical semiconductor wire with a branched branch, but whose location is controlled. PRESENTATION OF THE INVENTION The present invention relates to a method of producing a semiconductor structure formed of at least one semiconductor wire comprising a branch in the form of a semiconductor branch or a semiconductor secondary wire. The process comprises steps of: a) growing, from a catalyst formed on a support of at least one given semiconductor wire, so that said wire comprises, on a sidewall, a residue of said catalyst, b) forming a masking partially covering said sidewall of said given wire and revealing an area of said catalyst material residue, c) growing a semiconductor branch or a semiconductor secondary wire from said exposed area of said catalyst material residue. The son or son made may or may be micro-son or nanowires.
Le fil semi-conducteur donné s'étend dans une direction donnée réalisant un angle non-nul avec le plan principal du support. On entend par « micro-fil », ici et dans tout le reste du document, un fil dont les dimensions de la section transversale, par exemple le diamètre pour un fil de section transversale circulaire, sont comprises entre environ 1 um et 1 mm.The given semiconductor wire extends in a given direction providing a non-zero angle with the main plane of the support. The term "micro-yarn", here and throughout the rest of the document, means a yarn whose cross-sectional dimensions, for example the diameter for a wire of circular cross-section, are between about 1 μm and 1 mm.
De même, on entend par « nano-fil », un fil dont les dimensions de la section transversale sont comprises entre environ 1 nm et 1 um. Ainsi, selon l'invention, on empêche par le biais du masquage la réalisation de fils semi-conducteurs secondaires ou de branches semi-conductrices secondaires sur une région du flanc ou d'une surface latérale du fil par le biais du masquage, tout en gardant une autre région dudit flanc ou de la face latérale comportant une zone de résidu de catalyseur dévoilée, ce qui permet de réaliser une croissance ultérieure d'un fil semi-conducteur ou d'une branche semi-conductrice qui s'étend dans une direction différente de la direction donnée. Le résidu de matériau catalyseur peut, selon une possibilité de réalisation, être sous forme d'un manchon ou d'un anneau ou d'une couronne autour dudit fil donné et recouvrir partiellement le flanc ou la surface latérale dudit fil donné. En variante, le résidu de matériau catalyseur peut être sous forme d'une gaine recouvrant entièrement le flanc ou la surface latérale dudit fil donné. L'étape b) peut comprendre la réalisation d'une ouverture dudit masquage dévoilant ladite zone dudit résidu de matériau catalyseur. Cette ouverture peut être par exemple sous forme d'une fente verticale réalisée dans ledit masquage, éventuellement sur toute la hauteur du fil. En variante, ladite ouverture est une fenêtre réalisée sur une portion du flanc du fil.Similarly, the term "nano-wire", a wire whose cross sectional dimensions are between about 1 nm and 1 um. Thus, according to the invention, it is prevented by masking the production of secondary semiconductor wires or secondary semiconducting branches on a region of the sidewall or a side surface of the wire by means of masking, while keeping another region of said flank or side face having an uncleaned catalyst residue zone, thereby allowing subsequent growth of a semiconductor wire or a semiconductor branch extending in one direction different from the given direction. The catalyst material residue may, according to one embodiment, be in the form of a sleeve or a ring or a ring around said given wire and partially cover the sidewall or side surface of said given wire. Alternatively, the catalyst material residue may be in the form of a sheath entirely covering the sidewall or lateral surface of said given wire. Step b) may comprise making an opening of said mask revealing said zone of said catalyst material residue. This opening may be for example in the form of a vertical slot made in said masking, possibly over the entire height of the wire. In a variant, said opening is a window made on a portion of the sidewall of the wire.
Selon une possibilité de mise en oeuvre de l'ouverture, celle-ci peut être réalisée à l'étape b) par : - implantation, selon un angle a non-nul par rapport à une normale au plan principal du substrat d'une espèce donnée dans une région donnée dudit masquage, - retrait sélectif de ladite région donnée dudit masquage. Le masquage formé à l'étape b) peut comporter une portion recouvrant une zone résiduelle dudit matériau catalyseur au sommet dudit fil. Le procédé peut alors comprendre en outre, préalablement audit retrait sélectif : une étape d'implantation verticale, à l'aide d'une autre espèce différente de ladite espèce dopante donnée, d'une zone du masquage comprenant ladite portion, ladite portion étant également implantée par ladite espèce donnée lors de ladite implantation inclinée, ledit retrait sélectif étant réalisé par gravure de ladite région donnée dudit masquage sélectivement par rapport à une zone non-implantée du masquage et par rapport à ladite portion implantée à la fois par ladite espèce donnée et ladite autre espèce. Ainsi, l'autre espèce est choisie de manière à rendre insensible ladite portion de masquage à une gravure de ladite région donnée du masquage recouvrant la zone résiduelle de catalyseur au sommet du fil.According to a possibility of implementation of the opening, this can be carried out in step b) by: - implantation, at a non-zero angle with respect to a normal to the main plane of the substrate of a species given in a given region of said masking, - selective removal of said given region of said masking. The masking formed in step b) may comprise a portion covering a residual zone of said catalyst material at the top of said wire. The method may then further comprise, prior to said selective removal: a step of vertical implantation, with the aid of another species different from said given doping species, of a masking zone comprising said portion, said portion also being implanted by said given species during said inclined implantation, said selective removal being carried out by etching said given region of said masking selectively with respect to a non-implanted zone of the masking and with respect to said portion implanted by said given species and said other species. Thus, the other species is chosen so as to render insensitive said masking portion to an etching of said given region of the masking covering the residual area of catalyst at the top of the wire.
Le masquage formé à l'étape b) peut recouvrir une zone résiduelle dudit matériau catalyseur disposée au sommet dudit fil. Dans ce cas, le procédé peut comprendre en outre, préalablement à ladite réalisation de ladite ouverture, des étapes de : - retrait d'une partie supérieure dudit masquage située au sommet dudit fil, de manière à dévoiler ladite zone résiduelle dudit matériau catalyseur, - retrait de ladite zone résiduelle de matériau catalyseur au sommet dudit fil. En peut empêcher ainsi une croissance ultérieure d'une branche secondaire par le sommet du fil. étapes de : 5 Le retrait de ladite partie supérieure du masquage peut comprendre des - implantation verticale d'une partie supérieure du masquage située au sommet dudit fil, - gravure sélective de ladite partie supérieure implantée du masquage vis-à-vis du reste du masquage. Selon une autre possibilité de mise en oeuvre, l'ouverture peut être réalisée à l'étape b) par : - implantation, selon un premier angle al non-nul par rapport à une normale au plan principal dudit support, au moins une première espèce donnée dans une région donnée dudit masquage, implantation, selon un deuxième angle a2 non-nul par rapport à une normale au plan principal dudit support et tel que a2> al au moins une deuxième espèce donnée dans une première zone de ladite région donnée, une deuxième zone de ladite région donnée n'étant pas implantée par de ladite deuxième espèce, - gravure sélective d'une desdites première zone ou deuxième zone de ladite région donnée par rapport à l'autre desdites première ou deuxième zones de ladite région donnée. Pendant la réalisation de ladite ouverture, et en particulier la ou les implantations, des moyens formant un écran peuvent être réalisés sur le support de manière à protéger une autre région de la couche de masquage du faisceau d'implantation qui est incliné par rapport à une normale au plan principal du support. On peut ainsi localiser la ou les implantations sur une région donnée du masquage et pas nécessairement sur toute la hauteur du fil.The masking formed in step b) may cover a residual zone of said catalyst material disposed at the top of said wire. In this case, the method may further comprise, prior to said completion of said opening, steps of: - removal of an upper portion of said masking at the top of said wire, so as to reveal said residual zone of said catalyst material, - removing said residual zone of catalyst material at the top of said wire. This can prevent further growth of a secondary branch by the top of the wire. The removal of said upper part of the masking may comprise vertical implantation of an upper part of the masking situated at the top of said wire, selective etching of said implanted upper part of the masking with respect to the rest of the masking. . According to another possibility of implementation, the opening can be carried out in step b) by: - implantation, at a first angle α non-zero with respect to a normal to the main plane of said support, at least a first species given in a given region of said masking, implantation, according to a second angle a2 non-zero with respect to a normal to the main plane of said support and such that a2> al at least a second species given in a first zone of said given region, a second zone of said given region not being implanted by said second species; selective etching of one of said first zone or second zone of said given region relative to the other of said first or second zones of said given region. During the making of said opening, and in particular the implantation or implantations, means forming a screen can be made on the support so as to protect another region of the masking layer of the implantation beam which is inclined with respect to a normal to the main plane of the support. It is thus possible to locate the implantation or implantations on a given region of the masking and not necessarily on the entire height of the wire.
Avantageusement, l'écran à implantation est réalisé par au moins un fil adjacent audit fil donné. Selon une possibilité, la réalisation du masquage peut comprendre des étapes de : - formation d'une couche de masquage recouvrant ledit fil donné et un ou plusieurs fil(s) adjacent(s), ladite couche de masquage étant formée de manière à combler un espace entre ledit fil donné et le ou les fil(s) adjacent(s), - retrait partiel de ladite couche de masquage de manière à dévoiler une région dudit fil donné, la couche de masquage étant conservée dans ledit espace situé entre ledit fil donné et le ou les fil(s) adjacent(s). Le masquage conservé dans cet espace est destiné à empêcher une réalisation de fils secondaires dans l'espace entre le fil donné et les fils adjacents lors de l'étape c).Advantageously, the implantation screen is made by at least one wire adjacent to said given wire. According to one possibility, the embodiment of the masking may comprise steps of: forming a masking layer covering said given wire and one or more adjacent wire (s), said masking layer being formed so as to fill a space between said given wire and the adjacent wire (s), - partial removal of said masking layer so as to reveal a region of said given wire, the masking layer being kept in said space between said given wire and the adjacent wire (s). The masking retained in this space is intended to prevent a production of secondary son in the space between the given wire and the adjacent son in step c).
Selon une mise en oeuvre particulière, ce retrait partiel peut être réalisé de manière à former une ouverture entre deux fils adjacents dévoilant ledit fil donné. Selon une variante, pour réaliser une ouverture dans le masquage, on peut effectuer des étapes de : réalisation d'une première zone de masquage autour d'une première région dudit fil donné située au niveau de sa partie inférieure, - formation d'une couche sacrificielle donnée sur ladite première zone de masquage, ladite couche sacrificielle étant disposée autour d'une deuxième région dudit fil donné située sur ladite première région, réalisation sur ladite couche sacrificielle d'une deuxième zone de masquage autour d'une troisième région dudit fil donné située au dessus de la deuxième région, - retrait de ladite couche sacrificielle donnée de ladite deuxième région, de manière à former ladite ouverture. Selon cette variante, la réalisation de la première zone de masquage peut comprendre des étapes de : formation d'une couche de masquage sur ledit fil donné, formation d'une autre couche sacrificielle autour de la première région dudit fil donné située au niveau de sa partie inférieure, - retrait partiel de ladite couche de masquage autour de ladite deuxième région et de ladite première région, par gravure jusqu'à ladite autre couche sacrificielle.According to a particular embodiment, this partial withdrawal can be made to form an opening between two adjacent son exposing said given thread. According to a variant, to achieve an opening in the masking, it is possible to perform steps of: producing a first masking zone around a first region of said given wire located at its lower part, - forming a layer sacrificial data given on said first masking zone, said sacrificial layer being arranged around a second region of said given wire located on said first region, realization on said sacrificial layer of a second masking zone around a third region of said given wire located above the second region, - removal of said given sacrificial layer of said second region, so as to form said opening. According to this variant, the production of the first masking zone may comprise steps of: forming a masking layer on said given wire, forming another sacrificial layer around the first region of said given wire located at its lower part, - partial removal of said masking layer around said second region and said first region, by etching to said other sacrificial layer.
BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - les figures 1, 2A-2G, 3A-3G illustrent un premier exemple de procédé de réalisation d'une structure semi-conductrice formée d'un fil doté d'une ramification dans lequel on réalise un masquage sur le fil comportant une fente à travers laquelle on fait croitre un fil secondaire formant une ramification ; - les figures 4, 5A-5E, 6A-6E illustrent un deuxième exemple de procédé de réalisation d'une structure formée d'un fil semi-conducteur doté d'une branche semi-conductrice secondaire dans lequel on réalise un masquage sur le fil doté d'une fenêtre à travers laquelle on peut faire croitre la branche secondaire ; - les figures 7A-7L illustrent un troisième exemple de procédé de réalisation d'une structure de fil semi-conducteur doté d'une ramification dont on contrôle le positionnement par le biais d'un masquage comportant une ouverture localisée sur une région d'un flanc du fil ; - les figures 8A-8B illustrent un quatrième exemple de procédé de réalisation d'une structure semi-conductrice de fil doté d'une ramification ; - les figures 9A-9C et 10A-10B illustrent une variante de procédé de réalisation d'une structure de fil semi-conducteur à branche ramifiée ; - les figures 11A-11F illustrent une variante de procédé de réalisation d'une structure semi-conductrice formée d'un fil doté d'une ramification dans lequel on retire un résidu de catalyseur situé au sommet du fil avant de former une branche secondaire sur le fil ; Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.BRIEF DESCRIPTION OF THE DRAWINGS The present invention will be better understood on reading the description of exemplary embodiments given purely by way of indication and in no way limiting, with reference to the appended drawings in which: FIGS. 1, 2A-2G, 3A-3G illustrate a first example of a method of producing a semiconductor structure formed of a wire with a branch in which is carried out a masking on the wire having a slot through which is grown a secondary wire forming a branch; FIGS. 4, 5A-5E, 6A-6E illustrate a second example of a method of producing a structure formed of a semiconductor wire provided with a secondary semiconducting branch in which a masking is carried out on the wire with a window through which the secondary branch can be grown; FIGS. 7A-7L illustrate a third example of a method for producing a semiconductor wire structure provided with a branching of which the positioning is controlled by means of a masking comprising an opening localized on a region of a flank of the thread; FIGS. 8A-8B illustrate a fourth example of a method for producing a wire semiconductor structure with branching; FIGS. 9A-9C and 10A-10B illustrate a variant of a method for producing a semiconductor branched branch wire structure; FIGS. 11A-11F illustrate a variant of a method for producing a semiconductor structure formed of a wire with a branch in which a catalyst residue is removed at the top of the wire before forming a secondary branch on thread ; Identical, similar or equivalent parts of the different figures described below bear the same numerical references so as to facilitate the passage from one figure to another. The different parts shown in the figures are not necessarily in a uniform scale, to make the figures more readable.
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'une structure semi-conductrice à branches ramifiées va à présent être donné en liaison avec les figures 1, 2A-2F, et 3A-3F (les figures 3A-3F étant représentatives d'une vue de dessus et selon un plan de coupe passant par un axe B'B indiqué sur la figure 2A). Le support 100 de départ du procédé peut être un substrat semi- conducteur, par exemple un substrat en silicium ou un substrat de type semi-conducteur sur isolant, en particulier de type SOI (pour « Silicon On Insulator » c'est-à-dire silicium sur isolant) doté d'une couche supérieure semi-conductrice, qui peut être éventuellement dopée. Ensuite, à partir d'une zone 102 de matériau catalyseur 103, par exemple sous forme d'un plot, ou d'une goutte (figure 1) de matériau métallique tel que par exemple de l'or ou du platine, ou éventuellement du cuivre, ou de l'aluminium, on fait croitre un fil 110 vertical. Par fil « vertical » on entend un fil qui s'étend dans une direction orthogonale ou sensiblement orthogonale par rapport à un plan principal du substrat (le plan principal du substrat étant un plan défini dans toute la présente description comme passant par le substrat et parallèle au plan [0,x,y] du repère orthogonal [0,x,y,z] défini sur la figure 2A). Le fil 110 que l'on forme peut être un nano-fil ou un micro-fil à base d'un matériau semi-conducteur donné, tel que par exemple du silicium, éventuellement dopé, par exemple selon un dopage de type N. La zone 102 de catalyseur 103 peut avoir été obtenue par dépôt pleine plaque, c'est à dire sur toute la surface du substrat, puis par gravure ou par ablation à l'aide par exemple d'un laser afin de définir au moins une zone de catalyseur localisée et disposée à un endroit précis prédéterminé sur la surface du substrat. La croissance du fil est effectuée à l'aide d'un précurseur du matériau semi-conducteur donné, par exemple du silane dans le cas d'un fil 110 de Si. Ce précurseur peut être éventuellement dilué dans un gaz vecteur. La formation du fil 110 se fait sous le catalyseur, de sorte que, pendant sa croissance, le fil 110 entraine le catalyseur sur son sommet c'est-à-dire sur son extrémité libre opposée à celle sur laquelle il repose sur le support 100.The different possibilities (variants and embodiments) must be understood as not being exclusive of each other and can be combined with one another. DETAILED DESCRIPTION OF PARTICULAR EMBODIMENTS An exemplary method for producing a branched-branch semiconductor structure will now be given in conjunction with FIGS. 1, 2A-2F, and 3A-3F (FIGS. 3A-3F being representative of a top view and in a sectional plane passing through a B'B axis indicated in Figure 2A). The starting support 100 of the process may be a semiconductor substrate, for example a silicon substrate or a semiconductor-on-insulator type substrate, in particular of the SOI type (for "Silicon On Insulator", ie ie silicon on insulator) with a semiconductor top layer, which can be optionally doped. Then, from a zone 102 of catalyst material 103, for example in the form of a stud, or a drop (FIG. 1) of metallic material such as, for example, gold or platinum, or possibly copper, or aluminum, we grow a 110 vertical wire. By "vertical" wire is meant a wire that extends in a direction orthogonal or substantially orthogonal to a main plane of the substrate (the main plane of the substrate being a plane defined throughout the present description as passing through the substrate and parallel in the plane [0, x, y] of the orthogonal reference [0, x, y, z] defined in FIG. 2A). The wire 110 that is formed may be a nano-wire or a micro-wire based on a given semiconductor material, such as for example silicon, optionally doped, for example in an N-type doping. zone 102 of catalyst 103 may have been obtained by full-plate deposition, that is to say over the entire surface of the substrate, then by etching or by ablation using, for example, a laser in order to define at least one zone of catalyst located and disposed at a predetermined precise location on the surface of the substrate. The growth of the yarn is carried out using a precursor of the given semiconductor material, for example silane in the case of a wire 110 of Si. This precursor may optionally be diluted in a carrier gas. The formation of the wire 110 is under the catalyst, so that during its growth, the wire 110 entrains the catalyst on its top, that is to say on its free end opposite to that on which it rests on the support 100 .
Le procédé de croissance est établi de sorte qu'au moins une zone de résidu 106 de catalyseur 103 peut être formée sur les flancs du fil 110, c'est à dire sur sa surface latérale qui est parallèle à l'axe de croissance du fil, ici vertical. La présence de ce résidu 106 peut dépendre de la pression partielle de silane et de la température à laquelle la croissance est réalisée comme cela est décrit par exemple dans le document FR 2°931°169. Ce résidu 106 peut être par exemple sous forme d'une couronne, ou d'une portion de couronne, ou d'un anneau, ou d'une portion d'anneau ou d'un manchon, disposé(e) autour du fil 110 et à une hauteur donnée par rapport au support 100 (figures 2A et 3A). Une zone 107 résiduelle de catalyseur 103 sous forme d'une goutte est également présente au sommet du fil 110. On recouvre ensuite le sommet et la paroi latérale ou surface latérale, également appelé « flanc» du fil 110 d'une couche 112 de masquage, par exemple à base de SiGe ou de polySiGe ou d'un empilement formé d'une fine couche de Si02 recouverte d'une couche de polysilicium. Le matériau de la couche de masquage 112 est choisi de préférence de manière à être susceptible d'être gravé de manière sélective vis-à-vis de celui du fil 110 (figures 2B et 3B). Ce masquage 112 est réalisé de manière à recouvrir également le résidu 106 et la goutte résiduelle 107, par exemple par dépôt CVD conforme sur et autour du fil 110, et destiné à empêcher une croissance d'éléments semiconducteurs à partir des zones de la surface du fil 110 qu'il recouvre.The growth process is established so that at least one catalyst residue zone 106 may be formed on the flanks of the wire 110, i.e. on its side surface which is parallel to the yarn growth axis. , here vertical. The presence of this residue 106 may depend on the silane partial pressure and the temperature at which the growth is carried out as described for example in document FR 2 ° 931 ° 169. This residue 106 may for example be in the form of a crown, or a portion of a crown, or a ring, or a portion of a ring or a sleeve, arranged around the wire 110. and at a given height relative to the support 100 (FIGS. 2A and 3A). A residual zone 107 of catalyst 103 in the form of a droplet is also present at the top of the wire 110. The top and the lateral wall or lateral surface, also called the "sidewall" of the wire 110, are then covered with a masking layer 112. for example based on SiGe or polySiGe or a stack formed of a thin layer of SiO 2 coated with a polysilicon layer. The material of the masking layer 112 is preferably selected to be selectively etchable with respect to that of the wire 110 (FIGS. 2B and 3B). This masking 112 is carried out so as to also cover the residue 106 and the residual drop 107, for example by CVD deposition on and around the wire 110, and intended to prevent growth of semiconductor elements from the areas of the surface of the 110 thread it covers.
On effectue un premier dopage localisé de la couche 112 de masquage par implantation à l'aide d'une première espèce. Cette première implantation est effectuée selon un angle incliné a par rapport à une normale fi au plan principal du substrat. Une telle implantation permet de doper une première région 112a seulement de la couche de masquage 112, cette première région 112a ayant la forme d'une bande verticale qui s'étend contre le fil 110. Dans le cas, par exemple, où le masquage 112 est à base de polySi ou de polySiGe, l'implantation peut être réalisée à l'aide de Germanium pour augmenter le ratio de Ge par rapport à celui de Si et passer de SixGey à Six_x,Gey,x. Le dopage peut en variante être réalisé à l'aide de Bore. La région dopée 112a de la couche de masquage 112 ainsi modifiée est susceptible d'être gravée de manière sélective vis-à-vis du matériau semi-conducteur du fil 110 (figures 2C et 3C). Puis, on réalise ensuite un deuxième dopage localisé de la couche 112 de masquage par implantation à l'aide d'une deuxième espèce. Cette deuxième implantation est cette fois verticale, c'est à dire effectuée parallèlement à une normale ii au plan principal du substrat. On implante ainsi à nouveau une portion supérieure 112a2 de la région 112a de la couche de masquage 112 située au sommet du fil 110 et déjà dopée lors de la première implantation. La portion supérieure 112a2 dopée par la première espèce et la deuxième espèce recouvre la goutte résiduelle 107 de catalyseur. Dans le cas, par exemple, où le masquage 112 est à base de polySi, le deuxième dopage peut être réalisé par exemple à l'aide d'atomes d'azote. A l'issue de la deuxième implantation, la couche de masquage 112 peut ainsi comporter une zone 112b non dopée et qui n'a subi de dopage ni lors de la première implantation ni lors de la deuxième implantation. La couche de masquage 112 peut également comporter une région 112a dans laquelle une portion inférieure 112a1 a été dopée par une première espèce lors de la première implantation et n'a pas subi de dopage lors de la deuxième implantation, ainsi qu'une portion 112a2 ayant été dopée par une première espèce lors de la première implantation et par une deuxième espèce lors de la deuxième implantation. De par la transformation qu'elle a subie, la portion 112a1 de la région 112a qui a été dopée par la première espèce, est susceptible d'être gravée sélectivement par rapport à la fois à la portion 112a2 de la région 112a dopée par la première espèce et la deuxième espèce et par rapport à la zone 112b de la couche 112 de masquage non dopée qui a été gardée intacte lors de la première implantation et de la deuxième implantation.A first localized doping of the masking layer 112 by implantation is carried out using a first species. This first implantation is performed at an angle inclined with respect to a normal fi to the main plane of the substrate. Such an implantation makes it possible to dope a first region 112a only of the masking layer 112, this first region 112a having the shape of a vertical band which extends against the wire 110. In the case, for example, where the masking 112 is based on polySi or polySiGe, the implantation can be performed using Germanium to increase the ratio of Ge compared to that of Si and go from SixGey to Six_x, Gey, x. Doping can alternatively be carried out using Boron. The doped region 112a of the masking layer 112 thus modified is capable of being etched selectively with respect to the semiconductor material of the wire 110 (FIGS. 2C and 3C). Then, a second localized doping of the masking layer 112 by implantation is then performed using a second species. This second implantation is this time vertical, that is to say performed parallel to a normal ii to the main plane of the substrate. Thus again an upper portion 112a2 of the region 112a of the masking layer 112 located at the top of the wire 110 and already doped during the first implantation is implanted again. The upper portion 112a2 doped with the first species and the second species covers the residual drop 107 of catalyst. In the case, for example, where the masking 112 is based on polySi, the second doping can be carried out for example using nitrogen atoms. At the end of the second implantation, the masking layer 112 may thus comprise an undoped zone 112b which has not been doped either during the first implantation or during the second implantation. The masking layer 112 may also comprise a region 112a in which a lower portion 112a1 has been doped by a first species during the first implantation and has not been doped during the second implantation, as well as a portion 112a2 having doped by a first species during the first implantation and by a second species during the second implantation. By the transformation that it has undergone, the portion 112a1 of the region 112a which has been doped by the first species, is capable of being etched selectively with respect to both the portion 112a2 of the region 112a doped by the first species and the second species and with respect to the zone 112b of the undoped masking layer 112 which has been kept intact during the first implantation and the second implantation.
On effectue ainsi un retrait de la portion 112a1 dopée une seule fois, par gravure sélective vis-à-vis du reste du masquage 112. Cette gravure peut être, par exemple, une gravure humide réalisée à l'aide de KOH dans le cas où le dopage de la portion 112a1 a été réalisé à l'aide de Bore. Cette gravure peut, selon un autre exemple, avoir été réalisée à l'aide d'un plasma HCI dans le cas où le dopage de la portion 112a1 a été réalisé à l'aide de Germanium. On réalise ainsi une ouverture 116 dans la couche de masquage 112 sous forme d'une fente ou d'une tranchée, qui s'étend dans une direction verticale dans la couche 112 de masquage de la base du fil jusqu'au sommet du fil recouvert par la goutte 107 résiduelle elle même protégée par la portion 112a2 résiduelle de la couche de masquage 112 (figures 2D et 3D). Cette ouverture 116 peut être réalisée avec une dimension critique dc (définie ici comme la plus petite dimension de l'ouverture mesurée dans un plan [0,x,y] sur la figure 3D) comprise par exemple entre 0.7D et 0.9D (avec D le diamètre du nanofil ou dimension critique du nanofil mesurée dans un plan [0,x,y] sur la figure 3D). L'ouverture 116 réalisée dans le masquage 112 permet de dévoiler une zone donnée du résidu 106 de catalyseur tandis qu'une portion restante de ce résidu 106 et la goutte 107 de catalyseur 103 au sommet du fil 110 sont recouverts par la couche de masquage 112.Thus, removal of the portion 112a1 doped once, by selective etching vis-à-vis the rest of the masking 112. This etching can be, for example, a wet etching carried out with KOH in the case where the doping of the portion 112a1 was carried out using Boron. This etching may, according to another example, have been carried out using an HCI plasma in the case where the doping of the portion 112a1 was performed using Germanium. An opening 116 is thus made in the masking layer 112 in the form of a slot or a trench, which extends in a vertical direction in the masking layer 112 from the base of the wire to the top of the covered wire. by the residual drop 107 itself protected by the residual portion 112a2 of the masking layer 112 (Figures 2D and 3D). This opening 116 can be made with a critical dimension dc (defined here as the smallest dimension of the opening measured in a plane [0, x, y] in FIG. 3D), for example between 0.7D and 0.9D (with D the diameter of the nanowire or critical dimension of the nanowire measured in a plane [0, x, y] in FIG. 3D). The opening 116 made in the mask 112 makes it possible to reveal a given zone of the catalyst residue 106 while a remaining portion of this residue 106 and the catalyst drop 107 at the top of the wire 110 are covered by the masking layer 112. .
On réalise ensuite (figures 2E et 3E) une croissance d'une branche 120 ou d'un fil dit « secondaire » 120 sur le fil 110. Cette croissance est réalisée dans une direction réalisant un angle 0 non-nul par rapport à la direction dans laquelle s'étend le fil 110. Cet angle 0 peut dépendre notamment de l'orientation cristalline du matériau semiconducteur du fil 110, du diamètre du fil 110, de celui de la branche secondaire.Then (FIGS. 2E and 3E) a growth of a branch 120 or a so-called "secondary" thread 120 is carried out on the wire 110. This growth is carried out in a direction that achieves a non-zero angle θ with respect to the direction in which the wire 110 extends. This angle O may depend in particular on the crystalline orientation of the semiconductor material of the wire 110, the diameter of the wire 110, that of the secondary branch.
De par la présence du masquage 112 et la dimension dc de l'ouverture 106 réalisée dans ce dernier, la croissance de la branche ou du fil secondaire est limitée à un plan parallèle au plan [0,x,z], qui passe par le fil 110 et est orthogonal au plan principal du substrat. On contrôle ainsi le positionnement de la branche secondaire 120. On peut ensuite retirer les parties restantes du masquage 112 sur le fil par gravure sélective. Cette gravure sélective peut être réalisée par exemple à l'aide d'une gravure plasma isotrope lorsque le masquage est en polySi et que le fil est à base de Si par exemple à l'aide d'un plasma à base de Hcl (figures 2F et 3F). Le fil 110 et une branche 120 ou un fil 120 secondaire ont ainsi été réalisé(e)s forment une structure semi-conductrice à branche ramifiée dont la localisation est contrôlée. Une variante de l'exemple de procédé de réalisation qui vient d'être décrit, va à présent être donnée en liaison avec les figures 4, 5A-5E, 6A-6E (illustrant une vue de dessus et selon un plan de coupe orthogonal au plan des figures et passant par un axe B'B indiqué sur la figure 5A).By the presence of the masking 112 and the dimension dc of the opening 106 made in the latter, the growth of the branch or secondary wire is limited to a plane parallel to the plane [0, x, z], which passes through the wire 110 and is orthogonal to the main plane of the substrate. This controls the positioning of the secondary branch 120. The remaining portions of the masking 112 can then be removed from the wire by selective etching. This selective etching can be carried out for example by means of an isotropic plasma etching when the masking is in polySi and the wire is based on Si for example using a plasma based on Hcl (FIGS. 2F and 3F). The wire 110 and a branch 120 or a secondary wire 120 have thus been made (e) s form a semi-conductor branch branch structure whose location is controlled. A variant of the exemplary embodiment which has just been described, will now be given in conjunction with FIGS. 4, 5A-5E, 6A-6E (illustrating a view from above and according to a sectional plane orthogonal to the plane of the figures and passing through a B'B axis indicated in Figure 5A).
On forme tout d'abord plusieurs zones 202a, 202b de matériau catalyseur 203, espacées entre elles selon une distance A déterminée sur le substrat 100. Les zones 202a, 202b peuvent être formées par exemple par ablation laser ou par définition d'un masquage 201 comportant des trous espacés entre eux selon la distance A et dans lesquels les zones de catalyseur sont disposées.Firstly, several zones 202a, 202b of catalyst material 203 are formed, spaced apart by a distance A determined on the substrate 100. The zones 202a, 202b may be formed for example by laser ablation or by definition of a masking 201 having holes spaced apart by distance A and in which the catalyst zones are arranged.
Puis, on réalise une croissance de fils 210a, 210b, par exemple par une technique de dépôt de type CVD. Les fils 210a, 210b sont, dans cet exemple, réalisés de sorte qu'ils entrainent le catalyseur sur leurs sommets respectifs et comportent des zones de résidu 206 de catalyseur 203 formant une gaine autour des fils 210a, 210b, qui peut être éventuellement répartie sur toute la hauteur du fil (figures 5A et 6A). Pour cela on peut effectuer une croissance par exemple sans chlorure d'hydrogène, et par exemple telle que décrite dans le document « The effects of HC1 on silicon nanowire growth: surface chlorination and existence of a diffusion-limited minimum diameter », Oehler, Gentile, Baron and Ferret, Nanotechnology 20 (2009) 475307. Ensuite, on forme une couche 212 de masquage, par exemple à base de silicium de manière à recouvrir les fils 210a, 210b selon une épaisseur conforme (figures 5B et 6B). On réalise ensuite (figures 5C et 6C) une première implantation inclinée i.e. à l'aide d'un faisceau 215 d'ions incliné selon un premier angle al par rapport à une normale ff au plan principal du substrat 100. Cette implantation permet de modifier localement la nature d'une première région 212a de la couche de masquage 212 située d'un côté des fils 210a, 210b au niveau de la partie supérieure des fils 210a, 210b. Des zones de la couche de masquage 212 situées de l'autre côté des fils et au niveau de la partie inférieure ou au pied des fils 210a, 210b ne sont quant elle pas implantées. Le faisceau 215 peut être par exemple formé de particules de Germanium dans le cas où la couche de masquage 212 est à base de silicium. L'espacement entre les fils 210a, 210b, qui peut être de l'ordre de la distance A et l'angle d'implantation al sont prévus de sorte que, lors de la première implantation, un fil adjacent ou voisin 210b éloigné d'une distance A d'un fil donné forme des moyens de protection de la base dudit fil donné 210a vis-à-vis du faisceau d'implantation 215 incliné. Ainsi, une zone 212b située au pied ou au niveau de la partie inférieure du fil donné 210a est protégée par un fil 210b adjacent qui forme un écran au faisceau 215, cette zone 212b n'étant ainsi pas implantée. Puis (figures 5D, 6D) on effectue une deuxième implantation inclinée i.e. à l'aide d'un deuxième faisceau 225 réalisant un deuxième angle a2 par rapport à une normale ii. au plan principal du substrat 100. L'angle a2 du deuxième faisceau 225 avec lequel on dope les fils 210a, 210b lors de la deuxième implantation peut être prévu supérieur à celui al de la première implantation à faisceau incliné. L'angle a2 peut être prévu par exemple supérieur à 45°, tandis que l'angle al peut être prévu par exemple entre 5° et 10°. La deuxième implantation peut être réalisée avec une espèce ionique différente de celle de la première implantation. Le deuxième faisceau 225, peut être par exemple un faisceau d'ions azote dans le cas où la couche de masquage est à base de silicium. Par cette deuxième implantation, on modifie localement la nature d'une portion supérieure 212a2 de la région 212a de la couche de masquage 212 située au niveau de la partie supérieure des fils 210a, 210b, et qui a été implantée lors de la première implantation.Then, son growth 210a, 210b is achieved, for example by a CVD type deposition technique. The wires 210a, 210b are, in this example, made so that they entrain the catalyst on their respective tops and have catalyst residue zones 203 of 203 forming a sheath around the wires 210a, 210b, which can be optionally distributed over the entire height of the wire (FIGS. 5A and 6A). For this purpose, it is possible to carry out a growth, for example, without hydrogen chloride, and for example as described in the document "The effects of HC1 on silicon nanowire growth: surface chlorination and existence of a diffusion-limited minimum diameter", Oehler, Gentile , Baron and Ferret, Nanotechnology 20 (2009) 475307. Subsequently, a masking layer 212, for example based on silicon, is formed so as to cover the wires 210a, 210b according to a corresponding thickness (FIGS. 5B and 6B). A first inclined implantation is then carried out (FIGS. 5C and 6C) ie with the aid of an ion beam 215 inclined at a first angle α with respect to a normal ff at the main plane of the substrate 100. This implantation makes it possible to modify locally the nature of a first region 212a of the masking layer 212 located on one side of the son 210a, 210b at the top of the son 210a, 210b. Areas of the masking layer 212 located on the other side of the son and at the bottom or bottom of the son 210a, 210b are not implemented. The beam 215 may for example be formed of Germanium particles in the case where the masking layer 212 is based on silicon. The spacing between the wires 210a, 210b, which may be of the order of the distance A and the angle of implantation α1 are provided so that, during the first implantation, an adjacent or neighboring wire 210b away from a distance A of a given wire forms means for protecting the base of said given wire 210a with respect to the inclined implantation beam 215. Thus, a zone 212b located at the foot or at the bottom of the given wire 210a is protected by an adjacent wire 210b which forms a screen to the beam 215, this area 212b thus not being implanted. Then (FIGS. 5D, 6D) a second inclined implantation i.e. is performed using a second beam 225 producing a second angle a2 with respect to a normal ii. at the main plane of the substrate 100. The angle a2 of the second beam 225 with which the son 210a, 210b are doped during the second implantation may be provided greater than that of the first inclined beam implantation. The angle a2 may be provided for example greater than 45 °, while the angle a1 may be provided for example between 5 ° and 10 °. The second implantation can be performed with an ionic species different from that of the first implantation. The second beam 225 may be, for example, a nitrogen ion beam in the case where the masking layer is based on silicon. By this second implantation, the nature of an upper portion 212a2 of the region 212a of the masking layer 212 located at the upper part of the wires 210a, 210b, which has been implanted during the first implantation, is locally modified.
L'espacement entre les fils 210a, 210b, et l'angle d'implantation a2 sont prévus de sorte que lors de cette deuxième implantation, la portion supérieure 212a2 de la région 212a de la couche de masquage 212 recouvrant le fil donné 210a est dopée, tandis qu'une portion inférieure 212a1 de la région 212a de la couche de masquage 212 n'est pas implantée. Cette portion inférieure 212a1 de la couche 212 recouvrant le fil donné 210a est protégée par un fil voisin 210b qui forme alors une protection ou un écran au faisceau d'ions. A l'issue de la deuxième implantation, la couche de masquage 212 peut ainsi comporter une zone 212b qui n'a subi de dopage ni lors de la première implantation ni lors de la deuxième implantation. La couche de masquage 212 peut également comporter une région 212a dans laquelle une portion inférieure 212a1 a été dopée par une première espèce lors de la première implantation et n'a pas subi de dopage lors de la deuxième implantation, ainsi qu'une portion supérieure 212a2 ayant été dopée par une première espèce lors de la première implantation et par une deuxième espèce lors de la deuxième implantation. De par les transformations qu'elle a subies, on peut graver la portion inférieure 212a1 de la région 212a qui a été dopée par la première espèce, sélectivement par rapport à la fois à la portion supérieure 212a2 de la région 212a dopée par la première espèce et la deuxième espèce et par rapport à la zone 212b de la couche 212 de masquage qui n'a été dopée ni par la première implantation, ni par la deuxième implantation. Un procédé humide par exemple à l'aide de KOH ou un plasma, par exemple à base de HCI peuvent être utilisés. Par gravure, on forme alors une ouverture 216 ayant la forme d'une fenêtre, qui peut être éventuellement rectangulaire et s'étend sur une partie seulement de la hauteur du fil 210a ainsi que sur une partie du pourtour du fil 210a. L'ouverture 216 dévoile une région du nano-fil 210a recouverte d'un résidu 206 de catalyseur. Cette région de résidu 206 de catalyseur constitue une zone potentielle de croissance pour un fil semi-conducteur secondaire ou une branche semi- conductrice secondaire, tandis que le reste du résidu 206 entourant le nano-fil est protégé par la couche 212 formant un masque de croissance empêchant une éventuelle croissance de fil semi-conducteur secondaire. La largeur ou dimension critique dc, la hauteur H, et la forme de l'ouverture 216 peuvent être ajustées par réglage des angles al, a2, et de l'espacement A prévu entre les fils 210a et 210b. De par la présence de la couche de masquage 212 et les dimensions de l'ouverture 206, les zones de croissances potentielles sur le fil 110b sont délimitées. On peut effectuer ensuite une croissance d'un fil secondaire 220a semi- conducteur ou une portion secondaire 220a semi-conductrice de fil, ou une branche secondaire semi-conductrice 220a de fil, à partir de la région de résidu 206 dévoilée par l'ouverture 206 en forme de fenêtre (figures 5E, 6E). Un autre exemple de procédé de réalisation d'une structure semiconductrice est illustré sur les figures 7A-7L. Sur un support 100 on forme tout d'abord des fils 310a, 310b, 310c semi-conducteurs verticaux recouverts sur leurs flancs de résidu 306 de matériau catalyseur 303. L'espacement ou l'écart entre deux fils adjacents ou voisins peut être variable. Ainsi, sur la figure 7A, des fils adjacents 310b et 310c sont séparés d'une distance A1 plus faible que la distance A2 entre les fils 310b et 310a voisins. Ensuite, on forme une couche 312 de masquage, par exemple à base de 5i02, par dépôt conforme sur les fils 310a, 310b, 310c (figure 7B). Puis, on dépose une couche sacrificielle 313 à base d'un matériau susceptible d'être gravé de manière sélective vis-à-vis de celui de la couche de masquage 312 et qui peut éventuellement combler d'éventuels espaces entre les fils 310a, 310b.The spacing between the wires 210a, 210b, and the implantation angle a2 are provided so that during this second implantation, the upper portion 212a2 of the region 212a of the masking layer 212 covering the given wire 210a is doped. while a lower portion 212a1 of the region 212a of the masking layer 212 is not implanted. This lower portion 212a1 of the layer 212 covering the given wire 210a is protected by a neighboring wire 210b which then forms a protection or an ion beam screen. At the end of the second implantation, the masking layer 212 may thus comprise a zone 212b that has not been doped either during the first implantation or during the second implantation. The masking layer 212 may also comprise a region 212a in which a lower portion 212a1 has been doped by a first species during the first implantation and has not been doped during the second implantation, as well as an upper portion 212a2. having been doped by a first species during the first implantation and by a second species during the second implantation. By the transformations it has undergone, it is possible to engrave the lower portion 212a1 of the region 212a which has been doped with the first species, selectively with respect to both the upper portion 212a2 of the region 212a doped with the first species and the second species and with respect to the zone 212b of the masking layer 212 which has not been doped by either the first implantation or the second implantation. A wet process for example using KOH or a plasma, for example based on HCl may be used. By etching, an opening 216 is formed in the form of a window, which may optionally be rectangular, and extends over only a portion of the height of the wire 210a as well as over part of the periphery of the wire 210a. The opening 216 reveals a region of the nano-wire 210a covered with a catalyst residue 206. This catalyst residue region 206 constitutes a potential growth zone for a secondary semiconductor wire or a secondary semiconductor branch, while the remainder of the residue 206 surrounding the nanowire is protected by the mask layer 212. growth preventing a possible growth of secondary semiconductor wire. The critical width or dimension dc, the height H, and the shape of the aperture 216 may be adjusted by adjusting the angles α1, α2, and the spacing A provided between the wires 210a and 210b. By the presence of the masking layer 212 and the dimensions of the opening 206, the potential growth areas on the wire 110b are delimited. It is then possible to grow a semiautomatic secondary wire 220a or a wire semi-conductor secondary portion 220a, or a wire semi-conductor secondary branch 220a, from the residue region 206 unveiled by the opening. 206 in the form of a window (FIGS. 5E, 6E). Another example of a method for producing a semiconductor structure is illustrated in FIGS. 7A-7L. On a support 100 firstly formed son 310a, 310b, 310c vertical semi-conductors covered on their sides with residue 306 of catalyst material 303. The spacing or the gap between two adjacent or adjacent son may be variable. Thus, in FIG. 7A, adjacent wires 310b and 310c are separated by a distance A1 smaller than the distance A2 between neighboring wires 310b and 310a. Then, a masking layer 312, for example based on 5iO 2, is formed by conformal deposition on the wires 310a, 310b, 310c (FIG. 7B). Then, a sacrificial layer 313 is deposited, based on a material that can be etched selectively with respect to that of the masking layer 312, and which may possibly fill any gaps between the wires 310a, 310b. .
Sur la figure 7C, la couche sacrificielle 313 est formée de manière à recouvrir et entourer le fil 310a. On effectue ensuite une gravure partielle de la couche sacrificielle 313 de manière à retirer une épaisseur de cette dernière. Cette gravure partielle peut être isotrope et réalisée par exemple à l'aide d'un plasma de type SF6 (hexafluorure de soufre).In Fig. 7C, the sacrificial layer 313 is formed to cover and surround the wire 310a. Partial etching of the sacrificial layer 313 is then performed so as to remove a thickness of the latter. This partial etching may be isotropic and carried out for example using a SF6 type plasma (sulfur hexafluoride).
Sur la figure 7D, la couche sacrificielle 313 est retirée dans une région située autour de la partie supérieure des fils 310a, 310b, 310c tandis qu'une épaisseur de la couche sacrificielle 313 est conservée dans une autre région située autour de la base ou de la partie inférieure des fils 310a, 310b, 310c. Une zone 312a de la couche de masquage 312 située dans la première région au niveau de la partie supérieure des fils 310a, 310b, 310c est ainsi dévoilée, tandis qu'une autre zone 312b de la couche de masquage 312 située autour de la partie inférieure des fils 310a, 310b, 310c est recouverte et protégée par la couche sacrificielle 313. On effectue ensuite un retrait de la zone 312a de la couche de masquage 312 qui n'est pas recouverte par la couche sacrificielle 313, de manière à dévoiler la partie supérieure du fil 310a (figure 7E). Ce retrait peut être réalisé par gravure sélective du matériau de la couche de masquage 312 vis-à-vis de celui de la couche sacrificielle 313, par exemple par gravure isotrope à l'aide de CF4-02 ou C4F8 (octafluorobutène).In Fig. 7D, the sacrificial layer 313 is removed in a region around the upper portion of the wires 310a, 310b, 310c while a thickness of the sacrificial layer 313 is maintained in another region around the base or the lower part of the wires 310a, 310b, 310c. An area 312a of the masking layer 312 located in the first region at the top of the son 310a, 310b, 310c is thus unveiled, while another area 312b of the masking layer 312 located around the lower part son 310a, 310b, 310c is covered and protected by the sacrificial layer 313. Then the zone 312a is removed from the masking layer 312 which is not covered by the sacrificial layer 313, so as to reveal the portion upper wire 310a (Figure 7E). This shrinkage can be achieved by selective etching of the material of the masking layer 312 vis-à-vis that of the sacrificial layer 313, for example by isotropic etching using CF4-02 or C4F8 (octafluorobutene).
Le retrait peut être réalisé jusqu'au niveau de l'épaisseur restante de la couche sacrificielle 313, de manière à conserver la zone 312b de la couche de masquage 312. Puis, on forme une deuxième couche sacrificielle 314 à base d'un matériau susceptible d'être gravé de manière sélective vis-à-vis de celui de la couche de masquage 312, par exemple du polySiGe. Sur la figure 7F, La deuxième couche sacrificielle 314 est déposée autour de la partie supérieure dévoilée des fils 310a, 310b, 310c, et les recouvre. On peut alors effectuer ensuite une gravure partielle de la deuxième couche sacrificielle 314 de manière à retirer une épaisseur de cette dernière. Sur la figure 7G, Le retrait partiel de la deuxième couche sacrificielle 314 permet de dévoiler le sommet du fil 310a, tandis qu'une épaisseur de la deuxième couche sacrificielle 314 est conservée autour de la partie supérieure de ce dernier. Puis, on forme une deuxième couche de masquage 322, par exemple à base de 5i02 ou de nitrure de silicium, au sommet des fils 310a, 310b, 310c. La deuxième couche de masquage 322 peut être réalisée par exemple par dépôt de type ALD (« Atomic Layer Deposition ») ou CVD et recouvre les fils 310a, 310b, 310c ainsi que la portion restante de la deuxième couche sacrificielle 314 (figure 7H). On forme ensuite des blocs dans la deuxième couche de masquage 322, par exemple par gravure anisotrope. La gravure peut être réalisée par exemple à l'aide de CF4 (tétrafluorométhane) et/ou CHF3(trifluorométhane). Sur la figure 71, des blocs 322a, 322b de la deuxième couche de masquage 322 sont disposés respectivement au sommet du fil 310a et des fils 310b, 310c. On effectue ensuite (figure 7J) un retrait sélectif de la portion restante de la deuxième couche sacrificielle 314. Ce retrait permet de former des ouvertures 316 qui sont délimitées entre les blocs 322a, 322b de la deuxième couche de masquage 322 et des zones 312b restantes de la première couche de masquage 312 entourant la base des fils 310a, 310b. Les ouvertures 316 ont ainsi une hauteur H (mesurée dans une direction orthogonale au plan [0,x,y] donné sur la figure 7J) qui peut être aisément ajustée en fonction de l'épaisseur de la couche sacrificielle 314 sur laquelle les blocs 322a, 322b sont formés. Puis (figure 7K), on réalise une gravure sélective de la portion restante de la première couche sacrificielle 313 située à la base ou au niveau de la partie inférieure des fils 310a, 310b, 310c, par exemple à l'aide de SF6. Cette gravure sélective peut être en particulier une gravure anisotrope. Avec une gravure fortement anisotrope, les blocs 322a et 322b peuvent être affinés. Sur la figure 7K, les ouvertures 316 dévoilent une région des fils 310a, 310b, 310c entourée de résidu 306 de catalyseur 303. Cette région peut servir de base à une croissance d'une branche secondaire pour les fils 310a, 310b, 310c (figure 7L). On empêche une croissance sur les autres régions du fil 310a qui sont recouvertes par le motif 322a du deuxième masquage et le premier masquage 312b. Un autre exemple de procédé est donné sur les figures 8A-8B. Sur des nano-fils 410a, 410b, verticaux (i.e. dont la direction d'allongement est parallèle à l'axe z sur la figure 8A) espacés entre eux d'une distance A prédéterminée, on forme une couche de masquage 412, par exemple à base de 5i02.The shrinkage can be carried out up to the level of the remaining thickness of the sacrificial layer 313, so as to preserve the zone 312b of the masking layer 312. Then, a second sacrificial layer 314 is formed based on a material capable of to be etched selectively vis-à-vis that of the masking layer 312, for example polySiGe. In FIG. 7F, the second sacrificial layer 314 is deposited around the exposed upper part of the wires 310a, 310b, 310c, and covers them. It is then possible to perform a partial etching of the second sacrificial layer 314 so as to remove a thickness of the latter. In FIG. 7G, the partial removal of the second sacrificial layer 314 makes it possible to reveal the top of the wire 310a, whereas a thickness of the second sacrificial layer 314 is conserved around the upper part of the latter. Then, forming a second masking layer 322, for example based on 5iO 2 or silicon nitride, at the top of the son 310a, 310b, 310c. The second masking layer 322 may be made for example by ALD ("Atomic Layer Deposition") or CVD deposition and covers the son 310a, 310b, 310c as well as the remaining portion of the second sacrificial layer 314 (FIG. 7H). Blocks are then formed in the second masking layer 322, for example by anisotropic etching. The etching may be carried out for example using CF4 (tetrafluoromethane) and / or CHF3 (trifluoromethane). In FIG. 71, blocks 322a, 322b of the second masking layer 322 are respectively disposed at the top of the wire 310a and the wires 310b, 310c. Then (FIG. 7J) a selective removal of the remaining portion of the second sacrificial layer 314 is carried out. This withdrawal makes it possible to form openings 316 which are delimited between the blocks 322a, 322b of the second masking layer 322 and the remaining zones 312b. the first masking layer 312 surrounding the base of the wires 310a, 310b. The openings 316 thus have a height H (measured in a direction orthogonal to the [0, x, y] plane given in FIG. 7J) which can be easily adjusted as a function of the thickness of the sacrificial layer 314 on which the blocks 322a , 322b are formed. Then (FIG. 7K), a selective etching of the remaining portion of the first sacrificial layer 313 located at the base or at the bottom of the wires 310a, 310b, 310c, for example using SF6. This selective etching can be in particular an anisotropic etching. With a strongly anisotropic etching, blocks 322a and 322b can be refined. In FIG. 7K, the openings 316 reveal a region of the wires 310a, 310b, 310c surrounded by the residue 306 of the catalyst 303. This region can serve as a basis for the growth of a secondary branch for the wires 310a, 310b, 310c (FIG. 7L). Growth is prevented on the other regions of the wire 310a which are covered by the pattern 322a of the second mask and the first mask 312b. Another example of a method is given in FIGS. 8A-8B. On nano-wires 410a, 410b, vertical (ie whose elongation direction is parallel to the axis z in FIG. 8A) spaced apart by a predetermined distance A, a masking layer 412 is formed, for example based on 5i02.
La couche de masquage 412 peut être réalisée par dépôt de type conforme permettant de recouvrir l'ensemble des nano-fils 410a, 410b et les interstices entre les nano-fils 410a, 410b. L'épaisseur e (mesurée dans le plan [0,x,y] sur la figure 8A) de la couche de masquage 412 contre la surface latérale des nano-fils 410a, 410b est prévue en fonction de la distance A (mesurée dans le plan [0,x,y] sur la figure 8A) séparant les nano-fils 410a, 410b. Cette épaisseur est choisie de préférence supérieure à A/2. Sur la figure 8A, le nano-fil 410a comporte une zone de résidu 406 de catalyseur 403 sur sa surface latérale, c'est-à-dire sur la surface qui s'étend entre son sommet et sa base, parallèlement à la direction d'allongement du nano-fil. La zone de résidu 406 peut être sous forme d'un anneau ou d'une couronne localisée à une hauteur h (mesurée selon l'axe z sur la figure 8A). Dans un cas par exemple où la croissance des nano-fils 410a, 410b, est réalisée en présence de chlorure d'hydrogène, on peut moduler la localisation de la zone de résidu 406 en faisant varier la quantité présente de chlorure d'hydrogène en phase gazeuse pendant la croissance. La zone de résidu 406 est recouverte par la couche de masquage 412 formant un bloc recouvrant l'ensemble des nano-fils 410a, 410b. On effectue ensuite une gravure isotrope de la couche de masquage 412, de manière à retirer cette dernière dans une région autour des nano-fils 410a, 410b, tandis que, du fait de l'écartement A entre les nanofils 410a, 410b, la couche de masquage 412 est conservée dans une région située entre les nano-fils 410a, 410b. La région dévoilée des nano-fils 410a, 410b comporte une zone du résidu 406 de catalyseur qui peut servir de base à une croissance d'une branche semi-conductrice secondaire. Une autre zone du résidu 406 de catalyseur 403 est quant à elle toujours recouverte par la couche de masquage 412. On empêche ainsi à une éventuelle branche semi-conductrice secondaire de croitre sur cette autre zone (figure 8B). Une variante de réalisation de l'exemple de procédé précédemment décrit est donnée sur les figures 9A-9C (représentatives d'une vue de dessus) et 10A-10B (représentatives d'une vue selon une coupe C'C indiquée sur les figures 9A-9B).The masking layer 412 can be made by conformal deposition for covering all the nano-son 410a, 410b and the interstices between the nano-son 410a, 410b. The thickness e (measured in the plane [0, x, y] in FIG. 8A) of the masking layer 412 against the lateral surface of the nanowires 410a, 410b is provided as a function of the distance A (measured in FIG. plane [0, x, y] in FIG. 8A) separating the nano-wires 410a, 410b. This thickness is preferably chosen greater than A / 2. In FIG. 8A, the nano-wire 410a has a catalyst residue zone 406 403 on its lateral surface, that is to say on the surface which extends between its top and its base, parallel to the direction of elongation of the nano-wire. The residue zone 406 may be in the form of a ring or ring located at a height h (measured along the z-axis in FIG. 8A). In a case, for example, where the growth of the nano-wires 410a, 410b is carried out in the presence of hydrogen chloride, it is possible to modulate the location of the residue zone 406 by varying the amount of hydrogen chloride present in the phase gas during growth. The residue zone 406 is covered by the masking layer 412 forming a block covering all the nano-wires 410a, 410b. An isotropic etching of the masking layer 412 is then carried out, so as to remove the latter in a region around the nano-wires 410a, 410b, whereas, because of the spacing A between the nanowires 410a, 410b, the layer 412 is retained in a region between the nano-wires 410a, 410b. The exposed region of the nano-wires 410a, 410b includes a zone of the catalyst residue 406 which can serve as a basis for growth of a secondary semiconductor branch. Another zone of the catalyst residue 406 403 is always covered by the masking layer 412. This prevents any secondary semiconductor branch from growing on this other zone (FIG. 8B). An alternative embodiment of the previously described method example is given in FIGS. 9A-9C (representative of a view from above) and 10A-10B (representative of a view in a section C'C indicated in FIGS. 9A -9B).
Un nano-fil 510a comportant un résidu 506 de matériau 503 catalyseur est disposé au centre d'une pluralité de nanofils 510b, 510c, 510d, 510e, 510f, 510h. Les nanofils 510b, 510c, 510d, 510e, 510f, 510h sont espacés entre eux selon un pas donné, qui peut être variable entre deux nano-fils adjacents et sont disposés à une distance D donnée du nano-fil 210a central entouré par la pluralité de nanofils 510b, 510c, 510d, 510e, 510f, 510h. Dans l'exemple de la figure 9A, deux nano-fils 510d, 510e sont espacés selon une distance A2 supérieure à D et à celle A1 séparant deux à deux les autres nanofils de la pluralité de nanofils 510b, 510c, 510d, 510e, 510f, 510h entourant le nano-fil central 510a, A1 étant inférieure à D. Une couche de masquage 512 est tout alors déposée (figures 9B et 10A) de manière conforme sur l'ensemble des nanofils 510a, 510b, 510c, 510d, 510e, 510f, 510h de façon à recouvrir l'ensemble des nano-fils 510a, 510b, 510c, 510d, 510e, 510f, 510h et combler les espaces entre le nano-fil central 510a et les nano-fils 510b, 510c, 510d, 510e, 510f, 510h l'entourant. L'épaisseur de la couche de masquage 512 est prévue supérieure à 0.5*D et par exemple de l'ordre de 0.5D + 0.05D. On effectue ensuite une gravure isotrope de la couche de masquage 512, de manière à retirer cette dernière dans une région située autour de l'ensemble de nano-fils 510b, 510c, 510d, 510e, 510f, 510h et dévoiler une portion de ces derniers.A nano-wire 510a having a residue 506 of catalyst material 503 is disposed at the center of a plurality of nanowires 510b, 510c, 510d, 510e, 510f, 510h. The nanowires 510b, 510c, 510d, 510e, 510f, 510h are spaced apart at a given pitch, which can be variable between two adjacent nano-wires and are arranged at a given distance D of the central nano-wire 210a surrounded by the plurality of 510b, 510c, 510d, 510e, 510f, 510h nanowires. In the example of FIG. 9A, two nano-wires 510d, 510e are spaced apart by a distance A2 greater than D and that A1 separates in pairs the other nanowires of the plurality of nanowires 510b, 510c, 510d, 510e, 510f 510h surrounding the central nano-wire 510a, A1 being less than D. A masking layer 512 is then deposited (FIGS. 9B and 10A) in a conformal manner on all the nanowires 510a, 510b, 510c, 510d, 510e, 510f, 510h so as to cover all the nano-wires 510a, 510b, 510c, 510d, 510e, 510f, 510h and fill the gaps between the central nano-wire 510a and the nano-wires 510b, 510c, 510d, 510e , 510f, 510h surrounding it. The thickness of the masking layer 512 is provided greater than 0.5 * D and for example of the order of 0.5D + 0.05D. An isotropic etching of the masking layer 512 is then performed, so as to remove the latter in a region around the set of nano-wires 510b, 510c, 510d, 510e, 510f, 510h and reveal a portion of these .
Cette gravure isotrope est menée de manière à former une ouverture 516 entre les nano-fils 510d, 510e entre lesquels l'espacement A2 (supérieur à D et à A1) est le plus important et dévoilant une région du nano-fil central 510a. La région dévoilée du nano-fil central 510a comporte une zone de résidu 506 de catalyseur qui peut servir de base à une croissance d'une portion semi-conductrice secondaire entre les nano-fils 510d, 510e. Dans une autre région située entre le reste de la pluralité de nano-fils 510b, 510c, 510d, 510e, 510f, 510h et le nano-fil central 510a subsiste la couche de masquage 412 destinée à empêcher de faire croitre une branche semi-conductrice ou portion semi-conductrice secondaire à partir du nanofil central dans cette autre région (figures 9C et 10B).This isotropic etching is conducted to form an opening 516 between the nano-wires 510d, 510e between which the spacing A2 (greater than D and A1) is the largest and unveiling a region of the central nano-wire 510a. The exposed region of the central nano-wire 510a has a catalyst residue zone 506 which can serve as a basis for growth of a secondary semiconductor portion between the nano-wires 510d, 510e. In another region situated between the remainder of the plurality of nano-wires 510b, 510c, 510d, 510e, 510f, 510h and the central nano-wire 510a, there remains the masking layer 412 intended to prevent the growth of a semiconductor branch. or secondary semiconductor portion from the central nanowire in this other region (Figs. 9C and 10B).
Une variante de l'exemple de réalisation qui a été décrit précédemment en liaison avec les figures 1 et 2A-2F, 3A-3F, va à présent être donnée. Pour cette variante, la goutte de catalyseur située au sommet du fil 110 est supprimée avant croissance d'une branche secondaire.A variant of the embodiment which has been previously described in connection with FIGS. 1 and 2A-2F, 3A-3F, will now be given. For this variant, the drop of catalyst located at the top of the wire 110 is removed before growth of a secondary branch.
Pour cela, après avoir formé la couche 112 de masquage, on effectue un dopage d'une partie supérieure 112c située au sommet du fil 112 et recouvrant la goutte 107 résiduelle de catalyseur. Ce dopage localisé de la couche 112 de masquage peut être réalisée par implantation verticale (figure 11A). Le dopage peut être réalisé à l'aide de germanium dans le cas, par exemple, où le masquage 112 est à base de polySi, de manière à rendre la partie dopée 112c apte à être gravée de manière sélective vis-à-vis du reste de la couche de masquage 112. On effectue ainsi un retrait de la partie supérieure 112c dopée de manière à dévoiler la goutte de catalyseur 107 (figure 11B). Cette gravure peut être par exemple réalisée à l'aide d'un plasma HCI dans le cas où le dopage de la partie supérieure 112c a été réalisé à l'aide de Germanium. On réalise ensuite un retrait de la goutte de catalyseur 107 au sommet du fil 110. Dans le cas, par exemple, où le fil 110 est à base de silicium et le catalyseur est à base d'Au, Ce retrait peut être réalisé par exemple à l'aide d'une solution d'iode et iodure de potassium. Dans un autre cas, par exemple, où le fil 110 est à base de Cu de type appelé « Chrome Etch »: à base de Nitrate de cérium et d'ammonium ((NE14)2Ce(NO3)6) + acide nitrique (HNO3). On réalise ensuite un autre dopage localisé, cette fois d'une région 112d de la couche 112 de masquage par implantation effectuée selon un angle incliné a par rapport à une normale ff au plan principal du substrat. Une telle implantation permet de doper une région 112d ayant la forme d'une bande verticale qui s'étend contre le fil 110 (figure 11C). Le dopage de la région 112d peut être réalisé avec la même espèce dopante que celle utilisée pour effectuer l'étape décrite précédemment de retrait de la partie supérieure de la couche de masquage située au sommet du fil. Dans le cas, par exemple, où le masquage 112 est à base de polySi, ce dopage peut être réalisé à l'aide de germanium. On effectue ainsi un retrait de la région 112d dopée. On réalise ainsi une ouverture 116 dans la couche de masquage 112 sous forme d'une fente ou d'une tranchée, qui s'étend dans une direction verticale dans la couche 112 de masquage de la base du fil jusqu'à son sommet (figure 11D). On réalise ensuite (figures 11E) une croissance d'une branche 120 ou d'un fil dit « secondaire » 120 sur le fil 110. On peut ensuite retirer les parties restantes du masquage 112 sur le fil par gravure sélective. Cette gravure sélective peut être réalisée par exemple à l'aide d'une gravure plasma isotrope, par exemple à l'aide d'un plasma à base de Hcl lorsque le masquage est en polySi et que le fil 110 est à base de Si (figures 11F).For this, after forming the masking layer 112, doping is performed on an upper portion 112c located at the top of the wire 112 and covering the residual drop 107 of catalyst. This localized doping of the masking layer 112 can be carried out by vertical implantation (FIG. 11A). Doping can be carried out using germanium in the case, for example, where the masking 112 is based on polySi, so as to make the doped portion 112c capable of being etched selectively with respect to the rest of the masking layer 112. A removal of the doped upper portion 112c is thus performed so as to reveal the drop of catalyst 107 (FIG. 11B). This etching may for example be performed using an HCI plasma in the case where the doping of the upper portion 112c has been achieved using Germanium. The catalyst drop 107 is then removed at the top of the wire 110. In the case, for example, where the wire 110 is based on silicon and the catalyst is based on Au, this removal can be carried out, for example using a solution of iodine and potassium iodide. In another case, for example, where the wire 110 is based on Cu of the type called "Chrome Etch": based on cerium ammonium nitrate ((NE14) 2Ce (NO3) 6) + nitric acid (HNO3 ). This is followed by another localized doping, this time of a region 112d of the implantation masking layer 112 made at an angle inclined with respect to a normal ff to the main plane of the substrate. Such an implantation enables a region 112d to be doped in the form of a vertical band which extends against the wire 110 (FIG. 11C). Doping of the region 112d can be carried out with the same doping species as that used to perform the previously described step of removing the upper part of the masking layer located at the top of the wire. In the case, for example, where the masking 112 is based on polySi, this doping can be carried out using germanium. This removes the doped region 112d. An opening 116 is thus made in the masking layer 112 in the form of a slot or a trench, which extends in a vertical direction in the masking layer 112 from the base of the wire to its top (FIG. 11D). Then (FIGS. 11E) a growth of a branch 120 or a so-called "secondary" wire 120 is made on the wire 110. The remaining portions of the masking 112 can then be removed on the wire by selective etching. This selective etching may be carried out for example by means of an isotropic plasma etching, for example using a plasma based on Hcl when the masking is made of polySi and the wire 110 is based on Si ( Figures 11F).
Claims (13)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1359667A FR3011677A1 (en) | 2013-10-04 | 2013-10-04 | IMPLEMENTING A BRANCHED BRANCHED SEMICONDUCTOR STRUCTURE HAVING A CONTROLLED LOCATION |
| PCT/EP2014/071186 WO2015049349A1 (en) | 2013-10-04 | 2014-10-02 | Production of a semiconductor structure comprising branched arms having controlled locations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1359667A FR3011677A1 (en) | 2013-10-04 | 2013-10-04 | IMPLEMENTING A BRANCHED BRANCHED SEMICONDUCTOR STRUCTURE HAVING A CONTROLLED LOCATION |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3011677A1 true FR3011677A1 (en) | 2015-04-10 |
Family
ID=49578522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1359667A Withdrawn FR3011677A1 (en) | 2013-10-04 | 2013-10-04 | IMPLEMENTING A BRANCHED BRANCHED SEMICONDUCTOR STRUCTURE HAVING A CONTROLLED LOCATION |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR3011677A1 (en) |
| WO (1) | WO2015049349A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016207415A1 (en) * | 2015-06-26 | 2016-12-29 | University Of Copenhagen | Network of nanostructures as grown on a substrate |
| US10403809B2 (en) | 2016-03-07 | 2019-09-03 | University Of Copenhagen | Manufacturing method for a nanostructured device using a shadow mask |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179586A1 (en) * | 2007-01-29 | 2008-07-31 | Kamins Theodore I | Electronic device and method of making the same |
| FR2931169A1 (en) * | 2008-05-13 | 2009-11-20 | Commissariat Energie Atomique | Forming nanostructure constituted of element on the surface of solid support, comprises performing chemical vapor deposition such as vapor-liquid-solid growth mechanism, and activating the support by depositing metal catalyst for growth |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2964982B1 (en) | 2010-09-22 | 2013-03-08 | Commissariat Energie Atomique | PROCESS FOR REMOVING METAL CATALYST RESIDUES ON SURFACE OF CATALYTICALLY GROWN-WIRE PRODUCTS |
-
2013
- 2013-10-04 FR FR1359667A patent/FR3011677A1/en not_active Withdrawn
-
2014
- 2014-10-02 WO PCT/EP2014/071186 patent/WO2015049349A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179586A1 (en) * | 2007-01-29 | 2008-07-31 | Kamins Theodore I | Electronic device and method of making the same |
| FR2931169A1 (en) * | 2008-05-13 | 2009-11-20 | Commissariat Energie Atomique | Forming nanostructure constituted of element on the surface of solid support, comprises performing chemical vapor deposition such as vapor-liquid-solid growth mechanism, and activating the support by depositing metal catalyst for growth |
Non-Patent Citations (2)
| Title |
|---|
| DICK K A ET AL: "Height-controlled nanowire branches on nanotrees using a polymer mask", NANOTECHNOLOGY IOP PUBLISHING UK, vol. 18, no. 3, 24 January 2007 (2007-01-24), pages 5 pp., XP020119637, ISSN: 0957-4484 * |
| OEHLER F ET AL: "The morphology of silicon nanowires grown in the presence of trimethylaluminium", NANOTECHNOLOGY IOP PUBLISHING LTD. UK, vol. 20, no. 24, 17 June 2009 (2009-06-17), XP020160596, ISSN: 0957-4484 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015049349A1 (en) | 2015-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1869712B1 (en) | Structure and method for realizing a microelectronic device provided with a number of quantum wires capable of forming one or more transistor channels | |
| EP2911974B1 (en) | Optoelectronic device and method for manufacturing the same | |
| EP2654083A1 (en) | Improved method for producing a transistor structure with stacked nanowires and gate-all-around | |
| EP2999001B1 (en) | Production of spacers at the edges of a transistor gate | |
| EP3090450B1 (en) | Optoelectronic device comprising semiconductor elements and its fabrication process | |
| FR2910456A1 (en) | METHOD FOR PRODUCING MICROFILS AND / OR NANOWIAS | |
| US20170288145A1 (en) | Method of forming a graphene structure | |
| WO2014037410A1 (en) | Process for etching a crystalline semiconductor by ion implantation then hydrogen-chloride-based chemical etching | |
| EP3502049B1 (en) | Method for manufacturing a semiconductor device comprising one or more nanostructures | |
| FR3076068B1 (en) | METHOD FOR ETCHING A THREE DIMENSIONAL DIELECTRIC LAYER | |
| FR3011677A1 (en) | IMPLEMENTING A BRANCHED BRANCHED SEMICONDUCTOR STRUCTURE HAVING A CONTROLLED LOCATION | |
| EP3011586A1 (en) | Semiconductor material including areas having different crystalline orientations and associated production method | |
| EP3594997B1 (en) | Method for manufacturing at least one semiconductor structure comprising a step of separation from the growth substrate | |
| EP3490007B1 (en) | Method for manufacturing fin-fet type cmos transistor pairs at low temperature | |
| EP2862836B1 (en) | Method for electrochemically producing at least one porous region of a micro- and/or nanoelectronic structure | |
| FR2981502A1 (en) | METHOD FOR PRODUCING AT LEAST ONE DEEP INSULATION TRENCH | |
| FR2718287A1 (en) | Method for manufacturing an insulated gate field effect transistor, in particular of reduced channel length, and corresponding transistor. | |
| FR3059148A1 (en) | REALIZING SELF-ALIGNED INTERCONNECTION ELEMENTS FOR INTEGRATED 3D CIRCUIT | |
| FR3050315B1 (en) | TRANSISTOR A OVERLAP OF MASTER ACCESS REGIONS | |
| EP3968388B1 (en) | Method for manufacturing a doped area of a microelectronic device | |
| FR3098981A1 (en) | manufacturing process of transistors | |
| WO2023104611A1 (en) | Method for manufacturing an optoelectronic device | |
| FR3098978A1 (en) | manufacturing process of transistors | |
| FR2646291A1 (en) | METHOD FOR PRODUCING AN ALKALINE TRANSISTOR | |
| EP4174912A1 (en) | Method for vertically growing a iii-v material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20160630 |