FR3010207A1 - Procede d'analyse du comportement d'un circuit integre mis en œuvre par ordinateur et comprenant la selection de chemins sur la base de plusieurs criteres appartenant a des types differents - Google Patents

Abstract

L'invention a pour objet un procédé d'analyse du comportement d'un circuit intégré mis en œuvre par ordinateur, comprenant l'identification de l'ensemble des chemins dudit circuit intégré et la constitution d'une liste de l'ensemble desdits chemins, lesdits chemins comportant des portes logiques, caractérisé en ce qu'il comporte en outre les étapes suivantes : - la sélection d'au moins deux critères d'analyse desdits chemins, ? lesdits critères appartenant à au moins deux types différents de critères ; ? les types différents de critères étant choisis parmi les types suivants : topologie, usage, sensibilité, environnement ; - la détermination des valeurs des critères sélectionnés pour chaque chemin identifié ; - l'application d'une fonction de corrélation qui agrège l'ensemble desdites valeurs de critères de manière à définir une valeur du critère d'agrégation pour chacun desdits chemins ; - la sélection d'un sous-ensemble de chemins parmi tous les chemins à extraire, à partir des valeurs de critères d'agrégation.

Description

Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur et comprenant la sélection de chemins sur la base de plusieurs critères appartenant à des tyrans différents Le domaine de l'invention est celui de la conception de circuits intégrés comprenant notamment l'élaboration de la netlist d'un circuit intégré, cette netlist correspondant à une liste d'ensembles de portes logiques et de leurs interconnexions qui constituent un circuit, et que l'on désigne couramment par le terme de chemin.

Dans les circuits intégrés courants, la netlist est de plus en plus complexe. En conséquence, on a un nombre de chemins de plus en plus grand à considérer pendant le développement du circuit. La complexité de la netlist conduit à de longs délais de développement. Par ailleurs, l'analyse du circuit n'est souvent pas possible au niveau d'abstraction de la netlist. Par exemple, l'exploration de la conception du circuit sur la base de plusieurs contraintes est toujours effectuée à partir de niveau Register Transfer Level, qui est un niveau d'abstraction plus haut où le circuit est simplifié. Or lorsque l'on effectue des analyses spécifiques du circuit (par exemple, pendant l'exploration pour identifier la meilleure solution sur la base d'une ou plusieurs métriques, encore dénommées critères), il peut ne pas être nécessaire d'examiner tous les chemins de la netlist, un sous-ensemble de chemins peut être suffisant pour représenter le comportement analysé. Dans ce cadre, le problème technique adressé par la présente invention concerne la réduction du nombre de chemins de la netlist à considérer pendant l'analyse du circuit, soit la sélection d'un sous-ensemble de chemins représentatif du comportement du circuit sur la base de plusieurs critères définis par le concepteur du circuit. Il existe peu de littérature concernant la sélection des chemins d'une netlist. La plupart des travaux ne considère pas la netlist d'un circuit intégré, par exemple, plusieurs ouvrages traitent de la sélection des chemins dans un réseau. On peut notamment citer l'article de N. G. Senarath, D. Yu, H. Zhang, I. Bahceci, P. Zhu, W. Tong, "Path selection for a wireless system with relays", Patent n. US 2013/0010601 A.

Lorsque la netlist est considérée, il est souvent effectué sa simplification en termes de réduction de portes logiques et pas de chemins : M. L. Case, J. R. Baumgartner, R. L. Kanzelman, H. Mony, "Logical circuit netlist reduction and model simplification using simulation results containing symbolic values", Patent n. US 8,418,119 B2. Une solution au problème de la sélection des chemins d'une netlist 5 qui a néanmoins déjà été proposée décrit l'identification d'un chemin qui maximise ou minimise un critère. L'exemple le plus courant et bien connu concerne l'identification du chemin critique d'un circuit intégré, où le chemin ayant le plus long temps de propagation est identifié. Le problème posé par ce type de solutions est que la liste des chemins est réduite à un seul 10 chemin. Egalement une seule métrique est prise en compte pour la sélection du chemin. Certains des travaux précédents du Demandeur, notamment décrits dans les références ci-après : C. Bertolini, O. Heron, N. Ventroux, F. Marc, "Relation between HCI-induced performance degradation and applications in 15 a RISC processor", IEEE Int. On-Line Testing Symposium, 2012, pp. 67-72, O. Heron, C. Bertolini, C. Sandionigi, N. Ventroux, F. Marc, "On the simulation of HCI-induced variations of IC timings at high level", Journal of Electronic Testing, 2013, Vol. 29, N. 2, pp. 127-141, et C. Sandionigi, O. Heron, C. Bertolini, R. David, "When processors get old: Evaluation of BTI 20 and HCI effects on performance and reliability", IEEE Int. On-Line Testing Symposium, pages 185-186, juillet 2013, identifient un chemin de la netlist sur la base de plusieurs critères, tout en ayant un but différent de la sélection des chemins. Le but de ces travaux est analyser la dégradation temporelle d'un circuit intégré. En considérant l'activité du circuit et le délai de chaque 25 chemin de la netlist (qui peuvent être considérés comme les deux critères initiaux), les travaux identifient le chemin le plus sensible aux mécanismes de dégradation. Ce type de solutions ne permet pas de sélectionner un sous-ensemble de chemins représentatif du comportement du circuit pour effectuer des analyses spécifiques. 30 Dans ces articles, le but recherché est l'évaluation de la dégradation temporelle de chaque chemin de la netlist pour identifier le chemin le plus sensible. Les critères pris en compte pour caractériser la netlist sont le délai initial et l'activité le long du chemin. Le procédé ne permet pas de définir une stratégie de sélection de chemins représentatifs du comportement du circuit, qui est l'objet de la présente invention. En conséquence, le but d'accélérer les analyses spécifiques du circuit ne peut pas être atteint. Dans ce contexte, la présente invention a pour objet un procédé comprenant la sélection des chemins représentatifs du comportement du 5 circuit, effectuant notamment les tâches principales suivantes : - l'agrégation de différents types de critères ; - l'extraction d'un sous-ensemble de chemins. Plus précisément, l'invention a pour objet un procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur, comprenant 10 l'identification de l'ensemble des chemins dudit circuit intégré et la constitution d'une liste de l'ensemble desdits chemins, lesdits chemins comportant des portes logiques, caractérisé en ce qu'il comporte en outre les étapes suivantes : - la sélection d'au moins deux critères d'analyse desdits 15 chemins, o lesdits critères appartenant à au moins deux types différents de critères ; o les types différents de critères étant choisis parmi les types suivants : topologie, usage, sensibilité, 20 environnement ; - la détermination des valeurs des critères sélectionnés pour chaque chemin identifié ; - l'application d'une fonction de corrélation qui agrège l'ensemble desdites valeurs de critères de manière à définir une valeur du 25 critère d'agrégation pour chacun desdits chemins ; - la sélection d'un sous-ensemble de chemins parmi tous les chemins à extraire, à partir des valeurs de critères d'agrég-tion. Selon une variante de l'invention, la sélection d'un sous-ensemble de chemins est basée sur une valeur de seuil, indiquant les chemins à extraire 30 avec une valeur associée inférieure ou supérieure à une valeur seuil spécifiée. Selon une variante de l'invention, la sélection d'un sous-ensemble de chemins est basée sur une valeur de déviation maximale, indiquant les chemins à extraire caractérisés par une valeur d'agrégation avec un écart 35 inférieur à une valeur seuil prédéfinie par rapport aux autres chemins.

Selon une variante de l'invention, la sélection d'un sous-ensemble de chemins est basée sur une valeur moyenne, indiquant les chemins à extraire caractérisés par une valeur d'agrégation proche de la moyenne des valeurs de tous les chemins.

Selon une variante de l'invention, la détermination de chaque valeur de critère pour chacun desdits chemin est réalisée par simulation dudit circuit intégré. Le concepteur choisit les données d'entrée du circuit. A l'aide d'outils de simulation, on propage les valeurs d'entrée sur chaque chemin du circuit et on détermine les valeurs des critères sélectionnés par application d'une formule de calcul du critère. Selon une variante de l'invention, la détermination de chaque valeur de critère pour chacun desdits chemin est réalisée par l'analyse dudit circuit. Dans ce cas, la propagation des valeurs d'entrée est effectuée sur la base d'une étude analytique du circuit. La fonctionnalité du circuit est décrite de manière analytique, par exemple par des équations, qui sont appliquées pour propager les valeurs d'entrée sur chaque chemin et on détermine les valeurs des critères sélectionnés par application d'une formule de calcul du critère. Selon une variante de l'invention, les critères de type topologie peuvent être choisis parmi : le délai du circuit, correspondant au temps de 20 propagation des données d'entrée ou les performances. Selon une variante de l'invention, les critères de type usage peuvent être choisis parmi : l'activité en termes de fraction de temps pendant laquelle un signal est à 1 (ou 0) ou en termes de nombre de commutations du signal, ou la puissance. 25 Selon une variante de l'invention, les critères de type sensibilité peuvent être choisis parmi : la probabilité de défaillance des portes logiques ou les paramètres technologiques liés à la dégradation des portes. Selon une variante de l'invention, les critères de type environnement peuvent être choisis parmi la température de l'environnement ou l'exposition 30 à des rayonnements. Selon une variante de l'invention, le procédé comprend l'application d'une fonction de corrélation entre les critères prédéfinis, pour déterminer ladite valeur du critère d'agrégation, ladite fonction de corrélation pouvant être une fonction de calcul du délai des chemins soumis à des mécanismes 35 de dégradation thermique.

Selon une variante de l'invention, le procédé comprend une étape préalable de sélection de faux chemins, lesdits faux chemins correspondant à des chemins ne pouvant propager un signal. L'invention a aussi pour objet un programme d'ordinateur 5 comportant des instructions pour l'exécution du procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'invention. L'invention a encore pour objet un système de conception d'un circuit intégré comportant une unité de calcul mettant en oeuvre le procédé 10 d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'invention. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce 15 aux figures annexées parmi lesquelles : la figure 1 illustre les principales étapes du procédé de sélection de l'invention ; - la figure 2 illustre un premier exemple de mise en oeuvre du procédé de l'invention dans son étape d'agrégation des valeurs 20 de critères ; - la figure 3 illustre un second exemple de mise en oeuvre du procédé de l'invention dans son étape d'agrégation des valeurs de critères. 25 Le caractère nouveau et inventif du procédé proposé dans la présente invention repose sur le mode de sélection des chemins de la netlist du circuit intégré. La sélection en tenant compte de plusieurs critères et sur la base d'une stratégie prédéfinie rend la solution proposée plus satisfaisante que les 30 solutions de l'art connu puisqu'elle permet d'identifier les chemins représentatifs du comportement du circuit. En fait, le sous-ensemble de chemins obtenu est la liste des chemins à considérer pour effectuer ensuite des analyses spécifiques du circuit, selon notamment le type de critère sélectionné. 35 De manière générale, le procédé de l'invention comprend préalablement et de manière connue la description du circuit intégré de manière à en établir la netlist des chemins. Pour chacun des chemins, on définit un certain nombre de critère 5 appartenant à au moins deux types différents (topologie, usage, sensibilité, environnement), ces critères pouvant être plus précisément : le délai du circuit ou les performances pour la topologie ; l'activité du circuit pour l'usage ; la probabilité de défaillance ou les paramètres technologiques liés à la dégradation des portes logiques pour la sensibilité ; la température ou 10 l'exposition à rayonnements pour l'environnement. Ainsi, l'invention consiste en un procédé permettant d'effectuer une sélection des chemins d'un circuit intégré permettant de représenter le comportement global du circuit. A partir de la netlist du circuit et en considérant deux ou plusieurs critères, auxquels on applique une fonction de 15 coût, on sélectionne un sous-ensemble de chemins représentatif du comportement du circuit. Le procédé prend en entrée des premières tables qui associent une valeur pour chaque chemin et chaque critère. A partir de l'ensemble de ces premières tables, et application d'une 20 fonction de coût, conduisant à la détermination de valeurs du critère d'agrégation, on définit une seconde table répertoriant pour chaque chemin, la valeur du critère d'agi égation déterminée. On peut alors procéder à la sélection d'un sous-ensemble de chemins, à partir d'une sélection faite sur lesdites valeurs du critère 25 d'agrégation, pouvant avoir été préalablement, classées. En utilisant ainsi la réduction de la liste des chemins de la netlist, le principal avantage technique est la réduction du temps pour des analyses spécifiques de la netlist. Cet avantage peut être exploité pendant le développement du circuit et après sa production. 30 Les domaines d'applications industrielles potentiels du présent procédé de l'invention, sont tous ceux liés au développement et gestion de circuits complexes. En effet, le procédé proposé peut être d'intérêt pour le développement des circuits complexes avec différentes contraintes, comme 35 fiabilité, performance et puissance. Ce type de circuits complexe nécessite souvent une phase d'exploration pour identifier la meilleure solution en termes de « trade-off » correspondant au compromis entre les métriques considérées. Pour trouver la meilleure solution, on definit une fonction objectif, qui est une fonction des critères sélectionnés. La meilleure solution est la solution qui répond le mieux à la fonction objectif. L'exploration est toujours exécutée à haut niveau d'abstraction, en général à partir de niveau Register Transfer Level. L'invention permet de réduire la liste des chemins à analyser pendant l'exploration, permettant ainsi d'effectuer l'exploration au niveau netlist.

Le procédé de l'invention peut aussi avantageusement être appliqué durant le monitoring du circuit, par exemple pour en vérifier la fiabilité ou en mesurer les performances, en utilisant la réduction de la liste des chemins à surveiller.

Le schéma de principe du procédé est illustré en figure 1 et comprend les 4 principales étapes suivantes : Etape 1 : l'extraction des chemins et l'évaluation des critères; Etape 2: l'agrégation des critères; Etape 3: la classification des chemins; Etape 4: la réduction du nombre des chemins. Les tâches d'extraction des chemins et classification des chemins sont recommandées mais en option, comme expliqué ci-dessous.

Etape 1 : Extraction des chemins et évaluation des critères La première étape du procédé comprend une description du circuit en termes de chemins de la netlist et valeurs des critères. A partir de la liste de chemins de la netlist, on supprime les faux chemins. Un faux chemin est un chemin du circuit qui ne propagera jamais une valeur de signal et ne sera jamais utilisé dans le circuit réel. L'élimination de ces faux chemins est importante pour effectuer des analyses précises et éviter de perdre du temps dans l'optimisation des chemins qui ne sont jamais utilisés. Cependant, le procédé fonctionne même en considérant tous les chemins de la netlist, donc la tâche d'extraction des chemins est optionnelle.

Pour chaque chemin extrait de la netlist, on effectue une évaluation des critères sélectionnés. Le but est associer une valeur à chaque chemin pour chaque critère considéré. L'estimation des valeurs est effectuée par simulation ou analyse du circuit.

On obtient des tableaux qui représentent les informations nécessaires pour appliquer le procédé. Pour chaque critère sélectionné, on a un tableau qui associe la valeur du critère à chaque chemin de la netlist. Par exemple comme illustré sur la figure 1, concernant le premier critère cl, un premier tableau associe chaque chemin pathl path2, ...., à une valeur de premier critère Vlcl , V2c1,.... Etape 2 : Agrégation des critères La deuxième étage prend en entrée les tableaux qui associent les valeurs des critères cl, c2, ....., aux chemins, définis à l'étape 1.

A partir de plusieurs critères, on applique une formule pour obtenir une valeur unique pour chaque chemin. Ca On identifie un critère d'agrégation ca en utilisant une fonction qui effectue une corrélation entre les critères sélectionnés c c 17 2'-"" Des exemples de fonctions d'agrégation sont donnés ci-après. Le critère d'agrégation choisi définit ainsi le comportement du circuit pour lequel on veut sélectionner un sous-ensemble de chemins représentatifs. Cette étape produit un seul tableau qui associe la valeur du critère d'agrégation à chaque chemin.

Le procédé effectue une opération d'agrégation de plusieurs critères appartenant à aux moins deux types de critères différents, pour attribuer une valeur unique pour chaque chemin de la netlist. L'agrégation se fait en utilisant une fonction de coût qui effectue une corrélation des critères et calcule une valeur d'agrégation pour chaque 30 chemin. On obtient, un tableau unique, dans lequel chaque chemin repéré path est associé à une valeur de critère d'agrégation Vi. Etape 3 : Classification des chemins La troisième étape prend en entrée le tableau produit de l'agrégation 35 des critères. Le tableau contient tous les chemins de la netlist (sauf les faux chemins, qui ont été supprimés dans la première étape), chacun d'eux ayant une valeur du critère d'agrégation associée. L'étape de classification des chemins effectue un tri des chemins de la netlist. Les chemins sont triés en fonction de la valeur du critère 5 d'agrégation associée, par exemple en ordre croissant ou décroissant. Cette étape produit un tableau trié contenant les chemins et les valeurs associées. L'objectif est d'accélérer l'étape suivante de réduction des chemins. On obtient un tableau dans lequel les valeurs Vi ont été classées. Cependant, l'étape suivante fonctionne également en considérant 10 un tableau non trié, donc la tâche de classification des chemins est optionnelle. Etape 4: Réduction du nombre des chemins La dernière étape prend en entrée le tableau trié (ou non) contenant 15 les chemins et les valeurs du critère d'agrégation associées. Un sous-ensemble de chemins est sélectionné sur la base d'une stratégie prédéfinie par le concepteur du circuit. Quelques exemples de stratégies possibles sont donnés ci-après : la sélection basée sur une valeur de seuil : on définit une valeur 20 de seuil qui indique l'extraction des chemins avec une valeur associée inférieure ou supérieure au seuil spécifié ; la sélection basée sur une valeur de déviation maximale : on extrait les chemins caractérisés par une valeur du critère d'agrégation avec un écart inférieur à un seuil prédéfini par 25 rapport aux autres chemins ; - la sélection basée sur une valeur moyenne : on extrait les chemins caractérisés par une valeur du critère d'agrégation proche de la moyenne des valeurs de tous les chemins. Le procédé produit la liste d'un sous-ensemble des chemins 30 sélectionnés : path k, path k+1. Premier exemple de mise en oeuvre du procédé de l'invention : Deux critères de deux types différents sont retenus : - le premier critère est l'activité et est de type usage. Plus précisément il peut s'agir par exemple de l'activité exprimée en termes de Static Probability (SP), qui est la fraction de temps pendant laquelle un signal est à 1 ou O. L'activité est dérivée en considérant des cas typiques ou mauvaises exécutions ; - le second critère est le délai du circuit, c'est-à-dire le temps de propagation des données d'entrée, et est de type topologie. On constitue ainsi deux premiers tableaux : chaque premier tableau répertoriant le critère considéré pour chacun des chemins, comme illustré en 10 figure 2. Un premier tableau T11 associe les chemins repérés path, au critère repéré SP, un second tableau T12 associe les chemins repérés path, au critère repéré dO. Ces deux critères sont utilisés dans l'étape d'agrégation pour 15 analyser la dégradation temporelle du circuit. On utilise les données fournies pour étudier le délai causé par les mécanismes de dégradation, en particulier par le mécanisme d'instabilité de température : «Bias Temperature Instability » (BTI), qui est lié à l'activité SP. L'étape d'agrégation applique une formule pour obtenir le délai dl 20 des chemins après dégradation : d1= f (do,SP) La figure 2 schématise ainsi l'étape d'agrégation partant des premiers tableaux T11 et T12, et permettant de répertorier dans le second tableau T2, les valeurs du critère d'agrégation, calculé à partir des deux 25 types de critères pré-établis. Le tableau T2 associe ainsi chaque chemin repéré path à un critère d'agrégation repéré dl. Un exemple de formule d'agrégation pour calculer le délai d'un chemin soumis à BTI est la suivante (C. Sandionigi, O. Heron, C. Bertolini, R. David, "When processors get old: Evaluation of BTI and HCI effects on 30 performance and reliability", IEEE On-Line Testing Symposium, 2013, pp. 185-186) : dpath = d0 Lare (SPgate POT) avec : POT est le temps d'exécution du circuit.

SPgate est la probabilité statique (Static Probability) de la porte logique. do est le délai initial du chemin. dpath est le délai du chemin après dégradation.

On obtient un tableau où chaque chemin de la netlist est caractérisé par un délai qui est la somme du délai initial et du retard provoqué par le mécanisme de dégradation. Ensuite, les chemins sont triés sur la base des valeurs di. Un sous-ensemble est extrait sur la base de la stratégie choisie par 10 le concepteur du circuit. D'autres métriques peuvent être choisies pour estimer l'activité du circuit. Par exemple, les chemins peuvent être caractérisés en termes de « Toggle Rate » TR, qui est le taux de changement de valeur d'un signal et qui constitue donc un critère d'intérêt. 15 Dans ce cas, on utilise les données fournies pour estimer le délai causé par le mécanisme de dégradation « Hot Carrier Injection » (HCI) correspondant à l'injection de porteurs chauds, qui est lié au critère TR. La valeur dl associée à chaque chemin est calculée en fonction de ce critère TR. 20 d1 = f(do,TR) Un exemple de formule d'agrégation est obtenu en simplifiant la formule proposée dans l'article de C. Bertolini, O. Heron, N. Ventroux, F. Marc, "Relation between HCI-induced performance degradation and applications in a RISC processor", IEEE Int. On-Line Testing Symposium, 25 2012, pp. 67-72, (Formule 7) et ce pour calculer le délai d'un chemin soumis au mécanisme de dégradation HCI. dpath = d0 + Egate (Tr.gate . POT) Second exemple de mise en oeuvre du procédé de l'invention : 30 Cet exemple de procédé introduit un troisième critère : la sensibilité. Ce critère est lié à la technologie utilisée pour l'implémentation du circuit. Comme illustré en figure 3, on constitue dans la première étape un troisième tableau T13 répertoriant le critère de sensibilité pour chacun des chemins.

Donc ce troisième tableau, chaque chemin est caractérisé par la sensibilité de la technologie sur laquelle il est implémenté. Grâce à ce critère supplémentaire, l'étape d'agrégation applique une formule plus précise pour le calcul du délai causé par les mécanismes de 5 dégradation. On obtient un délai après dégradation d2 qui tient compte de la technologie d'implémentation. d2 = f (do,SP,$) Dans la formule de l'exemple précédent, SP est considéré comme métrique d'activité. Cependant d'autres métriques peuvent être envisagées.

10 Un exemple de formule d'agrégation pour calculer le délai d'un chemin soumis à BTI est la suivante. dpath = d0 + Lee (Sgate - (SPgate - POT)fIBTI nBTI est un paramètre dépendant de la technologie ; c'est l'exposant de temps pour le mécanisme BTI.

15 On obtient un tableau où chaque chemin de la netlist est caractérisé par un délai après dégradation. Cette valeur d2 est plus précise que la valeur dl puisque on tient compte de la sensibilité de la technologie au mécanisme de dégradation considéré. En fait, dans les formules de calcul de d1, le paramètre de sensibilité de la technologie est envisagé comme une 20 constante pour tous les chemins. Enfin, l'étape de classification et extraction des chemins est effectuée comme décrit précédemment.

Claims (14)

1. REVENDICATIONS1. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur, comprenant l'identification de l'ensemble des chemins dudit circuit intégré et la constitution d'une liste de l'ensemble desdits chemins, lesdits chemins comportant des portes logiques, caractérisé en ce qu'il comporte en outre les étapes suivantes : - la sélection d'au moins deux critères d'analyse desdits chemins, o lesdits critères appartenant à au moins deux types différents de critères ; o les types différents de critères étant choisis parmi les types suivants : topologie, usage, sensibilité, environnement ; la détermination des valeurs des critères sélectionnés pour chaque chemin identifié ; - l'application d'une fonction de corrélation qui agrège l'ensemble desdites valeurs de critères de manière à définir une valeur du critère d'agrégation pour chacun desdits chemins ; la sélection d'un sous-ensemble de chemins parmi tous les chemins à extraire, à partir des valeurs de critères d'agrégation.
2. 2. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon la revendication 1, caractérisé en ce que la sélection d'un sous-ensemble de chemins est basée sur une valeur de seuil, indiquant les chemins à extraire avec une valeur associée inférieure ou supérieure à une valeur seuil spécifiée.
3. 3. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon la revendication 1, caractérisé en ce que la sélection d'un sous-ensemble de chemins est basée sur une valeur de déviation maximale, indiquant les chemins à extraire caractérisés par une valeur d'agrégation avec un écart inférieur à une valeur seuil prédéfinie par rapport aux autres chemins.
4. 4. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon la revendication 1, caractérisé en ce que la sélection d'un sous-ensemble de chemins est basée sur une valeur moyenne, indiquant les chemins à extraire caractérisés par une valeur d'agrégation proche de la moyenne des valeurs de tous les chemins.
5. 5. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 4, caractérisé en ce 10 que la détermination de chaque valeur de critère pour chacun desdits chemins est réalisée par simulation dudit circuit intégré.
6. 6. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 4, caractérisé en ce 15 que la détermination de chaque valeur de critère pour chacun desdits chemins est réalisée par analyse dudit circuit.
7. 7. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 6, caractérisé en ce 20 que les critères de type topologie peuvent être choisis parmi : le délai du circuit, correspondant au temps de propagation des données d'entrée, ou les performances.
8. 8. Procédé d'analyse du comportement d'un circuit intégré mis en 25 oeuvre par ordinateur selon l'une des revendications 1 à 7, caractérisé en ce que les critères de type usage peuvent être choisis parmi : l'activité en termes de fraction de temps pendant laquelle un signal est à 1 (ou 0) ou en termes de nombre de commutations du signal, ou la puissance. 30
9. 9. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 8, caractérisé en ce que les critères de type sensibilité peuvent être choisis parmi : la probabilité de défaillance des portes logiques ou les paramètres technologiques liés à la dégradation des portes. 35
10. 10. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 9, caractérisé en ce que les critères de type environnement peuvent être choisis parmi : la température de l'environnement ou l'exposition à des rayonnements.
11. 11. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 7 et 10, caractérisé en ce qu'il comprend l'application d'une .7)nction de corrélation entre les critères prédéfinis, pour déterminer ladite valeur du critère d'agrégation, ladite fonction de corrélation pouvant être une fonction de calcul du délai des chemins soumis à des mécanismes de dégradation thermique (BTI ou HCI).
12. 12. Procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 11, caractérisé en ce qu'il comprend une étape préalable de sélection de faux chemins, lesdits faux chemins correspondant à des chemins ne pouvant propager un signal.
13. 13. Programme d'ordinateur comportant des instructions pour 20 l'exécution du procédé d'analyse du comportement d'un circuit intégré mis en oeuvre par ordinateur selon l'une des revendications 1 à 12.
14. 14. Système de conception d'un circuit intégré comportant une unité de calcul mettant en oeuvre le procédé d'analyse du comportement d'un 25 circuit intégré mis en oeuvre par ordinateur.