FR3006110A1 - HIGH-PERFORMANCE HEART-SHELL TYPE LIGHT EMITTING DEVICE - Google Patents
HIGH-PERFORMANCE HEART-SHELL TYPE LIGHT EMITTING DEVICE Download PDFInfo
- Publication number
- FR3006110A1 FR3006110A1 FR1354760A FR1354760A FR3006110A1 FR 3006110 A1 FR3006110 A1 FR 3006110A1 FR 1354760 A FR1354760 A FR 1354760A FR 1354760 A FR1354760 A FR 1354760A FR 3006110 A1 FR3006110 A1 FR 3006110A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor element
- substrate
- electrode
- light emitting
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 141
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 76
- 239000000463 material Substances 0.000 claims description 31
- 239000002070 nanowire Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 230000005699 Stark effect Effects 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 210000000056 organ Anatomy 0.000 description 3
- IXHWGNYCZPISET-UHFFFAOYSA-N 2-[4-(dicyanomethylidene)-2,3,5,6-tetrafluorocyclohexa-2,5-dien-1-ylidene]propanedinitrile Chemical compound FC1=C(F)C(=C(C#N)C#N)C(F)=C(F)C1=C(C#N)C#N IXHWGNYCZPISET-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011258 core-shell material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002050 diffraction method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Le dispositif émetteur de lumière (1) comprend: un premier élément semi-conducteur (2) à champ électrique interne comportant une première surface (2a) de première orientation cristallographique polaire et/ou semi-polaire , et une deuxième surface (2b) de deuxième orientation cristallographique non polaire ; une jonction (4) destinée à émettre de la lumière et formée entre le premier élément semi-conducteur (2) et un deuxième élément semi-conducteur (3) au moins au niveau de la deuxième surface ; et une électrode (5) disposée en regard de la deuxième surface (2b), avec interposition du deuxième élément semi-conducteur (3) et ne présentant pas de partie à l'aplomb de la première surface (2a).The light emitting device (1) comprises: a first internal electric field semiconductor element (2) having a first surface (2a) of first polar and / or semi-polar crystallographic orientation, and a second surface (2b) of second non-polar crystallographic orientation; a junction (4) for emitting light and formed between the first semiconductor element (2) and a second semiconductor element (3) at least at the second surface; and an electrode (5) disposed opposite the second surface (2b), with the second semiconductor element (3) interposed and not having a portion plumb with the first surface (2a).
Description
Dispositif émetteur de lumière de type coeur-coquille à haut rendement Domaine technique de l'invention L'invention concerne le domaine de l'émission de lumière à base de diode électroluminescente. L'invention a pour objet plus particulièrement un dispositif émetteur de 15 lumière. État de la technique 20 Dans le domaine des diodes électroluminescentes, il existe des diodes planaires, dites « 2D » et des diodes en trois dimensions, dites « 3D ». De nombreux matériaux peuvent être utilisés pour former ces diodes. Le principe de base d'une diode consiste en l'injection de trous et d'électrons en vue de provoquer leurs recombinaisons pour émettre de la 25 lumière, c'est-à-dire générer des photons. Les diodes 2D présentent le désavantage d'avoir beaucoup de défauts cristallographiques dans lesquels on a bien des recombinaisons de trous et d'électrons mais qui génèrent de la chaleur à la place de photons. 10 3006 1 10 2 Ainsi, dans le but de réduire les recombinaisons non-émissives de photons et d'ainsi améliorer l'efficacité d'une diode, il a été développé des diodes 3D appelées coeur/coquille. En fait, une telle diode comporte une âme formée par un nano-élément (notamment sous forme de tige) 5 s'étendant à partir d'un substrat, et autour de laquelle on a fait croître le reste de la diode pour profiter de toute ou partie de la surface extérieure de l'âme pour former une jonction entre deux semi-conducteurs. Le document KR20120055390 décrit une diode 3D comprenant une tige formée par un premier matériau semi-conducteur dopé n s'élevant d'un substrat. La tige est recouverte par une couche active, elle-même recouverte par un deuxième matériau semi-conducteur dopé p. le deuxième matériau semi-conducteur est entièrement recouvert par une électrode destinée à injecter les trous. Par ailleurs, au niveau d'une extrémité de la tige opposée au substrat, un troisième matériau semi- conducteur est interposé entre la couche active et le deuxième matériau semi-conducteur. Le troisième matériau semi-conducteur peut être dopé p, mais de dopage inférieur au dopage p du deuxième matériau, ou peut aussi ne pas être dopé. Ce troisième semi-conducteur disposé au niveau de la pointe de la tige permet de réduire les fuites de courant, améliorant ainsi l'efficacité et le rendement de la diode. En particulier, le troisième semi-conducteur accroit l'impédance de la diode électroluminescente au niveau de la pointe de la tige de façon à ce qu'elle devienne supérieure à celle sur les flancs de la tige. Dans le cas présent, il s'agit de la formation d'une barrière énergétique puisque un dopage plus faible forme une barrière. Le dépôt spécifique du troisième matériau n'est pas aisé car il doit être localisé uniquement au niveau de la pointe de l'âme, demandant ainsi une épitaxie spécifique de croissance coûteuse.FIELD OF THE INVENTION The invention relates to the field of light-emitting diode-based light emission. The invention more particularly relates to a light emitting device. STATE OF THE ART In the field of light-emitting diodes, there are planar diodes, called "2D" diodes and diodes in three dimensions, called "3D" diodes. Many materials can be used to form these diodes. The basic principle of a diode is the injection of holes and electrons to induce their recombinations to emit light, that is, to generate photons. 2D diodes have the disadvantage of having many crystallographic defects in which there are well recombinations of holes and electrons but which generate heat instead of photons. Thus, in order to reduce the non-emissive recombination of photons and thus improve the efficiency of a diode, 3D diodes called core / shell have been developed. In fact, such a diode comprises a core formed by a nano-element (especially in the form of a rod) extending from a substrate, and around which the remainder of the diode has been grown to take advantage of any or part of the outer surface of the core to form a junction between two semiconductors. The document KR20120055390 describes a 3D diode comprising a rod formed by a first n-doped semiconductor material rising from a substrate. The rod is covered by an active layer, itself covered by a second p-doped semiconductor material. the second semiconductor material is completely covered by an electrode for injecting the holes. Furthermore, at one end of the rod opposite the substrate, a third semiconductor material is interposed between the active layer and the second semiconductor material. The third semiconductor material may be doped p, but doping less than the p-doping of the second material, or may also not be doped. This third semiconductor disposed at the tip of the rod reduces current leakage, thus improving the efficiency and efficiency of the diode. In particular, the third semiconductor increases the impedance of the light-emitting diode at the tip of the rod so that it becomes greater than that on the sides of the rod. In this case, it is the formation of an energy barrier since a lower doping forms a barrier. The specific deposition of the third material is not easy because it must be located only at the tip of the core, thus requiring a specific epitaxial growth cost.
Objet de l'invention Le but de la présente invention est de proposer une solution permettant d'améliorer le rendement et l'efficacité des diodes électroluminescentes (ou LED). On tend vers ce but notamment grâce à un dispositif émetteur de lumière comprenant : - un premier élément semi-conducteur à champ électrique interne comportant une première surface de première orientation cristallographique polaire et/ou semi-polaire, et une deuxième surface de deuxième orientation cristallographique non polaire, - une jonction destinée à émettre de la lumière et formée entre le premier élément semi-conducteur et un deuxième élément semi- conducteur au moins au niveau de la deuxième surface, - une électrode disposée en regard de la deuxième surface, avec interposition du deuxième élément semi-conducteur et ne présentant pas de partie à l'aplomb de la première surface.OBJECT OF THE INVENTION The object of the present invention is to propose a solution that makes it possible to improve the efficiency and effectiveness of light-emitting diodes (or LEDs). This aim is particularly attained by means of a light emitting device comprising: a first internal electric field semiconductor element comprising a first surface of first polar and / or semi-polar crystallographic orientation, and a second surface of second crystallographic orientation non-polar, - a junction for emitting light and formed between the first semiconductor element and a second semiconductor element at least at the second surface, - an electrode disposed opposite the second surface, with interposition the second semiconductor element and not having a portion above the first surface.
Avantageusement, le dispositif comporte un substrat et un organe comprenant une paroi latérale s'étendant du substrat et rejoignant une extrémité de l'organe opposée au substrat, l'organe comportant le premier élément semi-conducteur de sorte que l'extrémité de l'organe délimite la première surface et que la deuxième surface est délimitée par au moins une partie de la paroi latérale.Advantageously, the device comprises a substrate and a member comprising a lateral wall extending from the substrate and joining one end of the member opposite to the substrate, the member comprising the first semiconductor element so that the end of the member defines the first surface and the second surface is delimited by at least a portion of the side wall.
De préférence, le deuxième élément semi-conducteur est disposé de sorte à former la jonction au niveau de la première surface et de la deuxième surface, notamment formant respectivement une première diode électroluminescente et une deuxième diode électroluminescente.Preferably, the second semiconductor element is arranged to form the junction at the first surface and the second surface, in particular forming respectively a first light emitting diode and a second light emitting diode.
En fait, l'électrode peut être agencée de sorte à ce que le passage du courant dans la deuxième diode électroluminescente soit favorisé par rapport au passage du courant dans la première diode électroluminescente. Par exemple, la résistance électrique entre l'électrode et la première surface est supérieure à la résistance électrique entre l'électrode et la deuxième surface. Selon une réalisation, l'extrémité de l'organe est disposée entre le substrat et une troisième surface planaire, notamment sensiblement parallèle au substrat, au niveau de laquelle l'électrode et le deuxième élément semi-conducteur affleurent. Selon une autre réalisation, l'extrémité de l'organe et une face de l'électrode opposée au substrat sont incluses dans un même plan, de préférence sensiblement parallèle au plan du substrat. De préférence, le deuxième élément semi-conducteur forme un fourreau 20 dans lequel est disposée au moins une partie de l'organe comprenant l'extrémité dudit organe. Avantageusement, le deuxième élément semi-conducteur est disposé de sorte à former la jonction avec le premier élément semi-conducteur uniquement au niveau de la deuxième surface.In fact, the electrode may be arranged so that the passage of the current in the second light-emitting diode is favored with respect to the passage of the current in the first light-emitting diode. For example, the electrical resistance between the electrode and the first surface is greater than the electrical resistance between the electrode and the second surface. According to one embodiment, the end of the member is disposed between the substrate and a third planar surface, in particular substantially parallel to the substrate, at which the electrode and the second semiconductor element are flush. In another embodiment, the end of the member and a face of the opposite electrode to the substrate are included in the same plane, preferably substantially parallel to the plane of the substrate. Preferably, the second semiconductor element forms a sleeve 20 in which is disposed at least a portion of the member comprising the end of said member. Advantageously, the second semiconductor element is arranged to form the junction with the first semiconductor element only at the second surface.
Selon une réalisation particulière, le dispositif comporte une troisième surface planaire au niveau de laquelle affleurent l'extrémité de l'organe, le deuxième élément semi-conducteur, et une face de l'électrode opposée au substrat, la troisième surface étant de préférence inclue dans un plan sensiblement parallèle au plan du substrat. Selon une autre réalisation particulière, le dispositif comporte une troisième surface planaire au niveau de laquelle affleurent l'extrémité de l'organe et le deuxième élément semi-conducteur, et il comporte un épaulement formé par l'électrode et le deuxième élément semi- conducteur de sorte que la troisième surface est disposée entre le substrat et un plan incluant une face de l'électrode opposée au substrat. De préférence, le dispositif comporte un nanofil dont au moins une partie forme le premier élément semi-conducteur. L'invention est aussi relative à un procédé de fabrication d'un dispositif émetteur de lumière comportant les étapes suivantes : - la formation d'un premier élément semi-conducteur à champ électrique interne comportant une première surface de première orientation cristallographique polaire et/ou semi-polaire, et une deuxième surface de deuxième orientation cristallographique non polaire, - la formation d'une jonction émettrice de lumière entre le premier élément semi-conducteur et un deuxième élément semi- conducteur au moins au niveau de la deuxième surface. - la formation d'une électrode associée au deuxième semiconducteur et disposée de sorte à ne pas présenter de partie à l'aplomb de la première surface. De préférence, le procédé comporte les étapes suivantes : - fournir un substrat, notamment un substrat en saphir, - faire croître, à partir du substrat, un nanofil formant le premier élément semi-conducteur, de sorte que la paroi latérale du nanofil forme la deuxième surface et rejoigne une extrémité du nanofil opposée au substrat formant la première surface, - recouvrir au moins une partie du nanofil correspondant à la deuxième surface, avec ou sans interposition de puits quantiques, avec le deuxième élément semi-conducteur, Avantageusement, l'étape de formation de l'électrode comporte : - une étape de recouvrement du deuxième élément semi- conducteur, de préférence en totalité sauf au niveau d'une face du deuxième élément semi-conducteur en regard du substrat, par un matériau destiné à former ladite électrode. - une étape de retrait par gravure en direction du substrat d'une partie du matériau destiné à former l'électrode au moins jusqu'à affleurement du deuxième élément semi-conducteur, ou une étape de retrait par gravure en direction du substrat d'une partie du matériau destiné à former l'électrode et d'une partie du deuxième élément semi-conducteur au moins jusqu'à affleurement de la première surface. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés sur les dessins annexés, dans lesquels : - la figure 1 illustre une structure de bande d'une diode électroluminescente donnant l'énergie en fonction de la profondeur pour une orientation cristallographie polaire, - la figure 2 illustre une structure de bande d'une diode électroluminescente donnant l'énergie en fonction de la profondeur pour une orientation cristallographie apolaire, - les figures 3 et 4 illustrent une mise en oeuvre d'un dispositif émetteur de lumière selon une réalisation de l'invention, - la figure 5 illustre les plans d'orientation cristallographique au niveau d'un nanofil, - la figure 6 est une vue en coupe d'une première mise en oeuvre d'un premier mode d'exécution de l'invention, - la figure 7 est une vue en coupe d'une deuxième mise en oeuvre d'un premier mode d'exécution de l'invention, - la figure 8 illustre une vue en perspective de la figure 6, - la figure 9 illustre une vue en coupe selon la ligne de coupe Cl de la figure 8, ladite vue étant orientée vers le substrat, - la figure 10 est une vue en coupe d'une première mise en oeuvre d'un deuxième mode d'exécution de l'invention, - la figure 11 est une vue en coupe d'une deuxième mise en oeuvre d'un deuxième mode d'exécution de l'invention, - la figure 12 illustre une vue en perspective de la figure 10, - les figures 13 à 15 illustrent différentes étapes d'un procédé de fabrication d'un dispositif émetteur de lumière, - la figure 16 illustre une vue en coupe d'une réalisation particulière de l'invention sur la base de la figure 6.According to a particular embodiment, the device comprises a third planar surface at which the end of the member is flush with the second semiconductor element, and a face of the electrode opposite to the substrate, the third surface preferably being included. in a plane substantially parallel to the plane of the substrate. According to another particular embodiment, the device comprises a third planar surface at which the end of the body and the second semiconductor element are flush with, and it comprises a shoulder formed by the electrode and the second semiconductor element. so that the third surface is disposed between the substrate and a plane including a face of the electrode opposite to the substrate. Preferably, the device comprises a nanowire of which at least a part forms the first semiconductor element. The invention also relates to a method for manufacturing a light emitting device comprising the following steps: the formation of a first internal electric field semiconductor element comprising a first surface of first polar crystallographic orientation and / or semi-polar, and a second non-polar second crystallographic orientation surface; - forming a light-emitting junction between the first semiconductor element and a second semiconductor element at least at the second surface. - The formation of an electrode associated with the second semiconductor and arranged so as to have no part vertically above the first surface. Preferably, the method comprises the following steps: - providing a substrate, in particular a sapphire substrate, - growing, from the substrate, a nanowire forming the first semiconductor element, so that the side wall of the nanowire forms the second surface and joins one end of the nanowire opposite the substrate forming the first surface, - covering at least a portion of the nanowire corresponding to the second surface, with or without the interposition of quantum wells, with the second semiconductor element, Advantageously, the step of forming the electrode comprises: - a step of covering the second semiconductor element, preferably entirely except at a face of the second semiconductor element facing the substrate, with a material intended to form said electrode. a step of etching in the direction of the substrate of a part of the material intended to form the electrode at least as far as the outcropping of the second semiconductor element, or a step of etching removal towards the substrate of a part of the material for forming the electrode and a portion of the second semiconductor element at least flush with the first surface. BRIEF DESCRIPTION OF THE DRAWINGS Other advantages and features will become more clearly apparent from the following description of particular embodiments of the invention given by way of nonlimiting example and represented in the accompanying drawings, in which: FIG. 1 illustrates a band structure of a light-emitting diode giving energy as a function of depth for a polar crystallographic orientation, - Figure 2 illustrates a band structure of a light-emitting diode giving energy as a function of depth for a apolar crystallography orientation, - Figures 3 and 4 illustrate an implementation of a light emitting device according to one embodiment of the invention, - Figure 5 illustrates the crystallographic orientation planes at a nanowire, - the FIG. 6 is a sectional view of a first embodiment of a first embodiment of the invention; FIG. second embodiment of a first embodiment of the invention, - Figure 8 illustrates a perspective view of Figure 6, - Figure 9 illustrates a sectional view along the section line Cl FIG. 8 is a view in section of a first embodiment of a second embodiment of the invention, FIG. section of a second implementation of a second embodiment of the invention, - Figure 12 illustrates a perspective view of Figure 10, - Figures 13 to 15 illustrate different stages of a manufacturing process. of a light emitting device, - Figure 16 illustrates a sectional view of a particular embodiment of the invention on the basis of Figure 6.
Description de modes préférentiels de l'invention On s'intéresse ici plus particulièrement aux diodes électroluminescentes (aussi connues sous l'acronyme LED par l'homme du métier), notamment de type coeur-coquille, dont la jonction p/n comporte un matériau semiconducteur présentant un champ électrique interne. Un tel matériau peut, par exemple, être un nitrure semi-conducteur en phase cristalline wurtzite comme le nitrure de gallium, le nitrure d'aluminium, ou peut-être de l'oxyde de zinc, etc. Les analyses réalisées dans le cadre de l'invention ont démontrées que la présence d'un champ électrique interne dans un matériau semi- conducteur peut provoquer un déséquilibre lorsque la cristallographie du matériau présente des plans d'orientation différents. Dans le cas particulier du GaN, un champ électrique interne géant, pouvant atteindre des valeurs de 9MW/cm est orienté comme le plan C (0001). Le plan C est dit alors polaire. A l'inverse, le plan M (1100) est non polaire. En conséquence, dans les boites/puits quantiques à base de GaN orientées selon le plan C, le champ électrique interne induit une modification des propriétés optiques et principalement une réduction de l'efficacité radiative, plus connue sous le nom d'effet Stark confiné quantique. En 3006 1 10 9 revanche, pour les boites/puits quantiques orientées selon des plans non polaires (plan M : 1100) ou semi-polaires, l'effet Stark est respectivement absent ou simplement réduit. Les figures 1 et 2 illustrent une structure de bandes calculée dans le cas d'un puits de GaN/AIGaN réalisé selon les 5 orientations (0001) donc un plan polaire pour la figure 1, et (1100) donc un plan non polaire pour la figure 2. L'effet Stark se manifeste par un non recouvrement des fonctions d'onde des électrons et des trous. Autrement dit, lorsqu'une diode a une structure présentant une orientation polaire et une orientation non polaire, le courant optera principalement pour une 10 zone de la diode présentant une impédance plus faible (c'est-à-dire une tension seuil plus faible ou une résistance série plus faible), ainsi, une grande majorité du courant passera par la zone de plan polaire. Cependant, cette zone de plan polaire est associée à un effet Stark comme évoqué ci-dessus et donc le rendement en est grandement 15 diminué du fait du non recouvrement illustré à la figure 1. De plus, l'effet Stark génère un spectre décalé vers le rouge, ce qui n'est pas souhaitable dans le cadre d'un dispositif émetteur de lumière. Ainsi, des enseignements donnés ci-dessus, il a résulté le développement d'un dispositif émetteur de lumière particulièrement 20 adapté de sorte à présenter un bon rendement et à favoriser le passage du courant par une surface d'orientation cristallographique non polaire afin d'obtenir le meilleur recouvrement des fonctions d'onde des électrons et des trous. Comme illustré aux figures 3 et 4, le dispositif émetteur de lumière 1 25 comprend un premier élément semi-conducteur 2 à champ électrique interne comportant une première surface 2a de première orientation cristallographique polaire et/ou semi-polaire, et une deuxième surface 2b de deuxième orientation cristallographique non polaire (aussi appelée apolaire). Autrement dit, le premier élément semi-conducteur 1 peut être formé par un nitrure semi-conducteur en phase cristalline wurtzite, notamment le nitrure de gallium, ou le nitrure d'aluminium. Ce premier élément semi-conducteur 2 est avantageusement dopé n. En outre, le dispositif 1 comporte un deuxième élément semi-conducteur 3, avantageusement dopé p. Une jonction 4 destinée à émettre de la lumière est formée entre le premier élément semi-conducteur 2 et le deuxième élément semi-conducteur 3 au moins au niveau de la deuxième surface 2b. On comprend alors que la jonction 4 est une jonction p/n. Le dispositif 1 comporte aussi une électrode 5 disposée en regard de la deuxième surface 2b, avec interposition du deuxième élément semi-conducteur 3 et ne présentant pas de partie à l'aplomb de la première surface 2a. Ainsi, dans ces conditions, le dispositif émetteur de lumière forme une diode électroluminescente. Par « jonction formée entre le premier élément semi-conducteur 2 et le deuxième élément semi-conducteur 3 au moins au niveau de la deuxième surface 2b », on entend que le deuxième élément semiconducteur 3 recouvre tout ou partie de la deuxième surface 2b avec éventuellement interposition d'une couche/zone active comprenant, par exemple, des puits quantiques. En fait, l'électrode 5 est configurée de sorte à injecter des porteurs dans le deuxième élément semi-conducteur 3. Lorsque ce deuxième élément semi-conducteur 3 est dopé p, l'électrode est configurée de sorte à injecter des trous dans le deuxième élément semi-conducteur 3. L'électrode 5 peut être en OTC (pour oxyde transparent conducteur).DESCRIPTION OF PREFERRED EMBODIMENTS OF THE INVENTION We are more particularly interested in light-emitting diodes (also known by the acronym LED as those skilled in the art), in particular of the core-shell type, whose p / n junction comprises a material semiconductor having an internal electric field. Such a material may, for example, be a wurtzite crystalline semiconductor nitride such as gallium nitride, aluminum nitride, or perhaps zinc oxide, and the like. The analyzes carried out in the context of the invention have demonstrated that the presence of an internal electric field in a semiconductor material can cause an imbalance when the crystallography of the material has different orientation planes. In the particular case of GaN, a giant internal electric field of up to 9MW / cm is oriented like the C (0001) plane. Plan C is then called polar. Conversely, the plane M (1100) is non-polar. As a result, in C-plane oriented GaN quantum boxes / wells, the internal electric field induces a change in optical properties and primarily a reduction in radiative efficiency, better known as the quantum confined Stark effect. . In contrast, for quantum boxes / wells oriented in non-polar (M: 1100 plane) or semi-polar planes, the Stark effect is respectively absent or simply reduced. FIGS. 1 and 2 illustrate a calculated band structure in the case of a GaN / AlGaN well made according to the orientations (0001) and thus a polar plane for FIG. 1, and (1100) therefore a non-polar plane for the Figure 2. The Stark effect is manifested by a non-overlap of wave functions of electrons and holes. That is, when a diode has a structure having a polar orientation and a non-polar orientation, the current will primarily opt for a diode area having a lower impedance (i.e. a lower threshold voltage or a lower series resistance), so a large majority of the current will pass through the polar plane area. However, this polar plane area is associated with a Stark effect as mentioned above and therefore the yield is greatly diminished by the non-overlap illustrated in FIG. 1. In addition, the Stark effect generates a spectrum shifted to red, which is undesirable in the context of a light emitting device. Thus, from the teachings given above, the result has been the development of a light emitting device which is particularly adapted so as to have a good yield and to promote the passage of the current through a non-polar crystallographic orientation surface in order to obtain the best recovery of wave functions of electrons and holes. As illustrated in FIGS. 3 and 4, the light emitting device 1 comprises a first internal electric field semiconductor element 2 comprising a first surface 2a of polar and / or semi-polar first crystallographic orientation, and a second surface 2b of second non-polar crystallographic orientation (also called apolar). In other words, the first semiconductor element 1 may be formed by a wurtzite crystalline phase semiconductor nitride, especially gallium nitride, or aluminum nitride. This first semiconductor element 2 is advantageously doped n. In addition, the device 1 comprises a second semiconductor element 3, advantageously doped p. A junction 4 for emitting light is formed between the first semiconductor element 2 and the second semiconductor element 3 at least at the second surface 2b. We then understand that the junction 4 is a junction p / n. The device 1 also comprises an electrode 5 disposed facing the second surface 2b, with the interposition of the second semiconductor element 3 and not having a portion in line with the first surface 2a. Thus, under these conditions, the light emitting device forms a light-emitting diode. By "junction formed between the first semiconductor element 2 and the second semiconductor element 3 at least at the level of the second surface 2b" is meant that the second semiconductor element 3 covers all or part of the second surface 2b with possibly interposition of a layer / active area comprising, for example, quantum wells. In fact, the electrode 5 is configured so as to inject carriers into the second semiconductor element 3. When this second semiconductor element 3 is p-doped, the electrode is configured so as to inject holes in the second semiconductor element 3. The electrode 5 may be in OTC (for transparent conductive oxide).
Par ailleurs, une autre électrode 6 peut être formée de sorte à injecter des porteurs dans le premier élément semi-conducteur 2 (pointillés). Lorsque ce premier élément semi-conducteur 2 est dopé n, ladite autre électrode 6 est configurée de sorte à injecter des électrons dans le premier élément semi-conducteur 2. Les premier et deuxième éléments semi-conducteurs 2,3 peuvent être constitués de mêmes matériaux mais dopés différemment entre un dopage p et un dopage n, ou peuvent être constitués de matériaux différents dopés différemment entre un dopage p et un dopage n.Furthermore, another electrode 6 may be formed so as to inject carriers into the first semiconductor element 2 (dotted). When this first semiconductor element 2 is doped n, said other electrode 6 is configured so as to inject electrons into the first semiconductor element 2. The first and second semiconductor elements 2, 3 can be made of the same materials but doped differently between p-doping and n-doping, or may consist of different materials doped differently between p-doping and n-doping.
Par « à l'aplomb », on entend par exemple que la normale de la première surface 2a, de préférence en tout point de la première surface 2a, ne passe pas par l'électrode 5 associée au deuxième élément semiconducteur 3. Ainsi, en évitant de placer une partie d'électrode 5 en face de la première surface 2a, on évite, ou on limite, l'utilisation de la première surface 2a dans le cadre de la génération de photons. Comme illustré à la figure 4, le dispositif 1 peut avantageusement comporter un substrat 7 et un organe 8 comprenant une paroi latérale 8a s'étendant du substrat 7 et rejoignant une extrémité 8b de l'organe 8 opposée au substrat 7. L'organe 8 comporte le premier élément semiconducteur 2 de sorte que l'extrémité 8b de l'organe 8 délimite (ou avantageusement constitue) la première surface 2a et que la deuxième surface 2b est délimitée par au moins une partie de la paroi latérale 8a. L'organe 8 peut être constitué par le premier élément semi-conducteur 2. 3006 1 10 12 Selon une réalisation non limitative, le rapport de la hauteur de l'organe 8 sur le plus grand diamètre de sa section est supérieur ou égal à 1 et inférieur à 1000. Pour un rapport de 1, cela signifie que la surface d'occupation au sol est proche de la surface active du composant (par 5 exemple à un facteur 2 près). Au-delà d'un facteur 1000, l'organe serait très long et, dans ces conditions, il serait compliqué de distribuer le courant jusqu'au sommet de l'organe 8. Avantageusement, l'organe 8 peut être obtenu par nucléation et croissance à partir du substrat 7. Ainsi, un élément de nucléation 9 peut 10 former la base de l'organe 8 à son interface avec le substrat 7. Selon un mode d'exécution préférentiel, le dispositif comporte un nanofil dont au moins une partie forme le premier élément semi-conducteur 2. En fait, l'organe 8 peut être constitué par le nanofil, par exemple obtenu par croissance à partir de l'élément de nucléation 9. Ainsi, le dispositif 15 émetteur de lumière peut comporter une diode électroluminescente coeur-coquille formée en partie par le nanofil. De préférence, le nanofil présente, dans un plan sensiblement perpendiculaire à sa direction de croissance (c'est-à-dire un plan sensiblement parallèle au plan du substrat), une section de profil hexagonale. La figure 5 illustre l'organe 8 20 constitué par un nanofil après sa croissance à partir du substrat 7. Dans ce cas, la paroi latérale 8a est délimitée par six pans plans adjacents deux à deux et s'étendant chacun entre le substrat 7 et l'extrémité 8b de l'organe 8. Cette forme hexagonale peut être obtenue à partir d'un substrat en saphir, par exemple par croissance d'un nanofil en nitrure de gallium. Il résulte d'une telle croissance, notamment lorsque le substrat 7 est d'orientation 111 sans couche de nucléation, que l'extrémité 8b est d'orientation cristallographique sur plan C (c'est-à-dire orientation polaire) et que chacun des pans présente une orientation cristallographique sur plan M, (c'est-à-dire non polaire). En fait, de manière générale, si le deuxième élément semi-conducteur 3 recouvre la première surface 2a et la deuxième surface 2b, il résulte la formation de deux types de diodes électroluminescentes au sein de la même jonction. Une première diode dite axiale utilisant la première surface 2a et une deuxième diode dite radiale utilisant la deuxième surface 2b. Ainsi, l'approche proposée consiste selon un premier mode d'exécution à conserver ces deux types de diode en favorisant la diode radiale dans laquelle l'effet Stark est très limité ou absent (cas de la figure 2), et selon un deuxième mode, plus radical, à supprimer la diode axiale. Dans les différents modes d'exécution décrits ci-après, l'électrode 5 et le deuxième élément semi-conducteur 3 forment préférentiellement une structure s'étendant entre un premier plan Pl et un deuxième plan P2 sensiblement parallèles entre eux, ces premier et deuxième plans P1, P2 étant aussi sensiblement parallèles à un troisième plan P3 incluant le substrat 7, le premier plan P1 étant plus éloigné du substrat 7 que le deuxième plan P2.By "plumb" means for example that the normal of the first surface 2a, preferably at any point of the first surface 2a, does not pass through the electrode 5 associated with the second semiconductor element 3. avoiding placing an electrode portion 5 in front of the first surface 2a, it avoids or limits the use of the first surface 2a in the context of the generation of photons. As illustrated in Figure 4, the device 1 may advantageously comprise a substrate 7 and a member 8 comprising a side wall 8a extending from the substrate 7 and joining an end 8b of the member 8 opposite the substrate 7. The member 8 comprises the first semiconductor element 2 so that the end 8b of the member 8 delimits (or advantageously constitutes) the first surface 2a and the second surface 2b is delimited by at least a portion of the side wall 8a. The member 8 can be constituted by the first semiconductor element 2. 3006 1 10 12 According to a non-limiting embodiment, the ratio of the height of the member 8 to the largest diameter of its section is greater than or equal to 1 and less than 1000. For a ratio of 1, this means that the area of occupancy on the ground is close to the active surface of the component (for example to a factor of 2). Beyond a factor of 1000, the organ would be very long and, under these conditions, it would be difficult to distribute the current to the top of the organ 8. Advantageously, the organ 8 can be obtained by nucleation and Thus, a nucleation element 9 can form the base of the element 8 at its interface with the substrate 7. According to a preferred embodiment, the device comprises a nanowire of which at least a part forms the first semiconductor element 2. In fact, the member 8 may be constituted by the nanowire, for example obtained by growth from the nucleation element 9. Thus, the light emitting device 15 may comprise a diode heart-shell electroluminescent formed partly by the nanowire. Preferably, the nanowire has, in a plane substantially perpendicular to its direction of growth (that is to say a plane substantially parallel to the plane of the substrate), a section of hexagonal profile. FIG. 5 illustrates the member 8 consisting of a nanowire after its growth from the substrate 7. In this case, the side wall 8a is delimited by two adjacent flat planes in pairs and each extending between the substrate 7 and the end 8b of the member 8. This hexagonal shape can be obtained from a sapphire substrate, for example by growth of a nanowire gallium nitride. As a result of such growth, especially when the substrate 7 is oriented 111 without a nucleation layer, the end 8b is of crystallographic orientation on C plane (ie polar orientation) and that each sections have a crystallographic orientation on plane M, (that is to say non-polar). In fact, in general, if the second semiconductor element 3 covers the first surface 2a and the second surface 2b, it results in the formation of two types of light emitting diodes within the same junction. A first so-called axial diode using the first surface 2a and a second so-called radial diode using the second surface 2b. Thus, the proposed approach consists in a first embodiment of maintaining these two types of diode favoring the radial diode in which the Stark effect is very limited or absent (case of Figure 2), and in a second mode , more radical, to remove the axial diode. In the various embodiments described below, the electrode 5 and the second semiconductor element 3 preferentially form a structure extending between a first plane P1 and a second plane P2 that are substantially parallel to one another, these first and second planes P1, P2 also being substantially parallel to a third plane P3 including the substrate 7, the first plane P1 being further away from the substrate 7 than the second plane P2.
Selon le premier mode d'exécution illustré aux figures 6 et 7, le deuxième élément semi-conducteur 3 est disposé de sorte à former la jonction au niveau de la première surface 2a et de la deuxième surface 2b, ceci formant notamment respectivement une première diode électroluminescente et une deuxième diode électroluminescente.According to the first embodiment illustrated in FIGS. 6 and 7, the second semiconductor element 3 is arranged so as to form the junction at the level of the first surface 2a and the second surface 2b, this forming in particular respectively a first diode electroluminescent and a second light emitting diode.
Autrement dit, le deuxième élément semi-conducteur 3 recouvre tout ou partie de la première surface 2a et tout ou partie de la deuxième surface 2b avec ou sans interposition d'une couche active comprenant par exemple des puits quantiques. En fait, selon ce premier mode de réalisation, l'électrode 5 est agencée de sorte à ce que le passage du courant dans la deuxième diode électroluminescente soit favorisé par rapport au passage du courant dans la première diode électroluminescente. Ceci peut, par exemple, être réalisé par le fait que la résistance électrique entre l'électrode 5 et la première surface 2a est supérieure à la résistance électrique entre l'électrode 5 et la deuxième surface 2b. Pour comprendre le phénomène, il faut représenter la première diode électroluminescente et la deuxième diode électroluminescente comme des diodes électroluminescentes branchées en parallèle. Comme évoqué précédemment, dans le cas classique la première diode électroluminescente consomme une grande partie du courant et pour rééquilibrer les choses il suffit d'augmenter la résistance série de la première diode électroluminescente. La suppression d'une partie de l'électrode 5 à l'aplomb va forcer le courant à circuler dans le deuxième élément semi-conducteur et faire plus de chemin pour passer par l'électrode 5 associée au deuxième élément semi-conducteur 3.In other words, the second semiconductor element 3 covers all or part of the first surface 2a and all or part of the second surface 2b with or without the interposition of an active layer comprising, for example, quantum wells. In fact, according to this first embodiment, the electrode 5 is arranged so that the passage of the current in the second light emitting diode is favored with respect to the passage of the current in the first light emitting diode. This may, for example, be achieved by the fact that the electrical resistance between the electrode 5 and the first surface 2a is greater than the electrical resistance between the electrode 5 and the second surface 2b. To understand the phenomenon, it is necessary to represent the first light-emitting diode and the second light-emitting diode as electroluminescent diodes connected in parallel. As mentioned above, in the conventional case the first light-emitting diode consumes a large part of the current and to rebalance things simply increase the series resistance of the first light-emitting diode. The deletion of a portion of the electrode 5 vertically will force the current to flow in the second semiconductor element and make more way to pass through the electrode 5 associated with the second semiconductor element 3.
Selon une première mise en oeuvre du premier mode d'exécution illustrée à la figure 6, l'extrémité 8b (délimitant la première surface 2a) de l'organe 8 est disposée entre le substrat 7 et une troisième surface planaire 10, notamment sensiblement parallèle au substrat 7, au niveau de laquelle l'électrode 5 et le deuxième élément semi-conducteur 3 affleurent. De préférence, la troisième surface planaire 10 est constituée par l'affleurement de l'électrode 5 et du deuxième élément semi-conducteur 3. Plus particulièrement, la troisième surface 10 peut être incluse dans le premier plan P1 et l'électrode 5 et le deuxième élément semi-conducteur 3 affleurent aussi au niveau du deuxième plan P2. Par ailleurs, l'extrémité 8b peut être incluse dans un quatrième plan P4 sensiblement parallèle aux plans P1, P2 et P3 et disposé entre les premier et deuxième plans PI et P2.According to a first implementation of the first embodiment illustrated in Figure 6, the end 8b (defining the first surface 2a) of the member 8 is disposed between the substrate 7 and a third planar surface 10, in particular substantially parallel to the substrate 7, at which the electrode 5 and the second semiconductor element 3 are flush. Preferably, the third planar surface 10 is constituted by the outcropping of the electrode 5 and the second semiconductor element 3. More particularly, the third surface 10 can be included in the first plane P1 and the electrode 5 and the second semiconductor element 3 are also flush with the second plane P2. Furthermore, the end 8b may be included in a fourth plane P4 substantially parallel to the planes P1, P2 and P3 and disposed between the first and second planes PI and P2.
Selon une deuxième mise en oeuvre du premier mode d'exécution illustrée à la figure 7, l'extrémité 8b (délimitant la première surface 2a) de l'organe 8 et une face de l'électrode 5 opposée au substrat 7 sont incluses dans un même plan (P4), de préférence sensiblement parallèle au plan du substrat 7. Plus particulièrement, une face du deuxième élément semi-conducteur 3 opposée au substrat 7 peut être incluse dans le premier plan P1, une face de l'électrode 5 et une face du deuxième élément semi-conducteur 3 en regard du substrat 7 peuvent être incluses dans le deuxième plan P2 et l'extrémité 8b et une face de l'électrode opposée au substrat peuvent être incluses dans un quatrième plan P4 parallèle aux plans P1, P2 et P3 et disposé entre les premier et deuxième plans PI et P2. La deuxième mise en oeuvre du premier mode d'exécution est avantageuse par rapport à la première mise en oeuvre du premier mode d'exécution dans le sens où elle magnifie la valeur de la résistance série de la première diode, le courant aura alors encore plus tendance à passer par la deuxième diode au détriment de la première diode. De manière équivalente, l'électrode 5 pourra également présenter une épaisseur croissante au moins entre les plans PI et P4 de la figure 7. De préférence, comme illustré aux figures 8 et 9, le deuxième élément 25 semi-conducteur 3 forme un fourreau dans lequel est disposée au moins une partie de l'organe 8 comprenant l'extrémité dudit organe 8. Par définition, un fourreau comporte un trou non débouchant, le fond du trou non débouchant étant alors en face de la première surface 2a. Par ailleurs, de préférence uniquement, la paroi latérale du deuxième élément semi-conducteur 3, c'est-à-dire une paroi du deuxième élément semi-conducteur 3 sensiblement perpendiculaire au substrat 7, est recouverte par l'électrode 5. Autrement dit, l'électrode 5 peut former une gaine ouverte à ses deux extrémités et entourant le deuxième élément semi-conducteur 3. Selon un deuxième mode d'exécution illustré aux figures 10 et 11, le deuxième élément semi-conducteur 3 est disposé de sorte à former la jonction 4 avec le premier élément semi-conducteur 2 uniquement au niveau de la deuxième surface 2b. Autrement dit, la première surface 2a ne participe pas à former la jonction 4, c'est-à-dire qu'à l'aplomb de la première surface 2a, il n'y a pas de partie du deuxième élément semi- conducteur 2, ni d'éventuelle couche active contenant des puits quantiques. Selon une première mise en oeuvre du deuxième mode d'exécution illustrée à la figure 10, le dispositif comporte une troisième surface planaire 10 au niveau de laquelle affleurent l'extrémité 8b de l'organe 8 (délimitée par la première surface 2a), le deuxième élément semi- conducteur 3, et une face de l'électrode 5 opposée au substrat 7, la troisième surface 10 étant de préférence inclue dans un plan sensiblement parallèle au plan du substrat 7, notamment le premier plan P1 défini précédemment. Une face de l'électrode 5 et une face du deuxième élément semi-conducteur 3 en regards du substrat 7 peuvent être incluses dans le deuxième plan P2 disposé entre le premier plan P1 et le troisième plan P3 incluant le substrat 7.According to a second implementation of the first embodiment illustrated in FIG. 7, the end 8b (delimiting the first surface 2a) of the member 8 and a face of the electrode 5 opposite the substrate 7 are included in a same plane (P4), preferably substantially parallel to the plane of the substrate 7. More particularly, a face of the second semiconductor element 3 opposite the substrate 7 may be included in the first plane P1, a face of the electrode 5 and a face of the second semiconductor element 3 facing the substrate 7 may be included in the second plane P2 and the end 8b and a face of the electrode opposite to the substrate may be included in a fourth plane P4 parallel to the planes P1, P2 and P3 and disposed between the first and second planes PI and P2. The second implementation of the first embodiment is advantageous compared to the first implementation of the first embodiment in the sense that it magnifies the value of the series resistance of the first diode, the current will then even more tend to go through the second diode at the expense of the first diode. Equivalently, the electrode 5 may also have an increasing thickness at least between the planes PI and P4 of FIG. 7. Preferably, as illustrated in FIGS. 8 and 9, the second semiconductor element 3 forms a sleeve in which is disposed at least a portion of the member 8 comprising the end of said member 8. By definition, a sheath has a non-opening hole, the bottom of the non-opening hole then being in front of the first surface 2a. Furthermore, preferably only, the side wall of the second semiconductor element 3, that is to say a wall of the second semiconductor element 3 substantially perpendicular to the substrate 7, is covered by the electrode 5. In other words the electrode 5 can form an open cladding at its two ends and surrounding the second semiconductor element 3. According to a second embodiment illustrated in FIGS. 10 and 11, the second semiconductor element 3 is arranged so as to forming the junction 4 with the first semiconductor element 2 only at the second surface 2b. In other words, the first surface 2a does not participate in forming the junction 4, that is to say that in line with the first surface 2a, there is no part of the second semiconductor element 2 or any active layer containing quantum wells. According to a first implementation of the second embodiment illustrated in FIG. 10, the device comprises a third planar surface 10 at which the end 8b of the member 8 (delimited by the first surface 2a) is exposed. second semiconductor element 3, and a face of the electrode 5 opposite to the substrate 7, the third surface 10 being preferably included in a plane substantially parallel to the plane of the substrate 7, in particular the first plane P1 defined above. One face of the electrode 5 and one face of the second semiconductor element 3 facing the substrate 7 may be included in the second plane P2 disposed between the first plane P1 and the third plane P3 including the substrate 7.
Selon une deuxième mise en oeuvre du deuxième mode d'exécution illustrée à la figure 11, le dispositif comporte une troisième surface planaire 10 au niveau de laquelle affleurent l'extrémité 8b de l'organe 8 (délimitée par la première surface 2a) et le deuxième élément semi- conducteur 3. Par ailleurs le dispositif comporte un épaulement 11 formé par l'électrode 5 et le deuxième élément semi-conducteur 3 de sorte que la troisième surface 10 est disposée entre le substrat 7 et un plan incluant une face de l'électrode 5 opposée au substrat 7. Dans ce cas, le premier plan P1 peut inclure la face de l'électrode 5 opposée au substrat 7, le deuxième plan P2 peut inclure une face de l'électrode 5 et une face du deuxième élément semi-conducteur 3 en regards du substrat 7, et un quatrième plan P4 peut inclure la troisième surface 10. Les première et deuxième mises en oeuvre du deuxième mode d'exécution permettent toutes deux de supprimer la première diode électroluminescente évoquée précédemment. De préférence, comme illustré à la figure 12, le deuxième élément semi-conducteur 3 et l'électrode 5 forment chacun une gaine ouverte à ses deux extrémités, la gaine formée par le deuxième élément semi-conducteur 3 entourant au moins une partie de l'organe 8 et la gaine formée par l'électrode 5 entourant le deuxième élément semi-conducteur 3. Ces deux gaines sont, de préférence, coaxiales et d'axe sensiblement parallèles à l'axe longitudinal de l'organe 8 sensiblement perpendiculaire au substrat 7. L'invention est aussi relative à un procédé de fabrication d'un dispositif émetteur de lumière notamment tel que décrit précédemment.According to a second implementation of the second embodiment illustrated in FIG. 11, the device comprises a third planar surface 10 at which the end 8b of the member 8 (delimited by the first surface 2a) is exposed and the second semiconductor element 3. Furthermore, the device comprises a shoulder 11 formed by the electrode 5 and the second semiconductor element 3 so that the third surface 10 is disposed between the substrate 7 and a plane including a face of the electrode 5 opposed to the substrate 7. In this case, the first plane P1 may include the face of the electrode 5 opposite the substrate 7, the second plane P2 may include a face of the electrode 5 and a face of the second semi element. -conducteur 3 facing the substrate 7, and a fourth plane P4 may include the third surface 10. The first and second implementations of the second embodiment both allow to delete the first diode lectroluminescente mentioned above. Preferably, as illustrated in FIG. 12, the second semiconductor element 3 and the electrode 5 each form an open sheath at its two ends, the sheath formed by the second semiconductor element 3 surrounding at least a portion of the semiconductor element. 8 and the sheath member formed by the electrode 5 surrounding the second semiconductor element 3. These two sheaths are preferably coaxial and of axis substantially parallel to the longitudinal axis of the member 8 substantially perpendicular to the substrate 7. The invention also relates to a method of manufacturing a light emitting device in particular as described above.
Un tel procédé de fabrication peut comporter une étape de formation d'un premier élément semi-conducteur 2 à champ électrique interne comportant une première surface 2a de première orientation cristallographique polaire et/ou semi-polaire et une deuxième surface 2b de deuxième orientation cristallographique non polaire comme illustré à la figure 13. En particulier, il peut être fourni un substrat 7 (figure 13), notamment un substrat en saphir, et l'étape de formation du premier élément semi- conducteur 2 peut être réalisée notamment en faisant croître, à partir du substrat 7, un nanofil formant le premier élément semi-conducteur 2 (de préférence à partir d'un élément de nucléation 9), de sorte que la paroi latérale du nanofil forme la deuxième surface 2b et rejoigne une extrémité du nanofil, opposée au substrat 7, formant la première surface 2a. Par ailleurs, le procédé peut comporter une étape de dopage, notamment de type n, du premier élément semi-conducteur 2 en vue de réaliser la jonction décrite ci-avant dans le cadre du dispositif. Par exemple, ce dopage peut être réalisé au cours de la croissance du premier élément semi-conducteur. Le dopage n peut être réalisé en introduisant lors de la croissance un précurseur d'un donneur, dans le cas du GaN il s'agit par exemple de Si. Après l'étape de formation du premier élément semi-conducteur 2, le procédé peut comporter une étape de formation de la jonction 4 émettrice de lumière entre le premier élément semi-conducteur 2 et un deuxième élément semi-conducteur 3 au moins au niveau de la deuxième surface 2b (figure 14). Ceci peut par exemple être réalisé en recouvrant au moins une partie du nanofil 8 correspondant à la deuxième surface 2b, avec ou sans interposition de puits quantiques, avec le deuxième élément semi- conducteur 3.Such a manufacturing method may comprise a step of forming a first internal electric field semiconductor element 2 having a first surface 2a of first polar and / or semi-polar crystallographic orientation and a second surface 2b of second non-crystallographic orientation. as shown in FIG. 13. In particular, a substrate 7 (FIG. 13) may be provided, in particular a sapphire substrate, and the step of forming the first semiconductor element 2 may be carried out in particular by growing, from the substrate 7, a nanowire forming the first semiconductor element 2 (preferably from a nucleation element 9), so that the side wall of the nanowire forms the second surface 2b and joins one end of the nanowire, opposed to the substrate 7, forming the first surface 2a. Moreover, the method may comprise a doping step, in particular of n-type, of the first semiconductor element 2 in order to achieve the junction described above in the context of the device. For example, this doping can be carried out during the growth of the first semiconductor element. Doping can be carried out by introducing during growth a precursor of a donor, in the case of GaN it is for example Si. After the step of forming the first semiconductor element 2, the process can comprise a step of forming the light-emitting junction 4 between the first semiconductor element 2 and a second semiconductor element 3 at least at the level of the second surface 2b (FIG. 14). This may for example be achieved by covering at least a portion of the nanowire 8 corresponding to the second surface 2b, with or without the interposition of quantum wells, with the second semiconductor element 3.
Par ailleurs, le procédé peut comporter une étape de dopage, notamment de type p, du deuxième élément semi-conducteur 3 en vue de réaliser la jonction 4 décrite ci-avant. Par exemple, ce dopage peut être réalisé au cours de la croissance du deuxième élément semi-conducteur. Le dopage p peut être réalisé en introduisant lors de la croissance un précurseur d'un accepteur en plus des précurseurs du GaN, dans le cas du GaN il s'agit par exemple de Mg (ou du Zn) les précurseur du GaN sont, par exemple tri méthyl gallium et ammoniac. Enfin le procédé comporte une étape de formation d'une électrode 10 associée au deuxième semi-conducteur et disposée de sorte à ne pas présenter de partie à l'aplomb de la première surface 2a (figures 3, 4, 6, 7, 8, 10, 11 et 12). L'électrode 5 peut en fait être formée en deux temps. Dans un premier temps il est réalisé au moins un recouvrement du deuxième élément 15 semi-conducteur 3, de préférence en totalité sauf au niveau d'une face du deuxième élément semi-conducteur 3 en regard du substrat 7, par un matériau 12 (par exemple du TCO) destiné à former l'électrode 5 (figure 15). Dans un deuxième temps la formation de l'électrode comporte une étape de gravure pour former l'une des réalisations choisie parmi les 20 figures 3, 4, 6, 7, 8, 10, 11 ou 12. Autrement dit, l'étape de formation de l'électrode 5 peut comporter une étape de retrait par gravure en direction du substrat 7 d'une partie du matériau destiné à former l'électrode 5 au moins jusqu'à affleurement du deuxième élément semi-conducteur 3, ou une étape de retrait par gravure en direction du substrat 7 d'une partie du 25 matériau destiné à former l'électrode et d'une partie du deuxième élément semi-conducteur 3 au moins jusqu'à affleurement de la première surface 2a.Furthermore, the method may comprise a doping step, in particular of p type, of the second semiconductor element 3 in order to perform the junction 4 described above. For example, this doping can be carried out during the growth of the second semiconductor element. P doping can be achieved by introducing during growth a precursor of an acceptor in addition to precursors of GaN, in the case of GaN it is for example Mg (or Zn) the precursors of GaN are, for example. example tri methyl gallium and ammonia. Finally, the method comprises a step of forming an electrode 10 associated with the second semiconductor and arranged so as not to present a portion in line with the first surface 2a (FIGS. 3, 4, 6, 7, 8, 10, 11 and 12). The electrode 5 can in fact be formed in two stages. In a first step, at least one covering of the second semiconductor element 3 is performed, preferably all except at one face of the second semiconductor element 3 facing the substrate 7, with a material 12 (for example example of the TCO) for forming the electrode 5 (FIG. 15). In a second step, the formation of the electrode comprises an etching step to form one of the embodiments chosen from FIGS. 3, 4, 6, 7, 8, 10, 11 or 12. In other words, the step of formation of the electrode 5 may comprise a step of etching towards the substrate 7 of a part of the material intended to form the electrode 5 at least until the second semiconductor element 3 is flush, or a step of etching removal towards the substrate 7 of a portion of the material for forming the electrode and a portion of the second semiconductor element 3 at least as far as the first surface 2a is outcropping.
Dans le cas où l'on souhaite former un dispositif selon l'une des figures 6 ou 7, la gravure du matériau 12 destiné à former l'électrode est avantageusement anisotrope c'est-à-dire que le matériau 12 destiné à former l'électrode doit être gravé sur un plan parallèle au plan polaire ou semi-polaire issu du premier élément semi-conducteur 2, et non gravé sur les plans non polaires. Par ailleurs, la gravure du matériau destiné à former l'électrode 5 présente, de préférence, une sélectivité de gravure importante par rapport aux semi-conducteurs formant le dispositif, ceci afin d'éviter de détériorer le reste du dispositif (notamment le nanofil). Si le premier élément semi-conducteur 2 est en GaN et l'électrode 5 est un oxyde transparent conducteur composé d'ITO (oxyde d'indium-étain), on pourra, par exemple, utiliser un mélange gazeux comprenant du méthane et de l'hydrogène car ce mélange ne grave pas le GaN. De plus, la gravure ne requiert pas de photolithographie, car on utilise les formes atypiques d'un dispositif coeur-coquille tel qu'illustré à la figure 15. En fait, à l'issue de l'étape de retrait par gravure, on obtient une diode coeur-coquille dépourvue de son sommet en OTC. Concernant le deuxième mode d'exécution des figures 10 ou 11, le matériau 12 peut être gravé comme décrit ci-avant puis une gravure anisotropique peut venir retirer le deuxième matériau semi-conducteur 3 à l'aplomb de la première surface 2a ainsi que l'éventuelle couche active à l'aplomb de la première surface 2a. De manière générale à tout ce qui a été dit précédemment, le deuxième élément semi-conducteur 3 peut être réalisé en GaN, InGaN, AIGaN, 25 ZnO, ZnMgO, ... un semi-conducteur organique de conductivité opposée à celle du matériau composant le semi-conducteur 2 (Par exemple : Pedot-PSS, Cu Pc, NPB dopé F4TCNQ, TPD dopé F4TCNQ....)l'électrode 5 peut être réalisée en OTC (pour Oxyde Transparent Conducteur). Par ailleurs, le dispositif émetteur de lumière peut être passivé. Ainsi, de préférence, une couche de passivation est disposée de sorte à limiter autant que possible la conduction de surface des semi-conducteurs utilisés. La couche de passivation peut être formée par dépôt conforme ou non conforme d'un oxyde, d'un nitrure ou d'un oxynitrure comme par exemple SiO2, Si3N4, etc., ou encore un empilement des matériaux précités.In the case where it is desired to form a device according to one of FIGS. 6 or 7, the etching of the material 12 intended to form the electrode is advantageously anisotropic, that is to say that the material 12 intended to form the electrode The electrode must be etched on a plane parallel to the polar or semi-polar plane from the first semiconductor element 2, and not etched on the non-polar planes. Moreover, the etching of the material intended to form the electrode 5 preferably has a high etching selectivity with respect to the semiconductors forming the device, in order to avoid damaging the rest of the device (in particular the nanowire). . If the first semiconductor element 2 is GaN and the electrode 5 is a conductive transparent oxide composed of ITO (indium-tin oxide), it is possible, for example, to use a gaseous mixture comprising methane and lithium. because this mixture does not damage GaN. In addition, the etching does not require photolithography, because the atypical forms of a core-shell device are used as illustrated in FIG. 15. In fact, at the end of the etching removal step, gets a heart-shell diode devoid of its top in OTC. With regard to the second embodiment of FIGS. 10 or 11, the material 12 may be etched as described above, then an anisotropic etching may come to withdraw the second semiconductor material 3 vertically above the first surface 2 a as well as the any active layer directly above the first surface 2a. In a general manner to all that has been said above, the second semiconductor element 3 can be made of GaN, InGaN, AIGaN, ZnO, ZnMgO, ... an organic semiconductor of conductivity opposite that of the component material. the semiconductor 2 (For example: Pedot-PSS, Cu Pc, NPB doped F4TCNQ, TPD doped F4TCNQ ....) the electrode 5 can be performed in OTC (for Transparent Conductive Oxide). Moreover, the light emitting device can be passivated. Thus, preferably, a passivation layer is arranged so as to limit as much as possible the surface conduction of the semiconductors used. The passivation layer may be formed by conformal or non-compliant deposition of an oxide, a nitride or an oxynitride, for example SiO 2, Si 3 N 4, etc., or a stack of the abovementioned materials.
En outre, comme évoqué, la jonction 4 entre les premier et deuxième éléments semi-conducteurs 2, 3 peut comporter une zone (ou couche) active disposée entre le premier élément semi-conducteur et le deuxième élément semi-conducteur. Cette zone active est conformée de sorte à concentrer la recombinaison des trous et des électrons injectés soit à l'interface de la jonction entre le premier élément semi-conducteur 2 et le deuxième élément semi-conducteur 3 soit dans la zone active. Cette zone active peut, par exemple, comporter une structure de type multi puits quantiques, par exemple cette zone active est à base de AlxGayln,N avec x, y et z des coefficients stoechiométriques pouvant varier chacun de 0 à 1 inclus et dont la somme est égale à 1, ces coefficients variant périodiquement pour former respectivement les puits et les barrières des puits dites « cladding layer » en langue anglaise. Bien entendu, ceci n'est qu'un exemple et l'homme du métier est capable d'adapter cette couche active en fonction de ses besoins.In addition, as mentioned, the junction 4 between the first and second semiconductor elements 2, 3 may comprise an active zone (or layer) disposed between the first semiconductor element and the second semiconductor element. This active zone is shaped so as to concentrate the recombination of the injected holes and electrons either at the interface of the junction between the first semiconductor element 2 and the second semiconductor element 3 or in the active zone. This active zone may, for example, comprise a multi-quantum well structure, for example this active zone is based on AlxGayln, N with x, y and z stoichiometric coefficients may each vary from 0 to 1 inclusive and the sum of is equal to 1, these coefficients periodically varying to form respectively the wells and the barriers of so-called "cladding layers" in the English language. Of course, this is only an example and the skilled person is able to adapt this active layer according to his needs.
Selon un exemple particulier de réalisation illustré à la figure 16, le substrat 100 comporte un empilement selon une première direction dl et comprenant successivement un premier contact 101 formant une première électrode, une couche en silicium 102, une couche de nitrure d'aluminium 103. Ensuite, toujours selon cette première direction d1 un nanofil 104 en nitrure de gallium s'étend à partir de la couche de nitrure d'aluminium 103 de sorte à présenter successivement un premier dopage de type n compris entre 1019 et1029 cm-3 sur une hauteur hl d'environ 4pm et un deuxième dopage de type n à environ 1017 sur une hauteur h2 d'environ 6pm. La largeur ll de ce nanofil 104 est d'environ 1µm et sa hauteur totale h3 est d'environ 10pm. Selon une deuxième direction d2 bidirectionnelle sensiblement perpendiculaire à la première direction dl le nanofil 104 est recouvert par une couche active 105. Cette couche active 102 d'une épaisseur de lOnm selon la deuxième direction d2 comprend une alternation de couches en NID-GaN BQ (BQ pour barrière quantique ou « cladding layer ») et de couches en InGaN PQ (PQ pour puit quantique) d'épaisseur de 1,5nm de sorte à former les puits quantiques.According to a particular exemplary embodiment illustrated in FIG. 16, the substrate 100 comprises a stack in a first direction d1 and successively comprising a first contact 101 forming a first electrode, a silicon layer 102, an aluminum nitride layer 103. Then, still in this first direction of a gallium nitride nanowire 104 extends from the aluminum nitride layer 103 so as to successively present a first n-type doping between 1019 and 1029 cm-3 over a height hl of about 4pm and a second n-type doping at about 1017 over a height h2 of about 6pm. The width ll of this nanowire 104 is about 1 μm and its total height h3 is about 10 μm. In a bidirectional second direction d2 substantially perpendicular to the first direction d1 the nanowire 104 is covered by an active layer 105. This active layer 102 having a thickness of 10 nm in the second direction d2 comprises alternating layers of NID-GaN BQ ( BQ for quantum barrier or "cladding layer") and layers in InGaN PQ (PQ for quantum well) of thickness of 1.5nm so as to form the quantum wells.
Ensuite, toujours selon la deuxième direction d2 la zone active est recouverte par le deuxième élément semi-conducteur 106 en nitrure de gallium dopé p de sorte à former la jonction p/n. En outre, un deuxième contact 107 en OTC formant l'électrode destinée à injecter les trous dans le deuxième élément semi-conducteur présente une épaisseur comprise entre 10 nm et 100pm. Dans cet exemple, le plan P1 est situé à une hauteur h4 par rapport au substrat et le plan P2 est situé à la hauteur h1. Cet exemple particulier de la figure 16 permet de former un dispositif du type de celui décrit en relation avec la figure 6, l'homme du métier est alors apte à dériver à partir de ce qui vient d'être dit les dimensions pour réaliser les dispositifs selon les différents modes d'exécution et leurs mises en oeuvres.Then, still in the second direction d2 the active area is covered by the second semiconductor element 106 p-doped gallium nitride so as to form the junction p / n. In addition, a second contact OTC 107 forming the electrode for injecting the holes in the second semiconductor element has a thickness between 10 nm and 100pm. In this example, the plane P1 is located at a height h4 relative to the substrate and the plane P2 is located at the height h1. This particular example of FIG. 16 makes it possible to form a device of the type of that described with reference to FIG. 6, the person skilled in the art is then able to derive from what has just been said the dimensions to make the devices according to the different modes of execution and their implementations.
En particulier, l'homme du métier adaptera aisément l'invention dans les cas où la surface 8b est composée de plusieurs surfaces d'orientation cristallographique distinctes de celle de la surface 8a. Un système d'affichage ou d'éclairage peut comporter un ou plusieurs dispositifs émetteurs de lumière tels que décrits ci-dessus. Dans la présente description, « sensiblement parallèle » peut correspondre à exactement parallèle ou parallèle à plus ou moins 10 degrés. Par ailleurs, « sensiblement perpendiculaire » peut correspondre à exactement perpendiculaire ou perpendiculaire à plus ou moins 10 degrés.In particular, those skilled in the art will easily adapt the invention in cases where the surface 8b is composed of several crystallographic orientation surfaces distinct from that of the surface 8a. A display or lighting system may include one or more light emitting devices as described above. In the present description, "substantially parallel" may correspond to exactly parallel or parallel to plus or minus 10 degrees. On the other hand, "substantially perpendicular" may be exactly perpendicular or perpendicular to plus or minus 10 degrees.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1354760A FR3006110A1 (en) | 2013-05-27 | 2013-05-27 | HIGH-PERFORMANCE HEART-SHELL TYPE LIGHT EMITTING DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1354760A FR3006110A1 (en) | 2013-05-27 | 2013-05-27 | HIGH-PERFORMANCE HEART-SHELL TYPE LIGHT EMITTING DEVICE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3006110A1 true FR3006110A1 (en) | 2014-11-28 |
Family
ID=48906373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1354760A Withdrawn FR3006110A1 (en) | 2013-05-27 | 2013-05-27 | HIGH-PERFORMANCE HEART-SHELL TYPE LIGHT EMITTING DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3006110A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009009612A2 (en) * | 2007-07-09 | 2009-01-15 | Nanocrystal, Llc | Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material |
| US20100276664A1 (en) * | 2006-03-10 | 2010-11-04 | Hersee Stephen D | Thin-walled structures |
-
2013
- 2013-05-27 FR FR1354760A patent/FR3006110A1/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100276664A1 (en) * | 2006-03-10 | 2010-11-04 | Hersee Stephen D | Thin-walled structures |
| WO2009009612A2 (en) * | 2007-07-09 | 2009-01-15 | Nanocrystal, Llc | Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2979307B1 (en) | Light-emitting diode with multiple quantum wells and asymmetric p-n junction | |
| EP2203939B1 (en) | Optoelectronic device including nanowires, and corresponding methods | |
| EP3036776B1 (en) | Light emitting diode with an active region comprising inn layers | |
| EP3384537B1 (en) | Optoelectronic apparatus comprising tridimensional semiconductor structures in axial configuration | |
| WO2012163899A1 (en) | Semiconductor structure for emitting light, and method for manufacturing such a structure | |
| FR2975532A1 (en) | ELECTRICAL CONNECTION IN SERIES OF LIGHT EMITTING NANOWIRES | |
| FR2923651A1 (en) | PN junction forming method for nanowire of e.g. LED, involves polarizing conductor element such that regions are created in nanowire, where regions comprise conductivity carriers provided with PN junction between them | |
| FR2964796A1 (en) | Optoelectronic light emitting device i.e. gallium nitride based LED, has p-doped planarized layer allowing radial injection of holes in nanowire, and n-type silicon substrate allowing axial injection of electrons in nanowire | |
| US20160020364A1 (en) | Two step transparent conductive film deposition method and gan nanowire devices made by the method | |
| EP3373345A1 (en) | Optoelectronic device comprising light-emitting diodes with improved light extraction | |
| EP3347917B1 (en) | Electroluminescent device with integrated light sensor | |
| FR3010575A1 (en) | LOCALIZED PHOTONIC CRYSTAL LIGHT EMITTING DIODE | |
| EP3503222A1 (en) | Method for manufacturing an optoelectronic device by transferring a conversion structure onto an emission structure | |
| WO2017093645A1 (en) | Optoelectronic device comprising three-dimensional semiconductor structures with a wider single-crystal portion | |
| EP2840620A1 (en) | Method for elaborating an electrode for light-emitting diode using the current spreading length in said diode | |
| FR3006110A1 (en) | HIGH-PERFORMANCE HEART-SHELL TYPE LIGHT EMITTING DEVICE | |
| EP3113235B1 (en) | Electroluminescent device | |
| EP2827390B1 (en) | Emissive structure with lateral injection of carriers | |
| EP3394882A1 (en) | Electronic circuit comprising electrically insulating trenches | |
| FR3096834A1 (en) | OPTOELECTRONIC DEVICE INCLUDING AN ELECTROLUMINESCENT DIODE HAVING A LEAKAGE CURRENT LIMITING LAYER | |
| EP3973579B1 (en) | Optoelectronic device with light-emitting diodes a doped region of which incorporates an external segment based on aluminium and gallium nitride | |
| FR3041476A1 (en) | MULTI-QUANTUM WELL LIGHT-EMITTING DEVICE | |
| FR3045208A1 (en) | OPTICAL ELECTROLUMINESCENT DIODE DEVICE WITH INCREASED LIGHT EXTRACTION | |
| EP2948988A2 (en) | Semiconductor structure and method for manufacturing a semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20150130 |