FR3003419A1 - Dispositif et procede pour la synchronisation temporelle d'un signal eti - Google Patents

Abstract

La présente invention propose un procédé et un dispositif pour construire un réseau à fréquence unique (SFN) en effectuant une synchronisation temporelle d'un signal d'interface de transport d'ensemble (ETI) qui est délivré en sortie par différents multiplexeurs d'ensemble. Dans un système de radiodiffusion numérique multimédia terrestre évoluée (AT-DMB), même quand une couche de base et une couche évoluée sont délivrées à partir de différents multiplexeurs d'ensemble, en synchronisant des paramètres liés à la synchronisation temporelle qui sont inclus dans une trame ETI, un signal ETI dans lequel un temps est synchronisé avec un signal ETI spécifique pout être délivré en sortie. Par conséquent, en utilisant un procédé et un dispositif pour synchroniser un temps d'ETI, durant la construction d'un SFN AT-DMB, un multiplexeur d'ensemble T-DMB existant peut être recyclé et un coût pouvant survenir lors de l'ajout d'un multiplexeur d'ensemble exclusif AT-DMB peut être économisé.

Description

DISPOSITIF ET PROCEDE POUR LA SYNCHRONISATION TEMPORELLE D'UN SIGNAL ETI La présente invention revendique la priorité et le bénéfice de la demande Coréenne n° 10-2013-0028113, déposée le 15 mars 2013 auprès de l'Office Coréen de la Propriété Intellectuelle, dont tous les contenus sont incorporés ici comme référence. 1. Domaine de l'invention La présente invention concerne un procédé et un dispositif pour synchroniser des informations de temps d'un signal d'interface de transmission d'ensemble qui 10 est délivré en sortie par un multiplexeur d'ensemble. 2. Art antérieur Afin de former plusieurs services en un ensemble, un système de radiodiffusion DAB (pour « Digital Audio Broadcasting »), comme la radiodiffusion numérique 15 audio (DAB), la radiodiffusion numérique multimédia terrestre ou T-DMB (pour Terrestrial Digital Multimedia Broadcast) et la T-DMB évoluée ou AT-DMB (pour Advanced Terrestrial Digital Multimedia Broadcas), utilise un multiplexeur d'ensemble. Le multiplexeur d'ensemble 20 génère un signal dans un standard d'interface de transport d'ensemble (ETI) et délivre en sortie le signal à un encodeur COFDM (pour Coded Othogonal Frequency Division multiplexing selon la terminologie anglaise ou multiplexage orthogonal par répartition en 25 fréquence et codage) d'un émetteur, en transmettant ainsi une radiodiffusion DMB terrestre. Plus précisément, le multiplexeur d'ensemble est un élément de coeur d'un système de transmission T-DMB et l'ETI est une interface de base du réseau de transmission T-DMB. L'ETI est définie comme une couche d'interface logique (LI), une couche indépendante du réseau (NI) et une couche d'adaptation de réseau (NA). La couche LI est une structure logique de base et définit suffisamment d'informations pour générer un ensemble. La couche NI est une simple couche d'interface physique qui configure une couche LI et qui est utilisée comme une interface de base d'un équipement lié à l'ETI. La couche NA est une interface physique d'une forme qui est protégée contre une erreur de manière à l'utiliser dans un environnement de réseau dans lequel une erreur peut facilement se produire, par rapport à la couche NI.

La couche NA est également une couche d'interface physique qui configure la couche LI. Dans ce cas, dans un système qui utilise une couche de base et une couche améliorée comme AT-DMB, quand une couche de base et une couche améliorée sont générées chacune dans différents multiplexeurs d'ensemble, la synchronisation de l'ETI sur une couche de base ne correspond pas et il est ainsi difficile de construire un réseau AT-DMB à fréquence unique (ou SFN pour Single Frequency Network). 3. Exposé de l'invention La présente invention a été faite dans le but de proposer un dispositif et un procédé pour construire un réseau SFN avec synchronisation temporelle d'un signal ETI qui est délivré en sortie par différents multiplexeurs d'ensemble.

Un mode de réalisation particulier de la présente invention fournit un procédé pour effectuer une synchronisation temporelle d'un signal Eh I qui est généré dans une pluralité de multiplexeurs d'ensemble.

Le procédé comprend : l'extraction d'une pluralité de paramètres liés au temps à partir d'une première trame Eh I qui est acquise à partir d'un premier signal EhI qui est généré dans un premier multiplexeur d'ensemble d'une pluralité de multiplexeurs d'ensemble et d'une deuxième trame Eh I qui est acquise à partir d'un deuxième signal Eh I qui est généré dans un deuxième multiplexeur d'ensemble de la pluralité de multiplexeurs d'ensemble ; l'estimation d'un changement d'une pluralité de paramètres liés au temps qui sont extraits à partir de la première trame Eh I ; la recherche de la deuxième trame Eh I en fonction du résultat d'estimation ; et la synchronisation de la deuxième trame Eh I trouvée en fonction d'au moins un paramètre lié au temps d'une pluralité de paramètres liés au temps qui sont extraits à partir de la première trame Eh. Le procédé peut comprendre en outre la fourniture en sortie d'un signal Eh I en utilisant la deuxième trame Eh I synchronisée.

La pluralité de paramètres liés au temps peut comprendre un paramètre de champ de trame (ou FP pour « Frame Field ») et un paramètre de marquage temporel (TIST pour « lime Stamp »). L'extraction d'une pluralité de paramètres liés au 30 temps peut comprendre le décodage de la première trame Eh I et de la deuxième trame Eh I et l'extraction des paramètres FP et TIST à partir de la première trame EhI et de la deuxième trame Eh I décodées. Le procédé peut comprendre en outre le contrôle d'un bit de code de redondance cyclique (CRC pour Cyclic Redundancy Code) et d'un en-tête de trame qui sont compris dans les données utiles (ou payload selon la terminologie anglaise) de trame de la première trame Eh I et de la deuxième trame Eh I décodées. L'estimation d'un changement peut comprendre l'estimation d'un changement d'un paramètre FP et d'un paramètre TIST qui sont extraits à partir de la première trame Eh I avec référence à une horloge de référence de synchronisation. La recherche de la deuxième trame Eh I peut 15 comprendre la recherche de la deuxième trame EhI correspondant au paramètre FP estimé. La synchronisation de la deuxième trame EhI trouvée peut comprendre : le changement d'un paramètre TIST de la deuxième trame Eh I trouvée pour un paramètre 20 TIST de la première trame Eh I ; et la synchronisation de la deuxième trame Eh I trouvée en fonction du paramètre TIST changé. Un autre mode de réalisation de la présente invention fournit un dispositif qui effectue une 25 synchronisation temporelle d'un signal Eh I qui est généré dans une pluralité de multiplexeurs d'ensemble. Le dispositif comprend : une unité d'analyse de trame Eh I qui extrait une pluralité de paramètres liés au temps à partir d'une première trame Eh I qui est acquise 30 à partir d'un premier signal Eh I qui est généré dans un premier multiplexeur d'ensemble de la pluralité de multiplexeurs d'ensemble et d'une deuxième trame EhI qui est acquise à partir d'un deuxième signal Eh I qui est généré dans un deuxième multiplexeur d'ensemble de la pluralité de multiplexeurs d'ensemble ; une unité 5 d'estimation de paramètre de synchronisation qui estime un changement d'une pluralité de paramètres liés au temps qui sont extraits à partir de la première trame Eh I ; une unité tampon de synchronisation de phase de trame Eh I qui recherche la deuxième trame Eh I en 10 fonction du résultat d'estimation ; et une unité tampon de synchronisation temporelle de trame Eh I qui synchronise la deuxième trame Eh I trouvée en fonction d'au moins un paramètre lié au temps d'une pluralité de paramètres liés au temps qui sont extraits 15 à partir de la première trame Eh. Le dispositif de synchronisation temporelle peut comprendre en outre un processeur d'interface de sortie Eh I qui délivre en sortie un signal Eh I en utilisant une deuxième trame Eh I synchronisée. 20 La pluralité de paramètres liés au temps peut comprendre un paramètre de champ de trame (FP) et un paramètre de marquage temporel (TIST). L'unité d'analyse de trame Eh I peut décoder la première trame Eh I et la deuxième trame Eh I et extraire 25 les paramètres FP et TIST à partir de la première trame Eh I et de la deuxième trame Eh I décodées. L'unité d'analyse de trame Eh I peut contrôler un bit de code de redondance cyclique (CRC) et un en-tête de trame qui sont compris dans les données utiles de 30 trame de la première trame Eh I et de la deuxième trame Eh I décodées.

L'unité d'estimation de paramètre de synchronisation peut estimer un changement d'un paramètre FP et d'un paramètre TIST qui sont extraits à partir de la première trame Eh I avec référence à une horloge de référence de synchronisation. L'unité tampon de synchronisation de phase de trame Eh I peut rechercher la deuxième trame EhI correspondant au paramètre FP estimé. Le dispositif de synchronisation temporelle peut 10 comprendre en outre une unité de changement de trame Eh I qui change un paramètre TIST de la deuxième trame Eh I trouvée pour un paramètre TIST de la première trame Eh, dans lequel l'unité tampon de synchronisation temporelle de trame Eh I peut synchroniser la deuxième 15 trame Eh I trouvée en fonction du paramètre TIST changé. 4. Liste des figures La Figure 1 est un schéma illustrant une structure d'une trame LI d'un signal Eh. La Figure 2 est un schéma illustrant un réseau à 20 fréquence unique. La Figure 3 est un schéma de principe illustrant un dispositif de synchronisation temporelle Eh I selon un mode de réalisation particulier de la présente invention. 25 La Figure 4 est un organigramme illustrant un signal Eh I qui est appliqué en entrée à un dispositif de synchronisation temporelle Eh I selon un mode de réalisation particulier de la présente invention. La Figure 5 est un organigramme illustrant un 30 processus de synchronisation temporelle selon un mode de réalisation particulier de la présente invention. 4. Description de modes de réalisation de l'invention Dans la description détaillée ci-après, seuls certains modes de réalisation particuliers de la présente invention ont été représentés et décrits, 5 simplement à titre d'illustration. Comme le comprendrait l'homme du métier, les modes de réalisation décrits peuvent être modifiés de différentes façons, le tout sans sortir de l'esprit ou de la portée de la présente invention. En conséquence, 10 les dessins et la description doivent être considérés comme étant de nature illustrative et non restrictifs. Des numéros de référence analogues désignent des éléments analogues tout au long du mémoire. De plus, dans tout le mémoire, sauf indication 15 contraire explicite, le mot « comprendre » et des variations telles que « comprend » ou « comprenant » seront entendus comme signifiant l'inclusion d'éléments mentionnés mais pas l'exclusion de n'importe quels autres éléments. De plus, les termes « -eur », 20 « module » et « bloc » décrits dans le mémoire signifient des unités pour traiter au moins une fonction et opération et peuvent être mis en oeuvre par des composants matériel ou des composants logiciel et leurs combinaisons. 25 La Figure 1 est un schéma illustrant une structure d'une trame LI d'un signal Eh. La trame LI d'une Eh I comprend des données logiques d'une structure de trame de base d'une EhI complète. En référence à la Figure 1, LIDATA 100 est 30 également comprise dans une Eh I complète, et des flux de données qui sont transmises à travers un flux audio ou de données 142 qui est divisé en des données FIC 141 et un sous-canal de données de flux principales (MST) 140 sont formés dans une trame de transmission dans un émetteur réel et sont des données à transmettre comme un signal de radiodiffusion. Dans la trame LI de l'ETI, un champ de trame (FP) est utilisé pour diviser une trame de début pour former une trame de transmission et un compteur de trame (ou FCT pour Frame Counter) est utilisé pour représenter des informations de compteur d'une trame Eh I continue. Mode DAB 130 B1 b2 Partie Comptage CIF trame DAB (valeurs possibles) I 0 0 0 ler quart 00 ; 08..248..4 992 I 0 0 1 2ème quart 01; 09..249..4 993 I 0 1 0 3ème quart 02; 10..250..4 994 I 0 1 1 eme quart 03; 11..251..4 995 I 1 0 0 ler quart 04; 12..252..4 996 I 1 0 1 2ème quart 05; 13..253..4 997 I 1 1 0 3ème quart 06; 14..254..4 998 I 1 1 1 eme quart 07; 15..255..4 999 II ou III x 0 0 non pertinent 00; 04..248..4 996 II ou III x 0 1 non pertinent 01; 05..249..4 997 II ou III x 1 0 non pertinent 02; 06..250..4 998 II ou III x 1 1 non pertinent 03; 07..251..4 999 IV x 0 0 lère moitié 00; 04..248..4 996 IV x 0 1 2ème moitié 01; 05..249..4 997 IV x 1 0 lère moitié 02; 06..250..4 998 IV x 1 1 2ème moitié 03; 07..251..4 999 Tableau 1 Structure de trame de transmission de la trame ETI en fonction de la valeur b0-b2 de FP En outre, dans la trame LI de l'ETI, un marqueur temporel (TIST) est défini sur la base d'un délai maximum dans lequel l'ETI qui a été délivrée en sortie 5 par un multiplexeur d'ensemble est transférée à l'émetteur à travers un réseau de transmission. La Figure 2 est un schéma illustrant un réseau à fréquence unique (SFN). En référence à la Figure 2, afin d'appliquer en entrée une trame Eh, qui est délivrée 10 en sortie par le multiplexeur d'ensemble à un codeur COFDM de tous les émetteurs au même instant, le TIST peut être utilisé comme un temps de référence qui retarde une trame Eh. Plus précisément, lors de la formation d'un SFN en 15 synchronisant une sortie de signal RF d'une pluralité d'émetteurs tout comme lors de la formation d'une trame de transmission dans un émetteur, un paramètre lié au temps d'une Eh I comme un FP ou un TIST peut être utilisé. 20 Dans l'AT-DMB, deux Eh I (une Eh I de couche de base et une Eh I de couche améliorée) qui sont divisées en couches sont appliquées en entrée à l'émetteur. Dans ce cas, afin de former une trame de transmission dans laquelle une couche est modulée, une trame Eh I de 25 couche de base et une Eh I de couche améliorée devraient pouvoir être synchronisées temporellement et être appliquées en entrée à l'émetteur. Plus précisément, la même trame Eh I devrait être appliquée en entrée à tous les émetteurs au même instant et, dans ce cas, quand un 30 paramètre FP correspond entre des couches, un point de début de trame de deux couches peut être combiné en une trame de transmission. Dans ce but, un multiplexeur d'ensemble exclusif AT-DMB délivre en sortie une Eh I du même FP au même instant, fixe le même TIST et délivre en sortie deux Eh I sur une couche de base à l'émetteur.

Dans la présente invention, une « trame Eh I » est une « trame LI Eh I » et un « signal Eh I » est un signal physique dans lequel une trame Eh I est configurée pour NI ou NA. En outre, la présente invention concerne LIDATA qui est communément comprise dans une EhI complète et, même quand un processus de traitement et conversion de signal dans chaque interface n'est pas décrit en particulier, la présente invention peut être appliquée à l'ETI complète. La Figure 3 est un schéma de principe illustrant 15 un dispositif de synchronisation temporelle Eh I selon un mode de réalisation particulier de la présente invention. Selon un mode de réalisation particulier de la présente invention, un premier signal Eh I et un 20 deuxième signal Eh I sont appliqués en entrée au dispositif de synchronisation temporelle d'ETI. En référence à la Figure 3, le dispositif de synchronisation temporelle d'ETI comprend un processeur d'interface d'entrée Eh I 301 et une unité d'analyse de 25 trame Eh I 302 qui applique en entrée et traite le premier signal Eh, et un processeur d'interface d'entrée Eh I 303 et une unité d'analyse de trame EhI 304 qui applique en entrée et traite le deuxième signal Eh. 30 En outre, le dispositif de synchronisation temporelle d'ETI comprend une unité d'estimation de paramètre de synchronisation 305, un contrôleur de cadencement de sortie 306, une unité tampon de synchronisation de phase de trame Eh I 307, une unité de changement de trame Eh I 308, une unité tampon de synchronisation temporelle de trame Eh I 309 et un processeur d'interface de sortie Eh I 310. Les processeurs d'interface d'entrée Eh I 301 et 303 traitent le premier signal Eh I et le deuxième signal Eh I de l'entrée NI ou NA.

Les unités d'analyse de trame Eh I 302 et 304 décodent une trame du premier signal Eh I et du deuxième signal Eh I qui sont traités dans les processeurs d'interface d'entrée Eh I 301 et 303. Dans ce cas, les unités d'analyse de trame Eh I 302 et 304 contrôlent un bit de code de redondance cyclique (CRC) et un en-tête de trame qui sont compris dans des données utiles de trame de la première trame Eh I et de la deuxième trame Eh. En outre, les unités d'analyse de trame Eh I 302 et 304 transfèrent des valeurs de FP et TIST, qui sont des 20 paramètres liés au temps de la trame Eh, à l'unité d'estimation de paramètre de synchronisation 305. L'unité d'estimation de paramètre de synchronisation 305 estime un changement séquentiel d'une valeur de paramètre de temps Eh I du premier 25 signal Eh I qui est appliqué en entrée avec référence à une horloge de référence de synchronisation. Plus précisément, du fait qu'une trame Eh, qui a une longueur de temps fixe de 24 ms, change en fonction d'une spécification qui est déterminée pour un FP et un 30 TIST, l'unité d'estimation de paramètre de synchronisation 305 estime le fait qu'un paramètre de temps d'une trame Eh I d'entrée représente telle valeur à tel instant en fonction d'un écoulement du temps d'une horloge de référence de synchronisation. Dans ce cas, le deuxième signal Eh I est un signal 5 dans lequel une synchronisation d'horloge (un signal est synchronisé avec une horloge à 2,048 MHz d'une EhI et est généré) est effectuée, mais qui est généré dans un équipement séparé ayant une synchronisation temporelle différente de celle du premier signal Eh, 10 et le deuxième signal Eh I est un signal cible pour faire correspondre la synchronisation temporelle avec le premier signal Eh. Le contrôleur de cadencement de sortie 306 effectue une fonction de décalage de paramètre pour 15 corriger un cadencement de sortie et corrige le cadencement de sortie du deuxième signal Eh. L'unité tampon de synchronisation de phase de trame Eh I 307 stocke temporairement une trame Eh I qui est analysée dans les unités d'analyse de trame Eh I 302 20 et 304 et fournit un retard initial jusqu'à ce qu'un FP de la première trame Eh I stockée devienne un FP qui est estimé dans une unité d'estimation. Plus précisément, l'unité tampon de synchronisation de phase de trame EhI 307 règle la deuxième trame Eh I pour qu'elle ait le 25 même FP que celui de la première trame Eh I et délivre une trame en sortie de manière continue. L'unité de changement de trame Eh I 308 change une valeur de champ TIST de la deuxième trame Eh I pour qu'elle ait le même TIST que celui de la première trame 30 Eh I d'un FP correspondant.

L'unité tampon de synchronisation temporelle de trame Eh I 309 retarde temporairement la deuxième trame Eh I ayant un cadencement qui est synchronisé avec celui de la première trame Eh. Plus précisément, afin de permettre au contrôleur de cadencement de sortie 306 de délivrer en sortie un signal Eh I qui est synchronisé avec le premier signal Eh I en référence à une horloge de référence de synchronisation, la deuxième trame EhI est mise en tampon dans l'unité tampon de synchronisation temporelle de trame Eh I 309 et est transférée au processeur d'interface de sortie Eh I 310. Le processeur d'interface de sortie Eh I 310 délivre en sortie un type NI ou NA de signal EhI synchronisé. Plus précisément, le processeur d'interface de sortie Eh I 310 délivre en sortie un signal Eh I synchronisé indépendamment d'un type (NA ou NI) du deuxième signal Eh I qui est appliqué en entrée aux processeurs d'interface d'entrée Eh I 301 et 303. La Figure 4 est un organigramme illustrant un signal Eh I qui est appliqué en entrée à un dispositif de synchronisation temporelle Eh I selon un mode de réalisation particulier de la présente invention et la Figure 5 est un organigramme illustrant un processus de synchronisation temporelle selon un mode de réalisation particulier de la présente invention. Dans un mode de réalisation particulier de la présente invention, la trame Eh I a une longueur fixe de 24 ms et la synchronisation d'une trame est détectée toutes les 24 ms.

En référence aux Figures 4 et 5, Tl est un temps qui est consommé pour acquérir une trame Eh I dans le premier signal Eh I en entrée. Plus précisément, le premier signal Eh I est appliqué en entrée au processeur d'interface d'entrée Eh I 301 et, pour que l'unité d'analyse de trame Eh I 302 acquière une première trame Eh I à partir du premier signal Eh, Tl est consommé (S501). 12 est un temps qui est consommé pour analyser des données de trame du premier signal Eh. Plus précisément, pour que l'unité d'analyse de trame EhI 302 décode une première trame Eh I et extraie des paramètres liés au temps FP et TIST d'un [x]ème signal Eh, 12 est consommé (S502). 13 est un temps qui est consommé pour estimer des valeurs de FP et TIST et pour rechercher un point de début d'une trame Eh I correspondant à un FP qui est estimé dans l'unité tampon de synchronisation de phase de trame Eh I 307 du deuxième signal Eh. Plus précisément, l'unité d'estimation de paramètre de synchronisation 305 estime un changement séquentiel de valeurs de FP et TIST du premier signal Eh I avec référence à une horloge de référence de synchronisation, et l'unité tampon de synchronisation de phase de trame Eh I 307 recherche et lit un point de début de la deuxième trame Eh I correspondant à un FP estimé (S503 et S504). Dans ce cas, la deuxième trame Eh I est une trame dans laquelle l'unité d'analyse de trame Eh I 304 acquiert et analyse le deuxième signal Eh I qui est appliqué en entrée au processeur d'interface d'entrée Eh I 303. 14 est un temps qui est consommé pour changer une valeur de TIST de la deuxième trame Eh I correspondant à un FP estimé. Plus précisément, l'unité de changement de trame Eh I 308 change un TIST de la deuxième trame Eh I en fonction d'un TIST de la première trame EhI (S505). Dans un mode de réalisation particulier de la présente invention, la deuxième trame Eh I dans laquelle un TIST est changé est synchronisée avec un [x+4]ème premier signal Eh I (S506). 15 est un temps qui est consommé pour générer et délivrer en sortie une deuxième trame Eh I dans un 10 signal de type Eh I désiré. Plus précisément, la deuxième trame Eh I est mise en tampon dans l'unité tampon de synchronisation temporelle de trame Eh I 309 et est transférée au processeur d'interface de sortie Eh I 310 pour correspondre à un [x+4]ème premier signal 15 Eh I en fonction de la commande du contrôleur de cadencement de sortie 306. Ensuite, le processeur d'interface de sortie EhI 310 délivre en sortie le deuxième signal Eh I qui est synchronisé avec le premier signal Eh.

20 Comme décrit ci-dessus, en utilisant un procédé et un dispositif pour synchroniser un temps d'ETI selon un mode de réalisation particulier de la présente invention, dans un système Ah-DMB, même quand une couche de base et une couche améliorée sont délivrées 25 chacune à partir de différents multiplexeurs d'ensemble, en synchronisant des paramètres respectifs liés à la synchronisation temporelle qui sont inclus dans une trame Eh, un signal Eh I dans lequel un temps est synchronisé avec un signal Eh I spécifique peut être 30 délivré en sortie. Par conséquent, en utilisant un procédé et un dispositif pour synchroniser un temps d'ETI selon un mode de réalisation particulier de la présente invention, durant la construction d'un SFN ATDMB, un multiplexeur d'ensemble T-DMB existant peut être recyclé et un coût susceptible de se produire lors de l'ajout d'un multiplexeur d'ensemble exclusif AT-DMB peut être ainsi économisé. Bien que cette invention ait été décrite en liaison avec ce qui est considéré actuellement comme étant des modes de réalisation particuliers pratiques, il doit être entendu que l'invention n'est pas limitée aux modes de réalisation décrits, mais, au contraire, est censée couvrir divers agencements équivalents et modifications rentrant dans l'esprit et la portée des revendications ci-jointes.

Claims (16)

1. REVENDICATIONS1. Procédé pour effectuer une synchronisation temporelle d'un signal d'interface de transport d'ensemble, ETI, qui est généré dans une pluralité de multiplexeurs d'ensemble, le procédé comprenant : l'extraction d'une pluralité de paramètres liés au temps (S502) à partir d'une première trame ETI qui est acquise à partir d'un premier signal ETI qui est généré dans un premier multiplexeur d'ensemble d'une pluralité de multiplexeurs d'ensemble et d'une deuxième trame ETI qui est acquise à partir d'un deuxième signal ETI qui est généré dans un deuxième multiplexeur d'ensemble de la pluralité de multiplexeurs d'ensemble ; l'estimation d'un changement (S503) de la pluralité de paramètres liés au temps qui sont extraits 15 à partir de la première trame ETI ; la recherche de la deuxième trame ETI (S504) en fonction du résultat d'estimation ; et la synchronisation de la deuxième trame ETI trouvée (S506) en fonction d'au moins un paramètre lié 20 au temps de la pluralité de paramètres liés au temps qui sont extraits à partir de la première trame ETI.
2. 2. Procédé selon la revendication 1, comprenant en outre la fourniture en sortie d'un signal ETI en utilisant la deuxième trame ETI synchronisée. 25
3. 3. Procédé selon la revendication 1, dans lequel la pluralité de paramètres liés au temps comprend un paramètre de champ de trame, FP, et un paramètre de marquage temporel, TIST.
4. 4. Procédé selon la revendication 3, dans lequel l'extraction d'une pluralité de paramètres liés au temps (S502) comprend : le décodage de la première trame Eh I et de la 5 deuxième trame Eh I ; et l'extraction des paramètres FP et TIST à partir de la première trame Eh I et de la deuxième trame EhI décodées.
5. 5. Procédé selon la revendication 4, comprenant en 10 outre le contrôle d'un bit de code de redondance cyclique (CRC) et d'un en-tête de trame qui sont compris dans des données utiles de trame de la première trame Eh I et de la deuxième trame Eh I décodées.
6. 6. Procédé selon la revendication 3, dans lequel 15 l'estimation d'un changement (S503) comprend l'estimation d'un changement d'un paramètre FP et d'un paramètre TIST qui sont extraits à partir de la première trame Eh I avec référence à une horloge de référence de synchronisation. 20
7. 7. Procédé selon la revendication 6, dans lequel la recherche de la deuxième trame Eh I (S504) comprend la recherche de la deuxième trame Eh I correspondant au paramètre FP estimé.
8. 8. Procédé selon la revendication 7, dans lequel 25 la synchronisation de la deuxième trame Eh I trouvée comprend : le changement d'un paramètre TIST de la deuxième trame Eh I trouvée (S505) pour un paramètre TIST de la première trame Eh I ; et 30 la synchronisation de la deuxième trame EhI trouvée en fonction du paramètre TIST changé (S506).
9. 9. Dispositif qui effectue une synchronisation temporelle d'un signal Eh I qui est généré dans une pluralité de multiplexeurs d'ensemble, le dispositif comprenant : une unité d'analyse de trame Eh I (302, 304) qui extrait une pluralité de paramètres liés au temps à partir d'une première trame Eh I qui est acquise à partir d'un premier signal Eh I qui est généré dans un premier multiplexeur d'ensemble de la pluralité de multiplexeurs d'ensemble et d'une deuxième trame EhI qui est acquise à partir d'un deuxième signal Eh I qui est généré dans un deuxième multiplexeur d'ensemble de la pluralité de multiplexeurs d'ensemble ; une unité d'estimation de paramètre de 15 synchronisation (305) qui estime un changement d'une pluralité de paramètres liés au temps qui sont extraits à partir de la première trame Eh I ; une unité tampon de synchronisation de phase de trame Eh I (307) qui recherche la deuxième trame Eh I en 20 fonction du résultat d'estimation de l'unité d'estimation de paramètre de synchronisation (305) ; et une unité tampon de synchronisation temporelle de trame Eh I (309) qui synchronise la deuxième trame EhI trouvée en fonction d'au moins un paramètre lié au 25 temps d'une pluralité de paramètres liés au temps qui sont extraits à partir de la première trame Eh.
10. 10. Dispositif selon la revendication 9, comprenant en outre un processeur d'interface de sortie Eh I (310) qui délivre en sortie un signal Eh I en 30 utilisant une deuxième trame Eh I synchronisée.
11. 11. Dispositif selon la revendication 9, dans lequel la pluralité de paramètres liés au temps comprend un paramètre de champ de trame, FP, et un paramètre de marquage temporel, TIST.
12. 12. Dispositif selon la revendication 11, dans lequel l'unité d'analyse de trame Eh I (302, 304) décode la première trame Eh I et la deuxième trame Eh I et extrait les paramètres FP et TIST à partir de la première trame Eh I et de la deuxième trame Eh I décodées.
13. 13. Dispositif selon la revendication 12, dans lequel l'unité d'analyse de trame Eh I (302, 304) contrôle un bit de code de redondance cyclique (CRC) et un en-tête de trame qui sont compris dans des données utiles de trame de la première trame Eh I et de la deuxième trame Eh I décodées.
14. 14. Dispositif selon la revendication 11, dans lequel l'unité d'estimation de paramètre de synchronisation (305) estime un changement d'un paramètre FP et d'un paramètre TIST qui sont extraits à partir de la première trame Eh I en consultant une horloge de référence de synchronisation.
15. 15. Dispositif selon la revendication 14, dans lequel l'unité tampon de synchronisation de phase de trame Eh I (307) recherche la deuxième trame EhI 25 correspondant au paramètre FP estimé.
16. 16. Dispositif selon la revendication 15, comprenant en outre une unité de changement de trame Eh I (308) qui change un paramètre TIST de la deuxième trame Eh I trouvée pour un paramètre TIST de la première 30 trame Eh,dans lequel l'unité tampon de synchronisation temporelle de trame Eh I (309) synchronise la deuxième trame Eh I trouvée en fonction du paramètre TIST changé.