FR2973972A1

FR2973972A1 - Method for processing analog signal e.g. audio signal, in filtering structure in electronic filtering system of digital terrestrial TV, involves setting width of sub-band of filter as function of duration of sampling period

Info

Publication number: FR2973972A1
Application number: FR1153041A
Authority: FR
Inventors: Van Tam Nguyen; Alban Gruget; Patrick Loumeau
Original assignee: Telecom ParisTech
Current assignee: Telecom ParisTech
Priority date: 2011-04-07
Filing date: 2011-04-07
Publication date: 2012-10-12
Anticipated expiration: 2031-04-07
Also published as: FR2973972B1

Abstract

The method involves determining a control signal comprising period (Tci) equal to a sampling period (TS). Each sampling period is provided with a duration (Ti) during which a state of the signal varies with a specific period. The state of the signal is provided in a constant state during the sampling period. The control signal is sent to an analog filter in two distinct paths. A sub-band of a filter is provided with specific frequency, and width of the sub-band of the filter is set as a function of the duration. Independent claims are also included for the following: (1) a control signal generator (2) an electronic filtering system (3) a computer program product comprising instructions for performing a method for processing an analog signal.

Description

BANC D'ECHANTILLONNEURS AVEC FONCTIONS DE FILTRAGE INHERENT ET VERSATILITE ETENDUE POUR CONVERSION ANALOGIQUE NUMERIQUE LARGE BANDE MULTIVOIE La présente invention concerne le domaine de l'électronique pour la réception et la conversion en numérique d'un signal radio. The present invention relates to the field of electronics for the reception and digital conversion of a radio signal. BACKGROUND OF THE INVENTION

Elle s'intéresse en particulier au circuit en amont de la conversion 10 numérique dans la réception de signal. Un tel circuit sélectionne l'information utile d'un signal issu d'une antenne et la convertit en numérique. It is particularly interested in the circuit upstream of the digital conversion in the signal reception. Such a circuit selects the useful information of a signal from an antenna and converts it into digital.

L'évolution des télécommunications tend vers l'augmentation des débits, 15 l'optimisation des ressources, la réduction du coût du matériel de réception, etc. Des tentatives de l'état de l'art ont cherché à concevoir un récepteur : - qui traite une bande de fréquence large avec une consommation limitée, 20 - qui soit intégré de façon monolithique en reportant la complexité vers le numérique afin de réduire les coûts de fabrication, et - qui soit versatile, pour une adaptation à l'évolution du paysage des fréquences, voire la conception de circuit universel. The evolution of telecommunications tends towards the increase of the flows, the optimization of the resources, the reduction of the cost of the equipment of reception, etc. State-of-the-art attempts have been made to design a receiver: - which processes a wide frequency band with limited power consumption, - which is monolithically integrated by transferring the complexity to digital in order to reduce costs manufacturing, and - that is versatile, for adaptation to the evolution of the frequency landscape, or even the design of universal circuit.

25 Des architectures versatiles ou reconfigurables permettraient de regrouper la réception de plusieurs standards dans un même circuit (économie de surface), de commercialiser le même circuit au plus grand nombre pour des applications différentes (économies d'échelle) ou de réaliser des récepteurs flexibles pour la « radio cognitive ». 30 En particulier, la radio cognitive nécessite un sondage spectral large bande. 2 Une architecture de sondage spectral large bande pour la radio cognitive classique est habituellement basée sur un scannage séquentiel de l'ensemble de la bande, ce qui n'est pas satisfaisant dans le cas d'une utilisation non prioritaire ou opportuniste, car l'analyse successive de l'ensemble de la bande est lente et ne permettrait pas de détecter suffisamment vite une utilisation prioritaire reprenant sa bande et de la libérer sans le gêner. L'ensemble de la bande doit pouvoir être traité de façon simultanée. Versatile or reconfigurable architectures would make it possible to group together the reception of several standards in the same circuit (economy of surface), to market the same circuit to the greatest number for different applications (economies of scale) or to realize flexible receivers for the "cognitive radio". In particular, cognitive radio requires broadband spectral probing. 2 A broadband spectral sounding architecture for conventional cognitive radio is usually based on a sequential scanning of the entire band, which is unsatisfactory in the case of non-priority or opportunistic use because the successive analysis of the entire band is slow and would not detect sufficiently quickly a priority use taking up his band and release it without disturbing it. The entire band must be able to be processed simultaneously.

Pour convertir des bandes larges, on peut prévoir l'utilisation d'un convertisseur à grande vitesse de fonctionnement, mais l'augmentation de la vitesse de fonctionnement fait croître la consommation du convertisseur de façon exponentielle. To convert wide bands, the use of a high speed converter can be provided, but increasing the operating speed increases the consumption of the converter exponentially.

Il est également possible de convertir le signal sur plusieurs voies et recombiner les résultats afin d'augmenter la vitesse de conversion et donc la bande convertie, tout en augmentant la consommation seulement de façon linéaire. De plus, les bancs de filtres hybrides permettent la focalisation spectrale. Les circuits actuellement proposés utilisent des filtres résonateurs. Ils sont adaptés aux applications grande vitesse et autorisent un bon rapport signal sur bruit. Toutefois, ces bancs de filtres hybrides résonateurs sont difficilement reconfigurables, et deviennent de plus en plus imprécis avec l'avancée des technologies, ce qui pose des difficultés car la conversion parallèle est très sensible aux imperfections analogiques. It is also possible to convert the signal to several channels and recombine the results in order to increase the conversion rate and therefore the converted band, while increasing the consumption only linearly. In addition, the hybrid filterbanks allow spectral focusing. The currently proposed circuits use resonator filters. They are suitable for high speed applications and allow a good signal-to-noise ratio. However, these resonator hybrid filter banks are difficult to reconfigure, and become increasingly inaccurate with the advance of technology, which poses difficulties because the parallel conversion is very sensitive to analog imperfections.

L'entrelacement temporel est une autre solution répandue actuellement. Il s'agit d'un cas particulier des bancs de filtres hybrides où les filtres analogiques sont des retards purs (dans le cas idéal). Chaque convertisseur convertit à tour de rôle le signal d'entrée, puis ces informations sont recombinées. Dans le cas réel toutefois, on observe des disparités entre les voies et ces dernières doivent être compensées numériquement. Il se pose 15 3 à nouveau les problèmes rencontrés généralement avec les bancs de filtres hybrides. Time interleaving is another common alternative. This is a special case of hybrid filterbanks where analog filters are pure delays (in the ideal case). Each converter in turn converts the input signal, then this information is recombined. In the real case however, there are disparities between the tracks and the latter must be compensated numerically. There again arises the problems generally encountered with hybrid filter banks.

Des récepteurs reconfigurables peuvent traiter simultanément ou 5 successivement plusieurs bandes de fréquence, mais sont limités aux seules bandes fines visées de quelques standards. Reconfigurable receivers may simultaneously or successively process more than one frequency band, but are limited to only the fine bands of some standards.

La solution présentée dans le document WO 2010/007326 au nom du Titulaire, intégrant directement comme filtres analogiques des filtres 10 échantillonneurs à capacités commutées est une solution envisageable mais avec des capacités de versatilité limitées. The solution presented in the document WO 2010/007326 in the name of the Holder, integrating directly as analog filters of samplers samplers with switched capacitors is a possible solution but with limited versatility capabilities.

La présente invention vient améliorer la situation. A cet effet, la présente invention propose d'augmenter la versatilité en fréquence des filtres existants tout en proposant des solutions peu gourmandes en énergie et simples d'implémentation. 20 La présente invention vise alors un procédé de traitement d'un signal analogique dans une structure à m voies, M étant un entier positif supérieur ou égal à 2. Chaque voie comprend, en amont d'un convertisseur 25 analogique/numérique un filtre analogique de type à intégration de charge. En outre, chaque filtre est piloté par des moyens de commande pour opérer dans une sous-bande de fréquences comprise elle-même dans une bande de fréquences générale [Fmin, Finax]. Les moyens de commande permettent de : 30 - déterminer une période d'échantillonnage TS du signal d'entrée de l'ensemble des voies telle que 1/TS est supérieur ou égal à 2(Finax-Fmin)/M, 4 - déterminer une période d'horloge de base Th telle que la période d'échantillonnage TS est un multiple de la période d'horloge Th, - pour chaque voie i de la structure à m voies, i étant un entier strictement positif inférieur ou égal à m : - déterminer une période Tc; multiple de la période d'horloge Th, - déterminer une durée Ti multiple de la période d'horloge Th, supérieure à la période Tc; et inférieure à la période d'échantillonnage TS, - déterminer un signal de commande de période égale à la période d'échantillonnage TS, chaque période TS de ce signal comportant une durée Ti pendant laquelle l'état du signal varie avec une période -rd, l'état du signal étant constant hors de la durée Ti dans la période d'échantillonnage TS, - envoyer le signal de commande audit filtre analogique de la voie i. Les périodes Tc; sont déterminées de telle sorte qu'elles soient différentes pour au moins deux voies distinctes. The present invention improves the situation. For this purpose, the present invention proposes to increase the frequency versatility of existing filters while proposing solutions that are energy efficient and simple to implement. The present invention thus aims at a method of processing an analog signal in an m-channel structure, where M is a positive integer greater than or equal to 2. Each channel comprises, upstream of an analog / digital converter, an analog filter. load integration type. In addition, each filter is controlled by control means for operating in a frequency sub-band itself included in a general frequency band [Fmin, Finax]. The control means make it possible to: - determine a sampling period TS of the input signal of all the channels such that 1 / TS is greater than or equal to 2 (Finax-Fmin) / M, 4 - determine a base clock period Th such that the sampling period TS is a multiple of the clock period Th, - for each channel i of the m-channel structure, i being a strictly positive integer less than or equal to m: - determine a period Tc; multiple of the clock period Th, - determining a duration Ti multiple of the clock period Th, greater than the period Tc; and less than the sampling period TS, - determining a period control signal equal to the sampling period TS, each period TS of this signal comprising a duration Ti during which the state of the signal varies with a period -rd , the state of the signal being constant outside the duration Ti in the sampling period TS, - sending the control signal to said analog filter of the channel i. The periods Tc; are determined such that they are different for at least two distinct paths.

La sous-bande du filtre de chaque voie i est ainsi centrée sur la fréquence 1 /Tc; et la largeur de la sous-bande du filtre de chaque voie i est fonction de la durée Ti. L'état du signal de commande peut être le niveau bas pendant le temps durant lequel il est constant. L'état du signal peut varier entre un niveau haut et un niveau bas durant le temps durant lequel il varie. A titre d'illustration, les Figures représentent l'état haut comme un signal ayant une valeur de « 1 » et l'état bas, comme un signal ayant une valeur de « 0 ». Ainsi, les signaux de commande des différents filtres permettent de déterminer de manière précise et dynamique les caractéristiques des filtres. The sub-band of the filter of each channel i is thus centered on the frequency 1 / Tc; and the width of the sub-band of the filter of each channel i is a function of the duration Ti. The state of the control signal may be the low level for the time during which it is constant. The state of the signal can vary between a high level and a low level during the time during which it varies. By way of illustration, the Figures represent the high state as a signal having a value of "1" and the low state as a signal having a value of "0". Thus, the control signals of the different filters make it possible to precisely and dynamically determine the characteristics of the filters.

Ainsi, la forme et la finesse des fonctions de transfert associés à ces filtres sont adaptables, versatiles et permettent à l'utilisateur de les choisir en fonction de ses besoins ou de ses contraintes d'utilisation. Thus, the shape and fineness of the transfer functions associated with these filters are adaptable, versatile and allow the user to choose them according to his needs or his constraints of use.

Dans un mode de réalisation de l'invention, la différence entre la période d'échantillonnage TS et la durée Ti peut être fonction du temps d'acquisition Tout de la valeur de sortie du filtre par le convertisseur analogique/numérique (CAN) et du temps de décharge Tr du filtre passe 5 bande à intégration de charge (FPIC). Ainsi, chaque période TS peut comporter des temps définis pour réaliser l'acquisition de la valeur analogique du filtre et enfin pour décharger ce filtre afin de réitérer une acquisition d'une nouvelle valeur. In one embodiment of the invention, the difference between the sampling period TS and the duration Ti may be a function of the acquisition time All of the output value of the filter by the analog / digital converter (CAN) and the discharge time Tr of the filter passes 5 integrated load band (FPIC). Thus, each TS period can have defined times to achieve the acquisition of the analog value of the filter and finally to unload this filter to reiterate an acquisition of a new value.

Avantageusement, la période d'horloge Th peut être déterminée de telle sorte que les temps de décharge Tr et d'acquisition Tout peuvent être sensiblement des multiples du temps d'horloge Th. Ainsi, il est possible de déterminer des signaux d'acquisition ou de décharge ayant pour origine temporelle le signal d'horloge. Dès lors, l'implémentation électronique de tels signaux est simplifiée et les coûts de fabrication de ce circuit sont donc réduits. Advantageously, the clock period Th can be determined so that the discharge time Tr and acquisition time All can be substantially multiples of the clock time Th. Thus, it is possible to determine acquisition signals or discharge having the time signal the clock signal. Therefore, the electronic implementation of such signals is simplified and the manufacturing costs of this circuit are reduced.

Dans un mode de réalisation particulier, la durée Ti peut être déterminée comme étant un multiple de la demi-période Tot/2. In a particular embodiment, the duration Ti can be determined as being a multiple of the half-period Tot / 2.

Ainsi, il est constaté que ce choix permet de limiter les distorsions des fonctions de transferts correspondants des filtres FPIC. Ainsi, dans un cas particulier, si la durée Ti est un multiple de la période Tot, il apparait que la distorsion des fonctions de transfert peut être minimisée. Thus, it is found that this choice makes it possible to limit the distortions of the corresponding transfer functions of the FPIC filters. Thus, in a particular case, if the duration Ti is a multiple of the period Tot, it appears that the distortion of the transfer functions can be minimized.

Avantageusement, la durée Ti peut être encore déterminée comme étant le plus grand multiple de la demi-période Tot/2. De ce fait, la durée Ti est la plus grande possible et permet d'obtenir des filtres d'analyse ayant une sélectivité importante. Ceci est particulièrement avantageux dans le cas d'une utilisation de ce procédé dans des bancs de filtres hybrides. Advantageously, the duration Ti can still be determined as being the largest multiple of the half-period Tot / 2. As a result, the duration Ti is the greatest possible and makes it possible to obtain analysis filters having a high selectivity. This is particularly advantageous in the case of using this method in hybrid filter banks.

En complément ou en variante, la période Tot de chaque voie peut être différente des périodes Tot des autres voies. 6 La variété des choix des périodes Tot parmi les différentes voies permet en pratique une décorrélation des différentes voies et est avantageux dans le cadre de l'utilisation d'un banc de filtre hybride en aval des convertisseurs analogiques/numériques. In addition or alternatively, the period Tot of each channel may be different from the periods Tot of the other channels. The variety of choice of the Tot periods among the different channels makes it possible in practice to decorrelate the different channels and is advantageous in the context of the use of a hybrid filter bank downstream of the analog / digital converters.

Avantageusement, on peut déterminer la période d'horloge Th telle que le nombre de déterminations possibles de la période Tot soit supérieur ou égal au nombre de voies M. Ainsi, la variété des choix des périodes Tot peut être importante et dès 10 lors, il est possible de choisir des périodes Tot distinctes pour chacune des voies. Advantageously, it is possible to determine the clock period Th such that the number of possible determinations of the period Tot is greater than or equal to the number of channels M. Thus, the variety of the choices of the periods Tot can be important and as from 10 when It is possible to choose different Tot periods for each channel.

On peut également prévoir que la structure à m voies soit adaptée pour former un convertisseur à bancs de filtres hybrides. 15 A titre d'exemple, la détermination d'une période d'horloge de base Th peut être telle que Ts=N.Th, N étant un entier positif supérieur ou égal à D+g, g étant un nombre de garde entier positif ou nul, et D étant une valeur entière positive supérieure ou égal à 2. 20 Les valeurs N et g peuvent être alors obtenues itérativement en exécutant les étapes : a) Tmax étant la plus grande valeur entre le temps d'acquisition Tout et le temps de décharge du filtre Tr, initialisation de la valeur N à la valeur entière inférieure la plus proche de la valeur de Ts/Tmax, 25 b) initialisation de la valeur g à une valeur de garde entière G supérieure ou égale à 2, c) si la valeur de (N-g) est inférieure à la valeur D : - mise à jour de la valeur N à ni*N, ni étant un nombre entier supérieur ou égal à 2, 30 - mise à jour de la valeur g à ni*(g-G+2)+(G-2), d) si la valeur (N-g) est inférieure à la valeur D, réexécution des étapes c) et d). 7 Ainsi, une telle détermination systématique est aisément implémentable au sein d'un programme informatique ou un circuit électronique et permet d'obtenir des signaux de commandes reproductibles entre différents dispositifs de filtrage. It is also possible for the m-channel structure to be adapted to form a converter with hybrid filter banks. By way of example, the determination of a base clock period Th may be such that Ts = N.Th, where N is a positive integer greater than or equal to D + g, g being a positive integer guard number or zero, and D being a positive integer value greater than or equal to 2. The values N and g can then be obtained iteratively by performing the steps: a) Tmax being the largest value between the acquisition time All and the time discharging the filter Tr, initializing the value N to the closest integer value closest to the value Ts / Tmax, b) initializing the value g to an integer guard value G greater than or equal to 2, c) if the value of (Ng) is less than the value D: - updating of the value N to ni * N, nor being an integer greater than or equal to 2, 30 - updating of the value g to ni * (g-G + 2) + (G-2), d) if the value (Ng) is less than the value D, rerun of steps c) and d). Thus, such a systematic determination is easily implementable within a computer program or an electronic circuit and makes it possible to obtain reproducible command signals between different filtering devices.

Par exemple, la valeur d'initialisation G de la valeur de garde g peut être égale à 5. Ainsi, la période de garde initiale est de 5Th permettant de réserver deux temps Th pour l'acquisition de la valeur du filtre par le convertisseur CAN et pour la décharge du filtre. Un exemple de cette initialisation est représenté dans la Figure 8 décrite ci-après. For example, the initialization value G of the guard value g can be equal to 5. Thus, the initial guard period is 5Th allowing two times Th to be reserved for the acquisition of the value of the filter by the converter CAN and for the discharge of the filter. An example of this initialization is shown in Figure 8 described below.

De plus, la valeur ni peut être identique pour toutes les étapes c), et peut être égale à 2. In addition, the value ni can be identical for all steps c), and can be equal to 2.

Ainsi, à chaque itération, le nombre de division N de la période TS est doublé. Ce doublement est facilement implémentable en circuit électronique et permet de limiter la fréquence de l'horloge de base utilisée pour la création des signaux de commande. Thus, at each iteration, the division number N of the period TS is doubled. This doubling is easily implementable in an electronic circuit and makes it possible to limit the frequency of the basic clock used for the creation of the control signals.

En complément ou en variante, la valeur D peut être déterminée comme étant supérieure ou égale au nombre de voies M. Ainsi, la variété des choix des périodes Tc; peut être importante et dès lors, il peut être possible de choisir un grand nombre de périodes Tc; distinctes pour chacune des voies. In addition or alternatively, the value D can be determined to be greater than or equal to the number of channels M. Thus, the variety of choices of the periods Tc; can be important and therefore it may be possible to choose a large number of Tc periods; separate for each of the tracks.

Avantageusement, le nombre de voies distinctes ayant des périodes Tc; différentes est égal au plus petit des entiers M et D. Ainsi, la variété des choix des périodes Tc; est maximale au vu des contraintes de choix des -rd. La variété des choix des périodes Tc; parmi les différentes voies permet en pratique une décorrélation des différentes voies et est avantageuse dans le cadre de l'utilisation d'un banc de filtres hybrides en aval des convertisseurs analogiques/numériques. 8 Un générateur de signaux de commande, lui-même, est avantageux, dès lors qu'il permet de commander des filtres d'un signal analogique dans une structure à m voies. Ainsi, l'invention vise également un générateur de signaux de commande. Ce générateur met en oeuvre le procédé précédemment décrit, et comporte : - une entrée pour obtenir un signal provenant d'un générateur de signal d'horloge, - un module de calcul apte à recevoir des consignes de sous-bandes de travail pour chaque voie, et à interpréter les consignes et pour mettre en forme chaque signal de commande par voie, et - une sortie délivrant les signaux de commande par voie. Advantageously, the number of distinct channels having periods Tc; different is equal to the smallest of integers M and D. Thus, the variety of choices of periods Tc; is maximal given the constraints of choice of -rd. The variety of choices of the periods Tc; among the different channels allows in practice a decorrelation of the different channels and is advantageous in the context of the use of a bank of hybrid filters downstream of the analog / digital converters. A control signal generator, itself, is advantageous, since it allows the control of filters of an analog signal in an m-channel structure. Thus, the invention also relates to a control signal generator. This generator implements the method previously described, and comprises: an input for obtaining a signal coming from a clock signal generator; a calculation module able to receive instructions for working subbands for each channel; , and to interpret the setpoints and to format each control signal by channel, and - an output delivering the control signals by channel.

Un dispositif électronique de filtrage à m voies, lui-même, est avantageux, dès lors qu'il permet de découper en sous-bandes un signal de large bande. Ainsi, l'invention vise également un dispositif électronique de filtrage à m voies, M étant un entier positif supérieur ou égal à 2. An electronic m-channel filtering device, itself, is advantageous, since it allows to cut in sub-bands a broadband signal. Thus, the invention also aims at an electronic device for filtering with m channels, M being a positive integer greater than or equal to 2.

Ce dispositif comporte : - une structure de filtrage à m voies, chaque voie comprenant : - un convertisseur analogique/numérique, et - un filtre analogique de type à intégration de charge, - un générateur de signal d'horloge, - une interface d'entrée apte à recevoir des consignes de sous- bandes de travail pour chaque voie, et - un générateur de signaux de commande comme décrit précédemment. This device comprises: an m-channel filtering structure, each channel comprising: an analog / digital converter, and an integrating load-type analog filter, a clock signal generator, an interface of input capable of receiving sub-band setpoints for each channel; and - a control signal generator as previously described.

Un programme informatique, notamment de génération de signaux de commandes, comme présentée ci-avant, installé sur dans une puce électronique ou dans une radio cognitive, est lui-même avantageux, dès lors 9 qu'il permette de mettre en oeuvre le procédé de l'invention. Il peut par exemple être installé sur un équipement préexistant. Ainsi, l'invention vise également un programme informatique comportant des instructions pour la mise en oeuvre du procédé de gestion précédemment décrit lorsque ce programme est exécuté par un processeur. A computer program, in particular for generating control signals, as presented above, installed in an electronic chip or in a cognitive radio, is itself advantageous, as long as it makes it possible to implement the method of the invention. It can for example be installed on pre-existing equipment. Thus, the invention also relates to a computer program comprising instructions for implementing the previously described management method when this program is executed by a processor.

Ainsi, le procédé au sens de l'invention permet l'augmentation de la versatilité des échantillonneurs à filtrage analogique, ce qui a pour effet notamment de : - pouvoir traiter des signaux à large bande en utilisant pleinement les techniques d'optimisation des bancs de filtres hybrides conçus pour traiter des larges bandes, - profiter des atouts introduits par le choix de filtres analogiques passifs, très simples à concevoir et intégrables en technologie « CMOS avancé » (CMOS pour « Complementary Metal Oxide Semiconductor » en anglais), - configurer de façon plus fine la fonction de transfert de chaque voie pour pouvoir optimiser le comportement des convertisseurs multivoie avec plus de précision, et pouvoir reconfigurer ces filtres pour une calibration. Thus, the process in the sense of the invention makes it possible to increase the versatility of analog filter samplers, which has the effect of: being able to process broadband signals by fully using the optimization techniques of the banks of hybrid filters designed to treat wide bands, - take advantage of the advantages introduced by the choice of passive analog filters, which are very simple to design and can be integrated into "CMOS" technology (CMOS for "Complementary Metal Oxide Semiconductor"), - configure finer way the transfer function of each channel to be able to optimize the behavior of multi-channel converters with more precision, and to be able to reconfigure these filters for a calibration.

Plus particulièrement, l'évolution de la commande des filtres analogiques par rapport celle présentée dans le document WO-2010/007326 permet une augmentation de la versatilité des filtres analogiques dans les convertisseurs multivoie. More particularly, the evolution of the control of the analog filters compared with that presented in the document WO-2010/007326 makes it possible to increase the versatility of the analog filters in the multi-channel converters.

La présente invention trouve de nombreuses applications possibles. Par exemple, les circuits radio reconfigurables utilisés dans les « white spaces » (par exemple, la bande UHF broadcast (470-790 MHz)) font l'objet d'une normalisation ETSI RRS. Le groupe IEEE802.11 WG43 développe par ailleurs un standard de radio cognitive. Des travaux sur un récepteur traitant l'ensemble du spectre pour un tuner silicium (câble large bande ou applications transmission de signaux de télévision) sont aussi en cours. 10 D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels : - la Figure 1 illustre une architecture possible d'un système électronique en aval d'une antenne et en amont d'un banc de filtres hybrides ; - les Figure 2 à 5 présentent des exemples de signaux possibles pour les signaux de commande des filtres à intégration de charge et du convertisseur analogique-numérique dans un mode de réalisation de l'invention - la Figure 6 détaille un exemple de réalisation d'un filtre passe bande à intégration de charge pour la réalisation d'un mode de réalisation de l'invention - la Figure 7 est un schéma bloc de détermination des différents signaux de commandes et d'horloge selon un mode de réalisation de l'invention - la Figure 8 est un exemple d'enchainement temporel des différentes étapes clés de fonctionnement du circuit présenté par la Figure 6 dans un mode de réalisation de l'invention ; - la Figure 9 est un exemple d'un dispositif de radio cognitive mettant en oeuvre un mode possible de réalisation de l'invention ; - la Figure 10 est un exemple d'un générateur de signaux de commandes selon un mode possible de réalisation de l'invention ; - la Figure 11 est un exemple d'un dispositif de filtrage à plusieurs voies selon un mode possible de réalisation de l'invention. The present invention finds many possible applications. For example, reconfigurable radio circuits used in white spaces (eg broadcast UHF band (470-790 MHz)) are subject to ETSI RRS standardization. The group IEEE802.11 WG43 also develops a standard of cognitive radio. Work on a receiver dealing with the entire spectrum for a silicon tuner (broadband cable or television signal transmission applications) is also in progress. Other features and advantages of the invention will become apparent on reading the description which follows. This is purely illustrative and should be read with reference to the accompanying drawings in which: FIG. 1 illustrates a possible architecture of an electronic system downstream of an antenna and upstream of a hybrid filter bank; 2 to 5 show examples of possible signals for the control signals of the load integrating filters and the analog-to-digital converter in one embodiment of the invention; FIG. 6 details an embodiment of a load-integrating band-pass filter for carrying out an embodiment of the invention; FIG. 7 is a block diagram for determining the different control and clock signals according to one embodiment of the invention; Figure 8 is an example of a time sequence of the various key operating steps of the circuit shown in Figure 6 in one embodiment of the invention; FIG. 9 is an example of a cognitive radio device implementing a possible embodiment of the invention; FIG. 10 is an example of a command signal generator according to a possible embodiment of the invention; - Figure 11 is an example of a multi-channel filter device according to a possible embodiment of the invention.

La Figure 1 est un exemple d'architecture générale d'un système électronique mettant en oeuvre des filtres passe-bande à intégration de charge commandables en amont d'un banc de filtres hybrides comme explicité ci-avant. Le signal d'entrée Vin est le signal en provenance, par exemple, de l'antenne d'une radio comme illustré en Figure 9. Ce signal peut avoir été 11 préalablement filtré par un dispositif électronique pour sélectionner la bande large à convertir. Ce signal est alors réparti sur chacune des M voies (chacune des voies est numérotée sur la figure 1 de 111 à 11 M) du système électronique tels que présenté sur la Figure 1. En effet, cette séparation en M voies permet de traiter globalement des signaux de bande passante très large. En incluant des filtres analogiques hautement flexibles comme filtres d'analyse de bancs de filtres hybrides (BFH), il est possible de traiter des bandes de IargeurM 2 , où M est le nombre de voies du convertisseur et FS la fréquence d'échantillonnage de chaque voie. Cette flexibilité permet de définir des filtres d'analyse qui participent à un banc de filtres hybrides synthétisé performant et peu sensible aux variations des paramètres analogiques. FIG. 1 is an example of a general architecture of an electronic system implementing load-integrable band-pass filters controllable upstream of a hybrid filter bank as explained above. The input signal Vin is the signal from, for example, the antenna of a radio as illustrated in Figure 9. This signal may have been previously filtered by an electronic device to select the wide band to be converted. This signal is then distributed over each of the M channels (each channel is numbered in FIG. 1 from 111 to 11 M) of the electronic system as shown in FIG. 1. Indeed, this separation in M channels makes it possible to globally process very wide bandwidth signals. By including highly flexible analog filters as Hybrid Filter Bank (BFH) filters, it is possible to process bands of width M 2, where M is the number of channels of the converter and FS is the sampling frequency of each. way. This flexibility makes it possible to define analysis filters that participate in a synthesized hybrid filter bank that is efficient and insensitive to variations in the analog parameters.

Une transconductance 101 est positionnée en amont des différents filtres afin d'amplifier le signal reçu et permettre aux équipements électroniques avals de fonctionner dans leur gamme de puissance optimale. Cette transconductance 101 peut être dédiée pour chacune des voies 111 à 11 M (comme représentée sur la figure 1) ou commune à l'ensemble des voies. A transconductance 101 is positioned upstream of the various filters in order to amplify the received signal and to allow the downstream electronic equipment to operate in their optimal power range. This transconductance 101 may be dedicated for each of the channels 111 to 11 M (as shown in Figure 1) or common to all channels.

À la sortie de la (ou des) transconductance(s), le signal est alors transmis sur chaque voie à un Filtre Passe-bande à Intégration de Charge 102 (ou FPIC), puis converti en numérique par un Convertisseur Analogique- Numérique 103 (ou CAN). At the output of the (or) transconductance (s), the signal is then transmitted on each channel to a Charge Integration Bandpass Filter 102 (or FPIC), then converted into digital by an Analog-Digital Converter 103 ( or CAN).

Le filtre FPIC 102 d'une voie i est commandé par trois signaux de commande périodiques : CMDctp , CMDctn et CMDT. La forme de leur période est décrite dans la suite de la description. The FPIC filter 102 of a channel i is controlled by three periodic control signals: CMDctp, CMDctn and CMDT. The form of their period is described in the following description.

De manière générale, un filtre passe-bande est un filtre électronique ne laissant passer qu'une bande de fréquences comprises entre une fréquence de coupure basse et une fréquence de coupure haute du filtre. 12 Les signaux CMDC;n et CMDC;n peuvent différer d'une voie à l'autre afin d'obtenir une diversité des fonctions de transfert des différents filtres FPIC de chaque voie et ainsi assurer une dé-corrélation suffisante entre les différentes voies. Par exemple, ces signaux peuvent être différents pour chacune des voies ou différents pour seulement une partie de ces voies. Les signaux CMDY ont une forme identique pour toutes les voies mais peuvent être déphasés entre eux. Dans ce cas l'architecture s'approche du type entrelacement temporel. In general, a band-pass filter is an electronic filter that passes only a frequency band between a low cutoff frequency and a high cutoff frequency of the filter. The signals CMDC, n and CMDC, n may differ from one channel to another in order to obtain a diversity of the transfer functions of the different FPIC filters of each channel and thus to ensure a sufficient de-correlation between the different channels. For example, these signals may be different for each of the channels or different for only a portion of these channels. The CMDY signals have an identical shape for all the channels but can be out of phase with each other. In this case, the architecture approaches the temporal interleaving type.

Le Convertisseur Analogique-Numérique 103 est un circuit électronique dont la fonction est de générer à partir d'un signal analogique, un signal numérique (codé sur plusieurs bits), dépendant du signal analogique entré. Ce convertisseur 103 est commandé par une horloge CLKFS à la fréquence FS et échantillonne le signal d'entrée à cette fréquence, et par un signal CMDo' t qui indique au CAN 103 les instants où le signal aux bornes de la capacité est valide et peut être converti par le CAN 103. Les signaux CLKFS et CMDo' t sont identiques pour toutes les voies. Cette identité induit ainsi que les convertisseurs analogique-numérique CAN 103 convertissent de façon synchrone le signal sur toutes les voies du dispositif. The Analog-Digital Converter 103 is an electronic circuit whose function is to generate from an analog signal, a digital signal (encoded on several bits), depending on the input analog signal. This converter 103 is controlled by a clock CLKFS at the frequency FS and samples the input signal at this frequency, and by a signal CMDo 't which indicates to the ADC 103 the times when the signal at the terminals of the capacitor is valid and can to be converted by the CAN 103. The signals CLKFS and CMDo 't are identical for all the channels. This identity induces as well as the CAN-to-digital converters 103 synchronously convert the signal on all the channels of the device.

Les différents signaux de commande et d'horlogeCMDctp , CMDctfl , CMDY, et CLKFS sont générés, pour des raisons de simplicité d'implémentation, dans un unique module DUC 105 (pour « Digital Control Unit »). Ces signaux sont alors transmis aux différents filtres FPIC 102 et convertisseurs CAN 103 afin de synchroniser l'ensemble des voies du système. The various control and clock signalsCMDctp, CMDctfl, CMDY, and CLKFS are generated, for reasons of simplicity of implementation, in a single DUC module 105 (for "Digital Control Unit"). These signals are then transmitted to the various FPIC filters 102 and CAN converters 103 in order to synchronize all the channels of the system.

Enfin les différentes voies 111 à Il m sont filtrées et recombinées par un système de reconstruction numérique 104 ou FRN (par exemple, un banc de filtres numériques). Finally, the various channels 111 to 111 are filtered and recombined by a digital reconstruction system 104 or FRN (for example, a bank of digital filters).

Les Figures 2 à 5, détaillent des exemples de signaux de commandes et d'horloge dans un mode de réalisation de l'invention. Figures 2 to 5 detail examples of control and clock signals in one embodiment of the invention.

Le signal de commande CMDCtp (correspondant à la voie i) de la Figure 2 est réalisé au moyen d'un signal créneau de période T ci actif durant un temps Ti. Ce temps est inférieur ou égal à la période TS correspondant à la fréquence d'échantillonnage FS indiqué précédemment (F = T ). Ainsi s durant un temps Tg = T -T , le signal de commande CMDctp est égal à zéro. Le signal de commande CMDCtn (correspondant à la voie i) de la Figure 3 est réalisé, par exemple, en inversant le signal précédent (soit en considérant que CMDctn = CMDctp (où x est le complément de x) durant Ti et à l'état « 0 » en dehors de Ti). Ainsi, un unique signal de commande peut être utilisé au lieu et place des deux signaux CMDCtn etCMD tn . Le signal de commande CMD,de la Figure 4A est un signal logique dont la valeur est à l'état « 1 » pendant une durée T et se situe plus précisément pendant le temps où les signaux CMDctn et CMDctp sont à l'état « 0 » (temps Tg de la Figure 4). De même le signal de commande CMDOU de la Figure 4B est un signal logique dont la valeur est à l'état « 1 » durant une durée Tout et se situe plus 20 précisément pendant le temps g . Les temps Tout et TY sont positionnés tous les deux pendant le temps Tg , mais ne se chevauchent pas. Le temps Tout est avantageusement positionné avant le temps TY afin de 25 pouvoir transmettre l'échantillon avant de réinitialiser le circuit. Enfin, le signal d'horloge CLKFS de la Figure 5 est le signal d'horloge d'échantillonnage et correspond à un signal créneau de périodeT, . Par 14 défaut, le convertisseur CAN 103 convertit le signal en entrée sur les fronts montants du signal logique d'horloge CLKFs . C'est pour cette raison que la fréquence d'échantillonnage est 1/T . The control signal CMDCtp (corresponding to the channel i) of FIG. 2 is produced by means of a slot signal of period T i active during a time Ti. This time is less than or equal to the period TS corresponding to the sampling frequency FS indicated previously (F = T). Thus, during a time Tg = T -T, the control signal CMDctp is equal to zero. The control signal CMDCtn (corresponding to the channel i) of FIG. 3 is produced, for example, by inverting the preceding signal (ie considering that CMDctn = CMDctp (where x is the complement of x) during Ti and at state "0" outside of Ti). Thus, a single control signal can be used instead of the two signals CMDCtn andCMD tn. The control signal CMD of FIG. 4A is a logic signal whose value is in state "1" for a duration T and is more precisely during the time when the signals CMDctn and CMDctp are in the state "0 "(Time Tg of Figure 4). Similarly, the control signal CMDOU of FIG. 4B is a logic signal whose value is in the "1" state for a duration of all and lies more precisely during the time g. The times All and TY are both positioned during the time Tg, but do not overlap. The time Everything is advantageously positioned before the time TY in order to be able to transmit the sample before resetting the circuit. Finally, the clock signal CLKFS of FIG. 5 is the sampling clock signal and corresponds to a slot signal of period T,. By default, the CAN converter 103 converts the input signal to the rising edges of the CLKFs clock signal. It is for this reason that the sampling frequency is 1 / T.

Bien entendu, les différents signaux CMDOU , CMDctp , CMDctn et CMDT sont répétés dans le temps avec une période T . Les détails électroniques d'un filtre FPIC dans un mode de réalisation de l'invention est donnée par la Figure 6. Ces détails permettent d'appréhender les interactions des signaux préalablement décrits avec les objets électroniques (condensateurs, interrupteurs, autres composants). Dans cet exemple, le Filtre Passe-bande à Intégration de Charge (FPIC) est uniquement composé d'interrupteurs et de capacités. Ainsi, le FPIC est un filtre analogique passif de réalisation simple et pouvant notamment être implémenté en technologie CMOS (« Complementary Metal Oxide Semiconductor » en anglais). Of course, the different signals CMDOU, CMDctp, CMDctn and CMDT are repeated in time with a period T. The electronic details of an FPIC filter in one embodiment of the invention is given in Figure 6. These details make it possible to understand the interactions of the previously described signals with the electronic objects (capacitors, switches, other components). In this example, the Charge-Integrated Bandpass Filter (FPIC) is only composed of switches and capabilities. Thus, the FPIC is a passive analog filter of simple realization and that can notably be implemented in CMOS technology ("Complementary Metal Oxide Semiconductor" in English).

Le principe de fonctionnement de ce circuit 102 est décrit ci-après. Dans l'exemple de la Figure 6, les signaux de commande et d'horloge décrits précédemment sont utilisés. Ainsi, le processus de fonctionnement est le suivant : 1) le condensateur 607 est complètement déchargée au début du processus ; 2) les interrupteurs 605 et 606 sont ouverts ; 3) durant une période Ti : a) durant un premier temps (d'une durée de Zti ), les interrupteurs 601 et 602 sont fermés tandis que les interrupteurs 603 et 604 sont ouverts. En effet, le signal CMDCtp est à l'état « 1 » et le signal CMDctn est à l'état «0»; 15 b) ainsi, le courant IRFin(t) charge la capacité dans un sens positif (i, (t) = iRFin (t) ); c) durant un deuxième temps (d'une durée également de 2ti ), les interrupteurs 601 et 602 sont ouverts tandis que les interrupteurs 603 et 604 sont fermés. En effet, le signal CMDCtp est à l'état « 0 » et le signal CMDCtn a est à l'état « 1 »; d) ainsi, le courant IRFin(t) charge la capacité dans un sens négatif (ic (t) = -iRF~n (t) ); e) les étapes a) à e) sont alors répétées tant que le temps Ti n'est pas arrivé à sa fin. 4) A l'issue de la période Ti, les interrupteurs 601 à 604 sont ouverts. En effet, les signaux CMDctp et CMDctn sont à l'état « 0 » 5) Durant le temps Tut le signal CMDont est à l'état « 1 », il indique au CAN 103 que la tension aux bornes du condensateur 607 est valide et peut être lue. Le convertisseur CAN 103 lit alors la valeur (analogique) de la tension aux bornes du condensateur 607 et la convertit en valeur numérique. 6) Enfin, durant le temps'', , les interrupteurs 605 et 606 sont fermés, reliant les deux bornes de la capacité par un circuit résistif, ou en connectant les bornes du condensateur 607 à des points électroniques de potentiel identique. 7) Le condensateur est alors vidé. L'ensemble de ce processus, d'une durée égale à la période d'échantillonnage TS , est alors réitéré pour obtenir un nouvel échantillon à convertir par la CAN. The operating principle of this circuit 102 is described below. In the example of Figure 6, the control and clock signals described above are used. Thus, the operating process is as follows: 1) the capacitor 607 is completely discharged at the beginning of the process; 2) switches 605 and 606 are open; 3) during a period Ti: a) during a first period (of a duration of Zti), the switches 601 and 602 are closed while the switches 603 and 604 are open. Indeed, the CMDCtp signal is in the "1" state and the CMDctn signal is in the "0" state; B) thus, the current IRFin (t) loads the capacitance in a positive direction (i, (t) = iRFin (t)); c) during a second period (of a duration also 2ti), the switches 601 and 602 are open while the switches 603 and 604 are closed. Indeed, the CMDCtp signal is in the "0" state and the CMDCtn a signal is in the "1" state; d) thus, the current IRFin (t) loads the capacitance in a negative direction (ic (t) = -iRF ~ n (t)); e) steps a) to e) are then repeated until the time Ti has come to an end. 4) At the end of the period Ti, the switches 601 to 604 are open. Indeed, the signals CMDctp and CMDctn are in the state "0" 5) During the time Tut the CMDont signal is in the state "1", it indicates to the CAN 103 that the voltage across the capacitor 607 is valid and can be read. The CAN converter 103 then reads the (analog) value of the voltage across the capacitor 607 and converts it into a digital value. 6) Finally, during the time '', the switches 605 and 606 are closed, connecting the two terminals of the capacitance by a resistive circuit, or by connecting the terminals of the capacitor 607 to electronic points of identical potential. 7) The capacitor is then emptied. The entire process, of a duration equal to the sampling period TS, is then reiterated to obtain a new sample to be converted by the ADC.

Afin de synthétiser le fonctionnement temporel du circuit précédemment décrit, la Figure 8 illustre un exemple d'enchainement temporel dans le fonctionnement du circuit. 16 Pendant la durée Ti (référence 801), les étapes 1) à 3), précédemment décrites dans la description de la Figure 6, sont exécutées. Pendant la durée Tout (référence 802), les étapes 4) à 5), précédemment décrites dans la description de la Figure 6, sont exécutées. In order to synthesize the temporal operation of the circuit previously described, FIG. 8 illustrates an example of a time sequence in the operation of the circuit. During the period Ti (reference 801), steps 1) to 3), previously described in the description of FIG. 6, are executed. For the duration All (reference 802), steps 4) to 5), previously described in the description of Figure 6, are executed.

En effet, le convertisseur CAN 103 n'acquière pas de manière instantanée la valeur de la tension aux bornes du condensateur 607 et il peut être utile de prévoir un délai Tout pour s'assurer de la bonne acquisition de cette dernière. Ce délai Tut est donc supérieur à la durée effective maximale d'acquisition de la tension aux bornes du condensateur 607 par le 1 o convertisseur CAN 103. La valeur de T ut dépend donc du convertisseur CAN 103 utilisé en aval du filtre FPIC. Pendant la durée Tr (référence 803), les étapes 6) à 7), précédemment décrites dans la description de la Figure 6, sont exécutées. En effet, le condensateur ne se décharge pas de manière instantanée 15 lorsque les interrupteurs 605 et 606 sont fermés et il peut être utile de prévoir un délai T pour s'assurer de cette décharge. Ce délai T est donc supérieur à la durée effective maximale de décharge du condensateur 607 et dépend donc de la capacité et des caractéristiques du circuit de décharge utilisées pour l'implémentation du FPIC. 20 De plus, pour des raisons d'imperfections électroniques, il peut être utile de prévoir des « périodes de garde » de courtes durées (Tg, , Tg2 et Tg3) entre les étapes 801, 802 et 803. En particulier, les signaux électroniques créneaux ne sont pas, en pratique, parfaits et les créneaux d'une période du signal peuvent s'étendre modérément sur les périodes suivantes. Ainsi, ces 25 périodes de garde peuvent permettre d'éviter des effets de bords gênants dans une implémentation électronique réelle. Indeed, the CAN converter 103 does not acquire instantaneously the value of the voltage across the capacitor 607 and it may be useful to provide a delay All to ensure the proper acquisition of the latter. This delay Tut is therefore greater than the maximum effective duration of acquisition of the voltage across the capacitor 607 by the 1 o CAN converter 103. The value of T ut therefore depends on the CAN converter 103 used downstream of the FPIC filter. During the duration Tr (reference 803), steps 6) to 7), previously described in the description of FIG. 6, are executed. Indeed, the capacitor does not instantaneously discharge when the switches 605 and 606 are closed and it may be useful to provide a delay T to ensure this discharge. This delay T is therefore greater than the maximum effective duration of discharge of the capacitor 607 and therefore depends on the capacity and the characteristics of the discharge circuit used for the implementation of the FPIC. In addition, for reasons of electronic imperfections, it may be useful to provide short-term "guard periods" (Tg,, Tg2 and Tg3) between steps 801, 802 and 803. In particular, the electronic signals slots are not, in practice, perfect and the slots of a period of the signal can extend moderately over the following periods. Thus, these guard periods can avoid annoying edge effects in a real electronic implementation.

Pour des raisons de simplicité, une horloge de base peut aider les divisions temporelles de l'espace de temps'', . Ainsi, tous les temps gl g2 , 30 T3, T , Tut , T , T et T sont alors des multiples du temps de base Th, période de l'horloge de base. Dans cette hypothèse, une seule et même 17 horloge permet de générer l'ensemble des temps nécessaires au fonctionnement de ce mode de réalisation. De plus, toujours à des fins de simplifications, il est possible de sélectionner les « périodes de garde » les plus courtes possibles tout en utilisant une horloge de base. Ainsi, ces périodes sont choisies comme suit :Tg, = g2 = g3 =Th. Les temps T et Tut sont choisis comme étant identiques. Pour ce faire, ils sont pris comme étant le multiple du temps de base Th le plus proche du maximum des deux durées suivantes : - la durée maximale de décharge du condensateur 607, et - la durée maximale d'acquisition de la tension aux bornes du condensateur 607 par le convertisseur CAN 103. For the sake of simplicity, a basic clock can help the temporal divisions of the space of time. Thus, all times g1 g2, T3, T, Tut, T, T and T are then multiples of the base time Th, period of the base clock. In this hypothesis, one and the same clock makes it possible to generate all the times necessary for the operation of this embodiment. In addition, for simplification purposes, it is possible to select the shortest possible "guard periods" while using a basic clock. Thus, these periods are chosen as follows: Tg, = g2 = g3 = Th. The times T and Tut are chosen to be identical. To do this, they are taken as the multiple of the base time Th which is closest to the maximum of the two following durations: the maximum duration of discharge of the capacitor 607, and the maximum duration of acquisition of the voltage across the terminals of the capacitor 607 by the CAN converter 103.

Le circuit présenté par la Figure 6 est commandé par de nombreux signaux et il peut être difficile pour l'homme du métier de déterminer leur forme et leurs caractéristiques pour construire un filtrage versatile en fréquence, avec suffisament de libertés pour les fonctions de transfert de chaque voie et/ou minimisant la complexité de génération des signaux de commande. Ainsi, la Figure 7 est un schéma bloc proposant une méthode de détermination des différents signaux de commandes et d'horloge selon un mode de réalisation de l'invention. Dans ce mode de réalisation, il est souhaité que le système soit en mesure d'analyser la totalité de la bande de fréquence [F,;n;F.]. Les contraintes du système peuvent être multiples. Par exemple, le nombre de voies M du système peut être adaptable (ex. utilisation d'un sous ensemble des voies disponibles) tandis que la fréquence d'échantillonnage F maximale des CAN peut être fixée par les contraintes du signal. La situation inverse peut également exister : le nombre de voies disponibles M peut être fixe tandis que le choix de la fréquence d'échantillonnage F est libre. Ainsi, un test sera effectué (étape 701) afin de déterminer quelle est la contrainte du système. The circuit shown in FIG. 6 is controlled by many signals and it may be difficult for those skilled in the art to determine their shape and characteristics to construct a versatile frequency filtering, with sufficient freedom for the transfer functions of each channel and / or minimizing the complexity of generating the control signals. Thus, FIG. 7 is a block diagram proposing a method for determining the different control and clock signals according to one embodiment of the invention. In this embodiment, it is desired that the system be able to analyze the entire frequency band [F,; n; F]. The constraints of the system can be multiple. For example, the number of channels M of the system can be adaptable (eg use of a subset of available channels) while the maximum sampling frequency F CAN can be set by the constraints of the signal. The opposite situation may also exist: the number of available channels M may be fixed while the choice of the sampling frequency F is free. Thus, a test will be performed (step 701) to determine what is the constraint of the system.

Si la contrainte est le nombre de voies M utilisables, il sera possible de déterminer (étape 702) en conséquence la fréquence d'échantillonnage F telle que F =2F max -Fnn . M Si la contrainte est la fréquence d'échantillonnage maximale F des CAN, il sera possible de déterminer (étape 703) en conséquence le nombre de voies M telle que M est l'entier supérieur le plus proche de2I'F -F,,;n En outre, les durées minimales des temps T et Tout, comme indiqué précédemment, sont imposées (étape 706) par certaines caractéristiques physiques des composants électroniques utilisés dans l'implémentation du circuit de la Figure 1. Ensuite, il est déterminé (étape 707) un nombre de division Ndtiv minimal de l'espace temporel d'échantillonnage (d'une durée T5) en fonction des contraintes préalablement établies. Ainsi Ndtiv est l'entier inférieur le plus proche de T max(T, , T t,r ) . Chaque temps T et Tut peut alors être contenu dans une division T . On définit donc Ttv = T comme la durée d'une Ndiv Ndiv division. Pour des soucis de simplicité d'implémentation électronique, les périodes 20 Titi , pour chacune des voies i, sont alors déterminées (étape 708) comme des multiples du temps Tdtiv . If the constraint is the number of usable channels M, it will be possible to determine (step 702) accordingly the sampling frequency F such that F = 2F max -Fnn. M If the constraint is the maximum sampling frequency F of the ADCs, it will be possible to determine (step 703) accordingly the number of channels M such that M is the nearest integer to2I'F -F ,,; In addition, the minimum durations of the times T and All, as indicated above, are imposed (step 706) by certain physical characteristics of the electronic components used in the implementation of the circuit of FIG. 1. Then, it is determined (step 707). ) a minimum Ndtiv division number of the sampling time space (of a duration T5) according to the previously established constraints. Thus Ndtiv is the nearest integer closest to T max (T,, T t, r). Each time T and Tut can then be contained in a division T. We therefore define Ttv = T as the duration of a Ndiv Ndiv division. For the sake of simplicity of electronic implementation, the periods 20 Titi, for each of the channels i, are then determined (step 708) as multiples of the time Tdtiv.

Ces périodes Tti sont inférieures à T - (gl +Tg2 + g3 +T +Tut) comme These periods Tti are lower than T - (gl + Tg2 + g3 + T + Tut) as

cela peut être déduit de la Figure 8. Comme indiqué précédemment, et à des fins de simplicité, il peut être 25 considéré dans un premier temps que T, =Tout = Tg, = Tg2 = Tg3 = Ttv . Ainsi, les périodes Ti sont inférieures à Ndw d, -STE 19 Ainsi, les temps de garde sont les plus court possibles et les temps de décharge du condensateur 607 et d'acquisition du convertisseur CAN 103 sont suffisants car le temps Tdiv a justement été déterminé (étape 707) en ce sens. this can be deduced from FIG. 8. As indicated above, and for the sake of simplicity, it can be considered at first that T = Tg = Tg = Tg3 = Ttv. Thus, the periods Ti are less than Ndw d, -STE 19 Thus, the guard times are as short as possible and the discharge times of the capacitor 607 and the acquisition of the converter CAN 103 are sufficient because the time Tdiv has been precisely determined (step 707) in that sense.

Une fois cette simplification effectuée, il est alors possible de définir Ti tel que T ci = kiTiv avec ki appartenant à l'intervalle [1..Ndiv -5] (cette condition est directement déduite du fait que les périodes T ci sont inférieures à NdiVTiv -5Tiv ). Bien entendu, les entiers ki peuvent être différents sur certaines ou toutes les voies du système. En particulier, ceci peut être particulièrement avantageux pour obtenir une bonne décorrélation de traitement entre les différentes voies, décorrélation avantageuse si l'architecture est de type bancs de filtres hybrides. Once this simplification is done, it is then possible to define Ti such that T ci = kiTiv with ki belonging to the interval [1..Ndiv -5] (this condition is directly deduced from the fact that the periods T ci are less than NdiVTiv -5Tiv). Of course, the integers ki may be different on some or all of the channels of the system. In particular, this may be particularly advantageous for obtaining good decorrelation of treatment between the different channels, advantageous decorrelation if the architecture is of the hybrid filter bank type.

Si l'intervalle [1..Ndiv -5] ne permet pas d'obtenir une diversité d'entiers ki satisfaisante pour les besoins du circuit (étape 709), il est réalisé un doublement du nombre d'intervalle Ndiv (noté Ndiv2) dans une période T (étape 710). Ainsi, les paramètres suivants sont redéfinis (étape 713) : - Ndiv2 2Ndiv ; - Tiv2-T 2v - = 2Tiv2 ; - Tut = 2T iv 2; - Tl g2 T3 Ti2 Ainsi, à la suite de cette opération 713, les valeurs de ki peuvent appartenir à l'intervalle [1..Ndiv2 -(3+4)] . Les étapes 710 et 713 peuvent être réitérées j fois, tant que la diversité des ki n'est pas suffisante. A la suite de j itérations, les ki peuvent alors appartenir à l'intervalle [1..Ndiv; -(3+ 2 j)] avec Ndi; = 2jNdiv . 20 Lorsque tous les temps Tti sont fixés pour chacune des voies i (par le choix des différents kti ), il est possible de déterminer (étape 711) les temps Ti pour chacune des voies du système. Dans ce mode de réalisation et afin de simplifier l'implémentation électronique du circuit, les temps Ti sont des multiples du temps Tdty tout en étant également des multiples de Tl ou de 2" pour limiter les distorsions dans les fonctions de transfert des filtres FPIC. De plus, chaque temps Ti est inférieur à (NdwJ -(3+ 2 j))Tdw afin laisser suffisamment de place pour les temps de garde, de décharge et d'acquisition décrit ci-dessus. En général les temps Ti sont les plus grands possibles (tout en respectant les conditions préalablement décrites) dans l'espace temporel [O..(Ndty; -(3+2 j)) dJ, afin d'obtenir des filtres d'analyse de sélectivité suffisante. If the interval [1..Ndiv -5] does not make it possible to obtain a diversity of integers ki satisfactory for the needs of the circuit (step 709), a doubling of the interval number Ndiv (noted Ndiv2) is realized in a period T (step 710). Thus, the following parameters are redefined (step 713): - Ndiv2 2Ndiv; - Tiv2-T 2v - = 2Tiv2; - Tut = 2T iv 2; Thus, following this operation 713, the values of ki can belong to the interval [1..Ndiv2 - (3 + 4)]. Steps 710 and 713 can be repeated once, as long as the diversity of ki is not sufficient. As a result of j iterations, the ki can then belong to the interval [1..Ndiv; - (3+ 2 j)] with Ndi; = 2jNdiv. When all the times Tti are set for each of the channels i (by the choice of the different kti), it is possible to determine (step 711) the times Ti for each of the channels of the system. In this embodiment and in order to simplify the electronic implementation of the circuit, the times Ti are multiples of the time Tdty while also being multiples of T1 or 2 "to limit the distortions in the transfer functions of the FPIC filters. Moreover, each time Ti is less than (NdwJ - (3 + 2 j)) Tdw in order to leave enough room for the guard, discharge and acquisition times described above. large possible (while respecting the previously described conditions) in the time space [O .. (Ndty; - (3 + 2 j)) dJ, in order to obtain sufficient selectivity analysis filters.

Enfin, les horloges de commandes étant complètement définies, il est possible de configurer (étapes 712) un générateur de signal DCU 105 afin de produire chacun des signaux de commandes. En particulier, les signaux peuvent être alors générés à partir d'un même oscillateur local. Si un ou plusieurs temps Tti ont une durée multiple impaire du tempsTdty, il faudra alors utiliser un oscillateur local dont la période est égale à T2 . Dans les autres cas, I oscillateur local a une période égale a Par ailleurs, le schéma fonctionnel présenté sur la Figure 7 est un exemple typique d'un programme dont certaines instructions peuvent être réalisées auprès d'un module ou d'un processeur. A ce titre, la Figure 7 peut correspondre à l'organigramme de l'algorithme général d'un programme informatique au sens de l'invention. Finally, the control clocks being completely defined, it is possible to configure (steps 712) a DCU signal generator 105 in order to produce each of the control signals. In particular, the signals can then be generated from the same local oscillator. If one or more times Tti have an odd multiple duration of the timeTdty, it will then be necessary to use a local oscillator whose period is equal to T2. In the other cases, the local oscillator has a period equal to. Moreover, the block diagram presented in FIG. 7 is a typical example of a program from which certain instructions can be made with a module or a processor. As such, Figure 7 may correspond to the flowchart of the general algorithm of a computer program within the meaning of the invention.

La Figure 9 illustre un exemple de réalisation de l'invention pour la mise en oeuvre dans une radio cognitive. 21 La radio 905 comporte notamment une antenne 901 afin de capter les ondes électromagnétiques et les transformer en signaux analogiques. Ces signaux sont ensuite transmis à un module électronique 902 tel que décrit par la Figure 1. Ce module 902 convertit un signal d'entrée analogique Vin en un signal numérique de sortie y[n] . Le module 902 peut être notamment commandé à l'aide d'un générateur de signaux de commande 906 exécutant notamment un programme informatique dont l'algorithme général est présenté sur la Figure 7. Le signal numérique est alors transmis au module radio 903 classique comportant, par exemple, des circuits électroniques de décompression du flux reçu, de corrections d'erreurs et de déchiffrement du flux. Une fois le signal numérique traité, le signal résultant peut être transmis à un dispositif de restitution (comprenant par exemple, pour un signal audio, un haut-parleur 904 pour restitution sonore). Figure 9 illustrates an exemplary embodiment of the invention for implementation in a cognitive radio. The radio 905 includes an antenna 901 for capturing the electromagnetic waves and transforming them into analog signals. These signals are then transmitted to an electronic module 902 as described in FIG. 1. This module 902 converts an analog input signal Vin into a digital output signal y [n]. The module 902 can in particular be controlled by means of a control signal generator 906 executing in particular a computer program whose general algorithm is presented in FIG. 7. The digital signal is then transmitted to the conventional radio module 903 comprising, for example, electronic circuits for decompressing the received stream, error corrections and decryption of the stream. Once the digital signal has been processed, the resulting signal can be transmitted to a reproduction device (comprising, for example, for an audio signal, a loudspeaker 904 for sound reproduction).

La Figure 10 illustre les détails de générateur de signaux de commande 906 présenté dans la Figure 9 selon un des modes de réalisation de l'invention. Ce générateur 906 permet de générer des signaux de commande 20 mettant en oeuvre le procédé précédemment exposé. Il comporte une interface d'entrée 1002 reliée à un générateur de signal d'horloge externe. Ce générateur comporte également un module de calcul 1001 lui permettant de recevoir des consignes de sous-bandes de travail pour 25 chaque voie. Ces consignes permettront à ce module de calcul de mettre en forme chaque signal de commande par voie. Ces consignes peuvent être notamment des données structurelles à un circuit électronique externe (comme le temps de décharge du filtre FPIC ou du temps d'acquisition du convertisseur analogique/numérique CAN) ou encore des données externes 30 (comme le choix des temps Ti ou des périodes Tc; présentés précédemment). Afin de mettre en forme chaque signal, ce générateur nécessite une base temporelle sur laquelle se fonder et ainsi, construire des signaux de 30 22 commandes dont les créneaux sont des multiples de la fréquence d'horloge. Pour ce faire, l'interface d'entrée 1002 est reliée à ce module de calcul 1001 et lui transmet le signal d'horloge en entrée. Une fois ces signaux construits, ils sont transmis à une sortie 1003 permettant de délivrer ceux-ci aux filtres FPIC 102 de chacune des voies. Figure 10 illustrates the control signal generator details 906 shown in Figure 9 according to one of the embodiments of the invention. This generator 906 makes it possible to generate control signals 20 implementing the previously explained method. It comprises an input interface 1002 connected to an external clock signal generator. This generator also comprises a calculation module 1001 enabling it to receive instructions for working subbands for each channel. These instructions will allow this calculation module to format each control signal per channel. These instructions may in particular be structural data to an external electronic circuit (such as the discharge time of the FPIC filter or the acquisition time of the ADC) or else external data (such as the choice of times Ti or TC periods, previously presented). In order to shape each signal, this generator requires a time base on which to base and thus construct control signals whose slots are multiples of the clock frequency. To do this, the input interface 1002 is connected to this calculation module 1001 and transmits the input clock signal. Once these signals are constructed, they are transmitted to an output 1003 for delivering them to the FPIC filters 102 of each of the channels.

La Figure 11 est un exemple d'un dispositif de filtrage à plusieurs voies selon un mode possible de réalisation de l'invention. Ce dispositif comporte notamment une structure de filtrage 1101 à m voies, chaque voie Ili comprenant notamment un convertisseur analogique/numérique 103, et un filtre analogique de type à intégration de charge 102 comme présenté dans la Figure 1. En outre, ce dispositif comporte également un générateur de signal d'horloge 1103 fournissant une base temporelle sur laquelle peut se fonder un générateur de signal 906 (présenté par la Figure 10) et ainsi, construire des signaux de commandes. Une interface d'entrée 1104, apte à recevoir des consignes de sous-bandes de travail pour chaque voie, est également prévu. Ces consignes sont fournies au générateur afin de mettre en forme les signaux de commandes. Cette interface peut être notamment un ordinateur muni d'un clavier autorisant un utilisateur à saisir ces consignes sur une interface homme-machine ou encore un circuit électronique. Une fois ces signaux construits par le générateur 906, ils sont transmis à la structure à m voies afin de commander les différents filtres FPIC de celui- Ci. Figure 11 is an example of a multi-channel filter device according to a possible embodiment of the invention. This device comprises in particular a filtering structure 1101 with m channels, each channel Ili comprising in particular an analog / digital converter 103, and a load integrating type analog filter 102 as shown in FIG. 1. In addition, this device also comprises a clock signal generator 1103 providing a time base on which a signal generator 906 (shown in FIG. 10) can be based and thus constructing control signals. An input interface 1104, able to receive working sub-band instructions for each channel, is also provided. These instructions are supplied to the generator in order to format the control signals. This interface may include a computer with a keyboard allowing a user to enter these instructions on a human-machine interface or an electronic circuit. Once these signals have been constructed by the generator 906, they are transmitted to the m-channel structure in order to control the different FPIC filters of this one.

Bien entendu, la présente invention ne se limite pas aux formes de réalisations décrites ci-avant à titre d'exemples ; elle s'étend à d'autres variantes. Par exemple, si ce procédé peut être appliqué à des signaux audio comme décrit dans la Figure 9, il peut également être appliqué à des 23 signaux vidéo tel qu'un flux provenant d'un signal de « télévision numérique terrestre » (ou TNT). De plus, il est possible d'implémenter un dispositif mettant en oeuvre le procédé de l'invention dans un grand nombre de dispositifs connus comme des mélangeurs, des récepteurs ou des tuners de télévision, des « Set-Top-Box » (« adjoint de poste de télévision » en français), des stations de base radio, mais encore des oscilloscopes ou autres dispositifs. En effet, tous ces dispositifs peuvent tirer avantages d'une telle invention, leur permettant d'augmenter significativement leur versatilité en fréquence à 10 faible coût. Of course, the present invention is not limited to the embodiments described above as examples; it extends to other variants. For example, if this method can be applied to audio signals as described in Figure 9, it can also be applied to video signals such as a stream from a "digital terrestrial television" (or DTT) signal. . In addition, it is possible to implement a device implementing the method of the invention in a large number of devices known as mixers, receivers or television tuners, "Set-Top-Boxes" ("assistant" television sets "in French), radio base stations, but also oscilloscopes or other devices. Indeed, all these devices can benefit from such an invention, allowing them to significantly increase their frequency versatility at low cost.

Claims

REVENDICATIONS1. A method of processing an analog signal in an m-path structure, wherein M is a positive integer greater than or equal to 2, each channel (11i) comprising, upstream of an analog-to-digital converter (103), an analog filter of load-integrating type (102), each filter (102) being driven by control means (105) to operate in a frequency sub-band itself included in a general frequency band [Fmin, Fmax], said control means (105) executing the steps: - determining (702) a sampling period TS of the input signal of all the channels (11i) such that 1 / TS is greater than or equal to 2 (Finax -Fmin) / M, - determining (707) a basic clock period Th such that the sampling period TS is a multiple of the clock period Th, - for each channel i of the frame m pathways, i being a strictly positive integer less than or equal to m: - determining (708) a period T ai multiple of the clock period Th, - determining (711) a duration Ti multiple of the clock period Th, greater than the period Tai and less than the sampling period TS, - determining a signal control period equal to the sampling period TS, each TS period of this signal having a duration Ti during which the state of the signal varies with a period Tci, the state of the signal being in a constant state out of said duration Ti in the sampling period TS, - sending said control signal to said analog filter (102) of the channel i, for at least two distinct channels, the periods Tai being different, the sub-band of the filter of each channel i being centered on the frequency 1 / T o and the width of the sub-band of the filter of each channel i being a function of the duration Ti.

2. The method of claim 1, wherein the analog / digital converter having an acquisition time of all the output value of the filter, the filter having a discharge time Tr, the value of the difference between the period of time. sampling TS and the duration Ti is a function of said acquisition time All and said discharge time Tr.

3. Method according to claim 2, wherein the clock period Th is determined such that the discharge time Tr and acquisition time All are substantially multiples of the clock time Th.

4. Method according to one of the preceding claims, wherein the duration Ti is determined to be a multiple of the half-period Tot / 2.

The method of claim 4, wherein the duration Ti is determined to be the largest multiple of the half period Tot / 2.

6. Method according to one of the preceding claims, wherein the period Tot of each channel is different from the periods Tot other channels.

7. Method according to one of the preceding claims, wherein the clock period Th is determined such that the number of possible determinations of the period Tot is greater than or equal to M.

8. Method according to one of the preceding claims, wherein the m-track structure is adapted to form a converter with hybrid filter banks.

9. Method according to one of the preceding claims, wherein the determination of a base clock period Th is such that TS = N.Th, N 26 being a positive integer greater than or equal to D + g, g being a positive or zero whole guard number, and D being a positive integer value greater than or equal to 2, the analog-to-digital converter having an acquisition time of all of the output value of the filter, the filter having a discharge time Tr, the values N and g being obtained iteratively by performing the steps: a) Tmax being the largest value between the acquisition time All and the discharge time of the filter Tr, initialization (707) of the value N to the value nearest integer closest to the value of Ts / Tmax, b) initialization of the value g to an integer guard value G greater than or equal to 2, c) if the value of (Ng) is less (709) than the value D: - updating (710) the value N to nj * N, nj being a number e ntier greater than or equal to 2, - updating (713) the value g to nj * (g-G + 2) + (G-2), d) if the value (Ng) is lower than the value D, rerun of steps c) and d).

The method of claim 9, wherein the initialization value G of the guard value g is 5.

11. The method of claim 9, wherein the value nj is identical for all steps c), and is equal to 2.

The method of claim 9, wherein the value D is determined to be greater than or equal to the number of channels M.

13. The method according to one of claims 9 or 12, wherein the number of distinct lanes having different Tot periods is equal to the smallest of the integers M and D.

14. control signal generator (906) implementing the method according to one of claims 1 to 13, and comprising: - an input (1002) for obtaining a signal from a clock signal generator; a calculation module (1001) able to receive working subband instructions for each channel, and to interpret said setpoints and to format each control signal per channel, and - an output (1003) delivering said control signals; control by channel.

15. An electronic m-channel filtering device, M being a positive integer greater than or equal to 2, comprising: a filtering structure (1101) with m channels, each channel (11i) comprising: an analog / digital converter (103) ), and - a load integrating type analog filter (102), - a clock signal generator (1103), - an input interface (1104) adapted to receive working subband instructions for each channel, and - a generator (906) of said control signals according to claim 14.

16. Computer program product comprising instructions (701-713) for implementing the method according to one of claims 1 to 13, when the program is executed by a processor (906).