FR2971380A1 - Procede et dispositif pour reduire la gigue des flancs du signal de sortie d'un oscillateur a commande numerique - Google Patents
Procede et dispositif pour reduire la gigue des flancs du signal de sortie d'un oscillateur a commande numerique Download PDFInfo
- Publication number
- FR2971380A1 FR2971380A1 FR1251112A FR1251112A FR2971380A1 FR 2971380 A1 FR2971380 A1 FR 2971380A1 FR 1251112 A FR1251112 A FR 1251112A FR 1251112 A FR1251112 A FR 1251112A FR 2971380 A1 FR2971380 A1 FR 2971380A1
- Authority
- FR
- France
- Prior art keywords
- accumulator
- signal
- output
- output signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000012545 processing Methods 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000009434 installation Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000033228 biological regulation Effects 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 12
- 238000011161 development Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000012958 reprocessing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009123 feedback regulation Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
- G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
- G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0342—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers for generating simultaneously two or more related waveforms, e.g. with different phase angles only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Procédé pour réduire la gigue des flancs d'un signal de sortie d'un oscillateur à commande numérique comprenant les étapes suivantes : - fournir (110) un premier signal de sortie d'accumulateur par un premier accumulateur (208) traitant un signal d'entrée, et utilisant un report en cas de dépassement, - fournir un second signal de sortie par un second accumulateur (210) traitant le signal d'entrée, et rejetant le report en cas de dépassement, - émettre (120) le second signal de sortie par une sortie (204) de l'oscillateur à commande numérique (200), et - synchroniser le second accumulateur en utilisant le premier signal de sortie de l'accumulateur.
Description
i Domaine de l'invention La présente invention se rapporte à un procédé et à un dispositif ainsi qu'à un produit programme d'ordinateur pour réduire la gigue du flanc du signal de sortie d'un oscillateur à commande numé- s rique. Etat de la technique On utilise des oscillateurs dans de nombreux domaines de traitement de signal. Le développement des informations numériques binaires développé l'utilisation d'oscillateurs à commande numérique. io Comme les signaux binaires n'ont pas d'état intermédiaire entre leurs deux états, on ne peut obtenir une reproduction fidèle des signaux ana-logiques que par un taux de détection élevé, approprié. Le taux de détection est commandé par la fréquence de résonance d'un système oscillant, excité, tel qu'un oscillateur micromécanique ou d'un oscilla- is teur en anneau. De plus, il est en général nécessaire de réduire la fréquence de résonance à une fréquence basse. En réduisant la fréquence d'entrée à la fréquence de sortie souhaitée, on peut avoir des effets secondaires gênants, perturbant le signal. Si le rapport de la fréquence d'entrée à la fréquence de sortie 20 n'est pas un nombre entier, l'émission de la fréquence de sortie peut se faire avec un flanc fluctuant. Cela se traduit ensuite par un bruit de phase, c'est-à-dire une gigue. En particulier, les circuits à boucle verrouillés en phase (encore appelés circuits PLL), sont très largement diffusés dans le do- ts maine de l'information, celui de la régulation et celui de la métrologie. Comme exemple d'application caractéristique, il y a la démodulation/modulation de signaux, la récupération de cadence ou même l'asservissement automatique de la fréquence de sortie PLL en synchronisme sur un signal d'entrée, le cas échéant encombré de bruit 30 et ayant une fréquence variable. Une telle solution est également appliquée dans le domaine des capteurs, par exemple celui des oscillateurs micromécaniques ou des capteurs de vitesse de rotation. La cadence de traitement du circuit électronique d'exploitation, est déduite par un circuit PLL à partir de la fréquence fondamentale de l'oscillateur micromé- 35 canique ou du capteur de vitesse de rotation. Pour cela, on conçoit
2 efficacement des filtres et des circuits de régulation. Dans les circuits intégrés, les circuits PLL numériques permettent des réalisations particulièrement efficaces du point de vue de la surface. Le détecteur de phase, le filtre en boucle et l'oscillateur à commande numérique (NCO), sont réalisés à partir de blocs logiques numériques. La fréquence fondamentale ou fréquence de base fusc de l'oscillateur à commande numérique NCO est par exemple générée par un oscillateur à quartz ou un oscillateur en anneau intégré dans le circuit. Comme oscillateur à commande numérique (oscillateur io NCO), on peut utiliser un ou plusieurs accumulateurs qui sont par exemple sommés avec un incrément de comptage, par exemple en fonction de l'erreur de phase. Lorsqu'on dépasse une telle valeur de seuil, le compteur déborde et la sommation recommence à zéro. Un tel passage du compteur représente la période de la cadence à la sortie de l'oscilla- 15 teur NCO. Comme en général la valeur de seuil n'est pas un multiple entier de l'incrément de comptage, en cas de débordement, on aura un reste qui sera pris en compte au cours du passage suivant dans un accumulateur avec une forte poursuite de l'utilisation du report qui est le cas échéant repris. La cadence de sortie du circuit PLL (appelée ci-après 20 cadence systématique), ne peut être couplée qu'en moyenne sur le signal d'entrée. Les différentes périodes de cadence peuvent avoir une longueur variant de 1/fus,, ce qui est appelé gigue de phase. Le document US 2008/0069284 Al décrit un procédé de lissage du signal de sortie d'un oscillateur à commande numérique. 25 Pour cela, on détermine l'erreur de phase du signal de sortie et on le réduit dans un module de temporisation, commandé, pour obtenir un signal de sortie lissé. But de l'invention Partant de cet état de la technique, la présente invention 30 a pour but de développer un procédé et un dispositif mettant en oeuvre ce procédé ainsi qu'un produit programme d'ordinateur remédiant à ces inconvénients. 35
3 Exposé et avantages de l'invention A cet effet, la présente invention a pour objet un procédé pour réduire la gigue des flancs du signal de sortie d'un oscillateur à commande numérique comprenant les étapes suivantes : - fournir un premier signal de sortie d'accumulateur par un premier accumulateur traitant un signal d'entrée, le premier accumulateur utilisant un report en cas de dépassement, et - fournir un second signal de sortie d'accumulateur par un second accumulateur traitant le signal d'entrée, le second accumulateur rejetant le report en cas de dépassement, - émettre le second signal de sortie de l'accumulateur par une sortie de l'oscillateur à commande numérique, et - synchroniser le second accumulateur en utilisant le premier signal de sortie de l'accumulateur. 15 L'invention développe également un procédé de régulation d'une boucle de régulation de phase, avec exécution des étapes du pro-cédé défini ci-dessus, et couplage du signal émis par l'oscillateur à commande numérique avec la sortie avec le signal d'entrée. En outre, l'invention a pour objet un dispositif pour ré- 20 duire la gigue des flancs d'arête de signal dans un signal de sortie d'un oscillateur à commande numérique ayant les caractéristiques sui- vantes : - un premier accumulateur pour transférer le report en cas de dépassement et pour émettre un premier signal de sortie d'accumulateur 25 en utilisant le signal d'entrée, - un second accumulateur pour ne transférer aucun report en cas de dépassement, et fournir un second signal de sortie d'accumulateur en utilisant le signal d'entrée, et - une installation pour synchroniser la sortie du second accumulateur 30 sur la sortie du premier accumulateur. En outre, l'invention a pour objet une boucle de régulation de phase ayant les caractéristiques suivantes : - une installation pour comparer la phase d'un signal de démarrage à celle d'un signal de réaction pour obtenir un signal de démarrage 35 comparé, 4 - une installation pour filtrer le signal d'entrée comparé pour obtenir un signal de départ filtré, - un oscillateur à commande numérique avec un dispositif tel que dé-fini ci-dessus, et recevant le signal de démarrage filtré comme signal s d'entrée et le dispositif fournissant le signal de sortie, et - une installation pour coupler par réaction le signal de sortie du dis- positif ci-dessus à l'installation de comparaison des phases. Enfin, l'invention a pour objet un capteur de vitesse de rotation destiné à fournir la vitesse de rotation à l'aide d'un dispositif tel io que décrit ci-dessus. Selon la présente description, le dispositif est un appareil électrique qui traite des signaux de capteur pour fournir des signaux de commande ou de cadence. Le dispositif comporte au moins une inter-face réalisée sous la forme d'un circuit et/ou d'un programme. L'inter- 15 face réalisée sous forme de circuit, peut être une partie d'un circuit ASIC (circuit dédié) qui comporte différentes fonctions du dispositif. Mais il est également possible que l'interface comporte ses propres circuits intégrés ou se compose au moins en partie de composants discrets. Dans le cas d'une réalisation sous la forme d'un programme, les 20 interfaces peuvent être des modules de programme installés par exemple sur un microcontrôleur à côté d'autres modules de programme. De manière avantageuse, l'invention a également pour objet un produit programme d'ordinateur avec un code programme en-registré sur un support lisible par une machine, tel qu'une mémoire 25 semi-conductrice, une mémoire à disque dur ou une mémoire optique et qui exécute le procédé tel que décrit ci-dessus lorsque le programme est exécuté par un appareil de commande. Un oscillateur à commande numérique peut être un générateur de signal qui fait la somme ou l'intégration d'un signal d'entrée 30 dans un accumulateur, par exemple un micro-oscillateur électromécanique, tel qu'un oscillateur à quartz. Le signal d'entrée influence par sa valeur, directement la vitesse de répétition des impulsions du signal de sortie de l'oscillateur à commande numérique. Comme l'accumulateur ajoute la valeur représentée du signal d'entrée à une impulsion de la 35 cadence de l'oscillateur, à la valeur déjà enregistrée dans l'accumula- teur, à chaque cadence la valeur augmente dans l'accumulateur. Dans la cadence, lorsque la valeur atteint un seuil prédéfini, on a un débordement de l'accumulateur et la valeur dans l'accumulateur est remise à une valeur de départ, prédéfinie. La valeur de départ peut être la valeur 5 nulle. En cas de débordement, la valeur dans l'accumulateur est en général supérieure au seuil. L'amplitude du dépassement par rapport au seuil prédéfini, est appelée "report" et ce report peut être ajouté dans l'accumulateur par traitement du report pour la cadence d'oscillateur suivante, à la valeur de sortie de l'accumulateur concerné. io Dans le cas d'un accumulateur sans traitement du report, le report est en général rejeté, c'est-à-dire que cet accumulateur démarre toujours avec une valeur initiale égale à zéro. Les intervalles entre deux dépassements successifs du seuil, c'est-à-dire le déborde-ment ou report, représentent une cadence de sortie d'un tel signal de 15 sortie d'accumulateur. Un accumulateur avec un report peut reproduire complètement l'information du signal d'entrée car aucune partie du signal d'entrée ne se perd. De ce fait, l'accumulateur avec réemploi ou retraitement du report produit une variation de la longueur des intervalles (cadence). Cet effet se caractérise comme gigue de phase. Pour 20 cela, le signal de sortie peut correspondre à une teneur en informations du signal d'entrée sur plusieurs intervalles en moyenne et sans erreur. Un accumulateur sans traitement du report, ne peut que restituer in-complètement l'information contenue dans le signal d'entrée. Le rejet du report fait perdre une partie du signal d'entrée. Comme l'addition dans 25 l'accumulateur commence toujours par la valeur initiale, les intervalles entre les reports sont égaux aussi longtemps que le signal d'entrée représente une valeur constante. La suppression d'une partie de l'information du signal d'entrée, permet au signal de sortie de l'accumulateur, d'être en avance selon le report rejeté. La plage de tolérance prédéfinie 30 correspond alors à l'intervalle entre deux flancs du signal de la cadence de l'oscillateur. Si le signal d'entrée représente une fréquence avec un multiple entier de la cadence de l'oscillateur, il n'y a pas de report et les signaux de sortie de l'accumulateur avec report et ceux d'un accumulateur sans retraitement du report, sont identiques. Par le couplage du 35 signal du second accumulateur sur le signal du premier accumulateur, 6 le second accumulateur pourra également représenter complètement l'information contenue dans le signal d'entrée ou du moins faire une correction de la phase du second signal de sortie d'accumulateur. La phase et la fréquence des deux signaux sont identiques pendant la syn- s chronisation. La présente invention repose sur la constatation qu'en utilisant une installation pour synchroniser le premier accumulateur sur le second accumulateur, on évite efficacement la gigue de phase. On pourra utiliser le fait que la gigue de phase pourra être réduite très fortement à certains instants et ainsi le signal de sortie de l'oscillateur à commande numérique sera dans un rapport déterminé avec le signal d'entrée appliqué à cet oscillateur numérique. Un avantage important de la proposition ainsi présentée, est la réduction significative du bruit engendré par la gigue de phase. ls Cela permet de réaliser par exemple un circuit de régulation de capteur utilisant un circuit PLL purement numérique. Cela simplifie la conception du circuit en ce qu'il sera conçu d'une manière purement numérique, c'est-à-dire sans filtre analogique ou sans oscillateur à commande analogique ; cela augmente aussi la souplesse car, par 20 exemple, les modifications ultérieures des paramètres de filtre et de régulateur, sont plus simples et se traduisent par une moindre occupation de surface pour les circuits intégrés. De plus, les circuits numériques ont un meilleur effet d'échelle de surface dans les nouvelles techniques de procédé. 25 Si dans des cadences prédéfinies d'un signal de sortie, un oscillateur à commande numérique présente une suppression de gigue de flanc de signaux plus importante que dans d'autres cadences du signal de sortie, on peut commuter la sortie de l'oscillateur à commande numérique sur le signal de sortie de l'accumulateur travaillant sans re- 30 traitement du report au cours de cette cadence prédéfinie avec un intervalle régulier entre les impulsions du signal à la sortie de l'oscillateur à commande numérique. En moyenne, on diminue ainsi la gigue de phase du signal de sortie. En modifiant le signal d'entrée d'un oscillateur à com- as mande numérique, une boucle à régulation de phase permet d'adapter 7 le signal de sortie de l'oscillateur NCO à la fréquence et à la phase du signal d'entrée de la boucle de régulation de phase. On pourra réguler en réinjectant le signal de sortie de l'oscillateur NCO par un diviseur de fréquence en option sur le signal d'entrée de la boucle de régulation de s phase. La comparaison de la phase des deux signaux, donne le signal d'entrée de l'oscillateur NCO. Egalement en option, on peut filtrer le signal d'entrée. Le capteur de vitesse de rotation peut être une installation servant à déterminer la vitesse de rotation de cette installation io et/ou d'une pièce solidaire de celle-ci. La vitesse de rotation donne une information relative à la vitesse de rotation d'une pièce. La vitesse de rotation se détermine en déterminant les forces gyroscopiques d'un élément rotatif du capteur. Des réactions de même amplitude peuvent s'opposer aux forces gyroscopiques. Le signal du capteur de vitesse de ls rotation peut être une mesure des forces antagonistes ou réactions nécessaires à compenser les forces gyroscopiques. Selon un autre développement de l'invention, l'étape de synchronisation répète de manière cyclique selon un schéma de cadence prédéfini. Le schéma de cadence prédéfini peut correspondre à 20 un nombre fixe de modifications du niveau du signal. Cela permet le couplage du second signal de sortie de l'accumulateur, en moyenne sur le signal de sortie du premier accumulateur. Selon un autre développement de l'invention, le procédé comprend une étape de commutation de la sortie de l'oscillateur à 25 commande numérique pour obtenir en sortie de cet oscillateur, le signal de sortie du premier accumulateur. Cela garantit dans les cadences correspondant à un contenu d'informations particulièrement élevé, une transmission sans perte du signal de sortie du premier accumulateur. L'étape de commutation peut également se faire de ma- 30 nière cyclique selon un schéma chronologique prédéfini. Le signal de sortie de l'oscillateur à commande numérique pourra reproduire complètement en moyenne l'information du signal d'entrée avant la commutation et ne présenter aucune gigue de phase ou une gigue de phase très réduite ou une gigue de flanc de signal après la commutation. 35 Lorsqu'il n'est plus nécessaire d'éviter la gigue de phase, la sortie de 8 l'oscillateur à commande numérique, est appliquée de nouveau sur le premier signal de sortie d'accumulateur. En outre, dans l'étape de synchronisation, on peut synchroniser le premier et le second signal de sortie d'accumulateur si le s premier signal de sortie d'accumulateur a parcouru un nombre prédéfini de cadences, le second signal de sortie d'accumulateur parcourant une phase de retenue sans fournir de cadence après un nombre prédéfini de cadences jusqu'à la synchronisation. Le nombre de cadences des deux signaux de sortie, se correspond ainsi. De même le temps de par-cours des deux signaux de sortie pour parcourir le nombre prédéfini de cadences, se correspond, et le second signal de sortie d'accumulateur présente une pause à la fin d'un schéma de cadence. Selon un autre développement de l'invention, dans l'étape de synchronisation, on synchronise le premier et le second signal de ls sortie d'accumulateur, si la sortie de l'oscillateur à commande numérique est reliée à la sortie du premier accumulateur. Le signal de sortie de l'oscillateur à commande numérique sera fourni sans interruption. Pendant la synchronisation, le signal de sortie est entaché de gigue, alors que dans les intervalles dans lesquels on a commuté sur le second 20 accumulateur, le signal ne présente pas de gigue et il est en avance sur le signal de sortie du premier accumulateur. Selon un autre développement de l'invention, le procédé comprend une étape de commutation en retour de la sortie de l'oscillateur à commande numérique pour fournir en sortie de cet oscillateur, le 25 second signal de sortie d'accumulateur et l'étape de commutation en retour, se fait cycliquement selon un schéma chronologique prédéfini. Ainsi, après la commutation de la sortie sur le premier signal, on pourra de nouveau changer et passer sur le second signal et fournir le schéma d'un signal sans gigue dans des cadences particulièrement sensibles à 30 la gigue. Selon un autre développement, dans l'étape de synchronisation, on interrompt la synchronisation entre le premier et le second signal de sortie d'accumulateur si la sortie de l'oscillateur à commande numérique est reliée à la sortie du second accumulateur. Un tel mode 35 de réalisation de l'invention offre l'avantage d'avoir au moins une courte 9 phase avec une gigue de phase très réduite qui est possible de façon précise, par exemple pour une régulation par réaction de la boucle de phase ou d'un dispositif utilisant le signal de sortie de l'oscillateur à commande numérique. On peut utiliser ainsi un circuit PLL purement s numérique, ce qui réduit significativement le coût de fabrication du dis- positif pour la mise en oeuvre du procédé. Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'exemples de procédé de réduction de la gigue io des flancs de signal d'un oscillateur à commande numérique représenté schématiquement dans les dessins dans lesquels : - la figure 1 montre un ordinogramme d'un premier exemple de réalisation du procédé de l'invention, - la figure 2 est un schéma par blocs d'un dispositif correspondant à ls un exemple de réalisation de l'invention, - la figure 3 est un schéma par blocs d'une boucle de régulation de phase comportant un dispositif selon un exemple de réalisation de l'invention, - la figure 4 est un chronogramme des premier et second signaux de 20 sortie d'accumulateur selon un exemple de réalisation de l'invention, - la figure 5 est un chronogramme des premier et second signaux de sortie d'accumulateur correspondant à un autre exemple de réalisa- tion de l'invention, - la figure 6 est un schéma d'une autre représentation d'exemples de 25 réalisation de la figure 5. Description de modes de réalisation de l'invention La comparaison d'oscillateurs analogiques à commande en tension ou en intensité (oscillateurs VCO, CCO), à l'oscillateur à commande numérique NCO engendre une gigue de phase plus ou 30 moins importante suivant la sur-détection. Au passage à des systèmes continus dans le temps tels qu'un élément de capteur, la période de cadence variable inhérente à la gigue de phases se répercute le cas échéant de manière négative sur le bruit. Une application pratique est celle des convertisseurs Delta-Sigma électromécaniques pour la régula- is tion en retour de position d'un capteur de vitesse de rotation. Dans les 2971380 io circuits frontaux à capacité à commutation discrète dans le temps utilisés de préférence, la phase de mesure et la phase de régulation en retour sont séparées dans le temps dans le schéma de cadence pour par exemple minimiser les influences parasites liées à la diaphonie élec- s trique. I1 est avantageux pour avoir un bruit réduit et un fonctionne-ment stable du convertisseur Delta-Sigma, si en particulier pendant la phase de régulation en retour, on ne rencontre pas de gigue de phase. A cet effet, on propose ci-après de minimiser autant que possible le bruit de phase. io La figure 1 montre un ordinogramme schématique d'un exemple de réalisation du procédé selon l'invention pour réduire la gigue des flancs du signal de sortie d'un oscillateur à commande numérique. Le procédé comporte une première étape 110 consistant à fournir un premier signal de sortie d'un premier accumulateur. Le premier ac- es cumulateur traite un signal d'entrée et une cadence d'oscillateur. Le signal d'entrée est additionné à la cadence de l'oscillateur. Le premier accumulateur fonctionne avec transfert ou report, ce qui signifie que si la somme dépasse une valeur fixe, cette somme est remise à l'état initial, et le reste qui dépasse la valeur fixée, constitue le premier accumu- 20 lateur de la nouvelle somme. En repassant à l'état initial, on fournit l'impulsion ou un changement de flanc de signal à la sortie de l'accumulateur. Dans l'étape 110, on fournit également un second signal de sortie d'un second accumulateur. Le second accumulateur traite le même signal d'entrée que le premier accumulateur et la même cadence 25 d'oscillateur. Le second accumulateur fonctionne sans report, ce qui signifie que si la somme dépasse la valeur fixée cette somme sera également remise à l'état initial mais le reste qui dépasse la valeur fixée, est rejeté. Du fait de cette "coupure" du rejet du reste, l'impulsion à la sortie du second accumulateur sera fournie à des intervalles plus courts 30 représentant le reste que pour le premier accumulateur. Dans l'étape 120 d'émission, le signal de sortie de l'accumulateur sera fourni à la sortie de l'oscillateur à commande numérique. Dans l'étape 130 de commutation, on commute la sortie de l'oscillateur à commande numérique du signal de sortie du premier accumulateur sur le signal de sor- ii tie du second accumulateur pour fournir le second signal de sortie de l'accumulateur à la sortie de l'oscillateur à commande numérique. Selon la présente proposition, la gigue d'oscillateur NCO est en principe autorisée car en général elle n'est pas gênante. La con- s séquence qui en résulte est qu'il ne doit y avoir si possible pas de gigue pendant la phase de réaction du capteur de vitesse de rotation. Pour les cadences respectives de la phase de réaction, on change du signal synchrone en fréquence rapporté à l'élément de capteur sur une cadence définie par l'oscillateur ASIC. En première approximation, la cadence io coïncide avec la fréquence d'entraînement toutefois d'une manière non précise mais pour cela, il n'y a pas de gigue occasionnée par l'accumulateur de l'oscillateur NCO. Cette cadence est certes quelque peu plus rapide pour rattraper la discordance de fréquence avec une cadence légèrement plus longue et synchroniser les deux cadences. ls De cette manière, les phases inhérentes à un oscillateur NCO ou les gigues de période de cadence correspondant à certaines cadences telles que pendant la phase de régulation des réactions, sont éliminées du schéma de cadence. Néanmoins, on garantit que la période de cadence moyenne est couplée de façon variable à la fréquence de 20 capteur. Une caractéristique importante de l'invention est celle de la variante de réalisation d'un oscillateur NCO qui génère dans les signaux usuels, une cadence comme multiple de la fréquence d'oscillation du capteur, alors que pendant certaines cadences, il exclut l'arrivée de périodes de cadence variables. L'oscillateur NCO se comporterait alors 25 pratiquement comme un oscillateur commandé en tension (oscillateur VCO). En principe, on pourrait également remédier à la gigue de phase par une sur-détection plus importante, c'est-à-dire un rapport quartz/cadence de l'oscillateur annulaire par rapport à la cadence du 30 système. Les principales limitations d'une telle procédure, sont toutefois les limites du procédé et l'augmentation de la consommation de courant occasionnée par l'oscillateur NCO fonctionnement plus rapidement. La variante NCO proposée ici se suffit d'une moindre sur-détection. Elle dépend du nombre de cadences avec une période de cadence fixe dans 35 le schéma de cadence. 12 La figure 2 montre un exemple de réalisation d'un dispositif pour réduire la gigue des flancs du signal de sortie d'un oscillateur à commande numérique NCO selon la présente invention. Un oscillateur à commande numérique 200 a une entrée 202 ainsi qu'une sortie s 204. L'entrée 202 de l'oscillateur à commande numérique 200 reçoit des signaux d'entrée. A la sortie 204, l'oscillateur à commande numérique 200 fournit un signal de sortie ou une cadence de système. De plus, l'oscillateur à commande numérique 200 a une entrée de cadence 206 et 200 comporte deux accumulateurs 208, 210. Les deux accumulateurs 208, 210 sont reliés chacun par une entrée elle-même reliée à l'entrée 202. Les deux accumulateurs 208 et 210 ont une sortie qui est en général l'une des sorties reliée à la sortie 204. Pour ne relier chaque fois que l'une des sorties des accumulateurs 208 et 210 à la sortie 204, l'oscillateur 200 a une installation de commutation 212. L'installation 15 de commutation 212 actionne un commutateur qui contacte l'une des sorties de la sortie 204. Comme le second accumulateur 210 fonctionne sans transfert ou report, le signal de sortie d'accumulateur a une fréquence de sortie plus élevée que celle du premier accumulateur 208. C'est pourquoi, le second accumulateur 210 peut être synchronisé par 20 une installation de synchronisation 214 (Sync) sur le premier accumulateur 208. L'installation de synchronisation 214 peut actionner une ligne commutable pour synchroniser. Lorsque le second accumulateur 210 est relié par l'installation 214 de synchronisation au premier accumulateur 208, celui-ci applique de façon forcée son signal au second 25 accumulateur 210. Les deux accumulateurs 208 et 210 sont ainsi synchronisés. Le premier accumulateur 208 fonctionne avec report. Cela signifie un traitement "modulo", c'est-à-dire que le reste de la somme au-delà d'un seuil prédéfini constitue la valeur de sortie ou premier cumulande d'une nouvelle somme pour un cycle de cadence suivant. 30 L'accumulateur 208 peut ainsi suivre le signal d'entrée appliqué à l'entrée 202 sur plusieurs cycles de sommation. Les installations 212 et 214 peuvent être regroupées sous la dénomination d'unité de surveillance de schéma de cadence. La figure 3 montre un schéma par blocs d'une boucle de 35 régulation de phase (boucle PLL). La boucle PLL a un détecteur de 13 phase 302, un filtre de boucle 304, un dispositif 200 selon la proposition présentée ici ainsi qu'un diviseur de fréquence 306. Le détecteur de phase 302 compare le signal d'entrée ou une cadence de référence à un signal de réaction couplé en retour par le diviseur de fréquence 306 par s la ligne de couplage par réaction partant de la sortie du dispositif 200. Le détecteur de phase 302 fournit un signal de différence de phase. Le signal de différence de phase parcourt un filtre de boucle 304 et arrive comme signal d'entrée dans le dispositif 200. Le dispositif 200 a une structure et une fonction correspondant à celles du dispositif 200 de la 10 figure 2. La boucle de régulation de phase donne un signal de sortie ou une cadence de système. En d'autres termes, on peut utiliser une cadence de référence d'un élément de capteur utilisant la boucle de régulation de phase selon la représentation de la figure 3 et que l'on compare à la cadence 15 de système divisée de la sortie de l'oscillateur NCO du comparateur de phase. Comme filtre de phase, en fonction de l'erreur de phase des deux signaux de cadence, on génère l'incrément de comptage pour l'oscillateur NCO. Le contact de base de l'oscillateur NCO est réglé par un oscillateur (par exemple un oscillateur à quartz ou oscillateur en anneau). 20 La surveillance de la cadence garantit la position à laquelle se trouve l'oscillateur commandé en tension dans le schéma de tension. Au lieu de la phase de régulation par réaction, on génère la nouvelle case libre NCO à travers "l'accumulateur avec report" 208. "L'accumulateur sans report" 210 qui fonctionne en parallèle est entre-temps synchronisé de 25 façon constante sur le premier accumulateur. Ce n'est que pendant la phase de régulation par réaction que la synchronisation est interrompue. La sortie 204 de l'oscillateur à commande numérique NCO 200 est commuté sur l'accumulateur sans report 210 alors que la phase de remise à l'état initial, est neutralisée par la variation de la période de ca- 30 dence. En variante, la réaction peut se faire avec un compteur fixe recevant directement sa cadence de l'oscillateur. Au début de la cadence de réaction, le compteur démarre et lorsqu'il atteint sa valeur maximale, on arrête le couplage de réaction. I1 faut veiller à ce que lors- 35 qu'on atteint la valeur maximale, et en tenant compte de toutes les in- 14 sécurités du procédé, cette valeur maximale se trouve encore dans la cadence de réaction. La figure 4 montre un diagramme avec deux courbes. La première courbe 402 représente le signal de sortie du premier accumu- s lateur 208 de la figure 2. La seconde courbe 404 représente le signal de sortie du second accumulateur 210 de la figure 2. Les deux courbes 402 et 404 sont l'une au-dessus de l'autre, reliées par des traits auxiliaires 406 verticaux reliés aux numéros de cadence successifs du signal supérieur. En abscisses du diagramme, on a représenté le temps ; 10 les numéros de cadence successifs de la courbe 402 sont représentés en abscisses. Les ordonnées du diagramme représentent l'état du signal respectif pour les deux courbes 402, 404. Les signaux ne peuvent prendre que deux états, car il s'agit d'états binaires. Les deux courbes 402, 404 sont caractérisées par un tracé différent. Le trait continu re- 15 présente les parties du signal à la sortie de l'oscillateur à commande numérique selon la figure 2. Le trait interrompu représente les parties du signal n'apparaissant pas à la sortie de l'oscillateur. Le trait en pointillé représente une phase d'arrêt du signal qui est également appliqué à la sortie. La courbe supérieure 402 représente le chronogramme du si- lo gnal de sortie du premier accumulateur. Dans le segment 408 de la courbe 402, le signal de l'accumulateur est émis avec report. Le chrono-gramme est de ce fait entaché de gigue. Cela signifie que l'intervalle entre les flancs verticaux des signaux est irrégulier. La courbe du segment 408 est représentée en trait plein. Dans le segment 410 de la 25 courbe 404, le second accumulateur est synchronisé sur le premier accumulateur de sorte que dans le segment 410, le signal du second accumulateur est identique au signal du premier accumulateur. Le signal du second accumulateur du segment 410 n'apparaît pas à la sortie de l'oscillateur de sorte que la courbe est représentée en trait interrompu 30 dans le segment 410. On peut également choisir le signal du second accumulateur comme signal de sortie car les signaux 404 et 402 sont identiques. Le second accumulateur n'est pas synchronisé sur le premier accumulateur dans le segment 412 de la courbe 404. Le signal 35 de l'accumulateur est émis sans report. Le chronogramme dans le seg-
15 ment 412 présente des intervalles réguliers entre les flancs verticaux du signal. Le signal n'est pas entaché de gigue. Le signal du segment 412 est appliqué à la sortie de l'oscillateur et la ligne est représentée en trait plein. Entre le segment 408 et le segment 412 selon cette représenta- tion, on commute le chemin du signal de la sortie du premier oscillateur sur la sortie du second oscillateur. Dans le segment 414, le chrono-gramme de la courbe 402 répond aux mêmes conditions que pour le segment 408. Le signal du segment 414 n'apparaît toutefois pas à la sortie de l'oscillateur, de sorte que ce signal est représenté par un trait interrompu. Dans le segment 416 de la courbe 404, le signal du second accumulateur est dans une phase de retenue et c'est pourquoi il est représenté par un trait pointillé jusqu'à ce qu'à l'instant 418 sur la courbe 404, le signal du second accumulateur est de nouveau synchronisé sur le signal de la courbe 402.
A la fin du segment 416, selon cette représentation, de nouveau la sortie de l'oscillateur à commande numérique commute sur la sortie du premier accumulateur et ainsi sur un second segment 408. Le second segment 408 est de nouveau représenté en trait plein. Cette succession de segments se produit de façon cyclique. Dans le signal 402, le segment 408 est suivi d'un segment 414 et ensuite on a de nouveau un segment 408. Dans le signal 404, le segment 410 est suivi d'un segment 412, ensuite il y a un segment 416, puis de nouveau un segment 410. En d'autres termes, la figure 4 est l'exemple d'un signal de cadence de sortie avec dans la zone supérieure la cadence d'un oscillateur à commande numérique NCO fonctionnant librement (cadence de système, horloge fonctionnant librement 402). Dans la zone inférieure, on a représenté la cadence d'un oscillateur à commande numérique NCO sans gigue de phase, au cours de la phase de régulation par réac- tion. On remarque la longueur variable de la période. On suppose que le schéma de cadence se compose de 6 temps et que la régulation par réaction se fait dans les temps (temps de cadence) 4 et 5. Pour supprimer la gigue de phase au cours de la régulation par réaction, on peut utiliser un second oscillateur à commande numérique NCO fonctionnant en parallèle (horloge contrôlée 404) qui 16 garantit pour les cadences ou temps 4 et 5, que l'incrément du compteur n'apparaît que comme nombre entier dans la plage de comptage de l'accumulateur. Le reste est rejeté. La période de cadence est ainsi ter-minée prématurément. On garantit de cette manière que les cadences s de régulation par réaction, ont toujours la plus courte période de cadence. A la fin de la phase de régulation par réaction, le second oscillateur à commande numérique NCO est de nouveau synchronisé sur le premier oscillateur à commande numérique NCO fonctionnant libre-ment (Sync, 418). En moyenne, on garantit ainsi une cadence systématique qui est un multiple de la résonance du capteur. Le temps de cadence en pointillé 416 du signal 404 est émis et la synchronisation entre les signaux 402 et 404 au cours des temps 1-3 ou 7-9 est activée (le commutateur 214 de la figure 2 est fermé). En variante, on peut également émettre complètement seulement le signal 404 et ne pas com- 15 muter (commutateur 212, figure 2). La synchronisation devrait alors commencer à la fin du temps de cadence 5. La figure 5 montre un autre exemple de réalisation de la présente invention. Le schéma de cadence pourra être modifié de façon que pendant toute la période de base (temps de cadence 1-6), on émet le 20 signal 504 de fréquence élevée sans gigue. Toutefois, ce n'est que dans le dernier temps de cadence, qui est de manière caractéristique le temps de pause ou de remise à l'état initial dans lequel on n'exécute pas de fonction critique du point de vue de la régulation, que l'on insère un temps de synchronisation prolongé 506 jusqu'à l'instant de synchroni- es sation 508. C'est pourquoi, le signal 504 est synchrone du signal 502 ou il est en moyenne synchrone de la fréquence de capteur. La synchronisation se fait avec un flanc de signal montant. La figure 6 montre une autre représentation de l'exemple de réalisation de la figure 5. En plus du nombre de temps de cadence 30 modifié à 16 dans le schéma de cadence, on a représenté un autre signal sans gigue 600 d'un accumulateur sans report. Celui-ci oscille et donne une fréquence. A la sortie, on a le signal sans gigue 600 sur les 16 temps du schéma de cadence. Ensuite, il subsiste le niveau du signal appliqué à la sortie qui est à un niveau bas et le schéma de ca- 35 dence ne recommence qu'après que la cadence de référence entachée de
17 gigue a également parcouru les 16 temps du schéma de cadence. Le signal 600 ne subsiste pas, mais il est resynchronisé sur la cadence de référence à la fin d'un schéma de cadence, c'est-à-dire qu'il est mis au niveau de signal haut et recommence à osciller.
L'utilisation d'un circuit PLL purement numérique avec un oscillateur en anneau, est intéressante pour réduire la surface dans le circuit ASIC en particulier pour les futurs capteurs de vitesse de rotation dans le domaine automobile et dans le domaine grand public. La proposition présentée n'est pas limitée à cette application des capteurs de vitesse de rotation. Elle peut s'appliquer bien plus de façon générale à des boucles de réaction à couplage discret dans le temps-continu dans le temps, et qui mesurent une régulation par réaction en multiplexage dans le temps.15 18 NOMENCLATURE
110, 120, 130 étapes d'un ordinogramme d'un exemple du procédé de l'invention s 200 oscillateur à commande numérique 202 entrée 204 sortie 206 cadence de l'oscillateur 208 accumulateur 10 210 accumulateur 212 installation de commutation 214 installation de synchronisation 302 détecteur de phase 304 filtre en boucle 15 306 diviseur de fréquence 402 courbe du signal de sortie du premier accumulateur 208 404 seconde courbe du signal de sortie du second accumulateur 210 20 406 traits verticaux auxiliaires 408 segment de la courbe 402 410 segment de la courbe 404 412 segment de la courbe 404 414 segment de la courbe de signal 402 25 416 segment de la courbe 404 418 synchronisation 502 signal 504 signal 508 synchronisation 30 600 signal sans gigue d'un accumulateur sans report
Claims (1)
- REVENDICATIONS1» Procédé pour réduire la gigue des flancs du signal de sortie d'un oscillateur à commande numérique comprenant les étapes suivantes : - fournir (110) un premier signal de sortie d'accumulateur par un premier accumulateur (208) traitant un signal d'entrée, le premier accumulateur utilisant un report en cas de dépassement, et - fournir un second signal de sortie d'accumulateur par un second ac- cumulateur (210) traitant le signal d'entrée, le second accumulateur rejetant le report en cas de dépassement, - émettre (120) le second signal de sortie de l'accumulateur par une sortie (204) de l'oscillateur à commande numérique (200), et - synchroniser le second accumulateur en utilisant le premier signal de sortie de l'accumulateur. 2» Procédé selon la revendication 1, caractérisé en ce que l'étape de synchronisation (130) se fait cycliquement en fonction d'un schéma de cadence prédéfini. 3» Procédé selon la revendication 1, caractérisé par l'étape de commutation (130) de la sortie de l'oscillateur à commande numérique pour émettre le premier signal de sortie d'accumulateur à la sortie de cet oscillateur à commande numérique. 4» Procédé selon la revendication 1, caractérisé en ce que dans l'étape de synchronisation, on synchronise le premier et le second signal de sortie d'accumulateur si le premier signal de sortie d'accumu- lateur a parcouru un nombre prédéfini de cadences alors que le second signal de sortie d'accumulateur, parcourt une phase de retenue après un nombre prédéfini de cadences jusqu'à la synchronisation. 5» Procédé selon la revendication 3, caractérisé par 20 l'étape de commutation par réaction de la sortie de l'oscillateur à commande numérique pour émettre le second signal de sortie d'accumulateur à la sortie de l'oscillateur à commande numérique, * l'étape de commutation par réaction étant faite de manière cyclique suivant le schéma de temps prédéfini. 6» Procédé de régulation d'une boucle de régulation de phase, avec les étapes suivantes : - exécution des étapes du procédé selon l'une des revendications 1 io à 5, et - couplage du signal émis par l'oscillateur à commande numérique (200) avec la sortie (204) avec le signal d'entrée. 7» Dispositif (200) pour réduire la gigue des flancs d'arête de signal 15 dans un signal de sortie d'un oscillateur à commande numérique ayant les caractéristiques suivantes : - un premier accumulateur (208) pour transférer le report en cas de dépassement et pour émettre un premier signal de sortie d'accumulateur en utilisant le signal d'entrée, 20 - un second accumulateur (210) pour ne transférer aucun report en cas de dépassement, et émettre un second signal de sortie d'accumulateur en utilisant le signal d'entrée, et - une installation (212) pour synchroniser la sortie du second accumulateur sur la sortie du premier accumulateur. 25 8» Boucle de régulation de phase ayant les caractéristiques suivantes : - une installation (302) pour comparer la phase d'un signal de démar- rage à celle d'un signal de réaction pour obtenir un signal de démar- rage comparé, 30 - une installation (304) pour filtrer le signal d'entrée comparé pour obtenir un signal de départ filtré, - un oscillateur à commande numérique (200) avec un dispositif selon la revendication 7, l'oscillateur à commande numérique recevant le signal de démarrage filtré comme signal d'entrée et le dispositif four- 35 nissant le signal de sortie, et21 - une installation pour coupler par réaction (306) le signal de sortie (204) du dispositif de la figure 7 à l'installation (302) de comparaison des phases. s 9» Capteur de vitesse de rotation réalisé pour déterminer une vitesse de rotation en utilisant un dispositif selon la revendication 7. 10
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011003738.1A DE102011003738B4 (de) | 2011-02-08 | 2011-02-08 | Verfahren und Vorrichtung zur Verringerung von Signalflankenjitter in einem Ausgangssignal eines numerisch kontrollierten Oszillators |
DE102011003738.1 | 2011-02-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2971380A1 true FR2971380A1 (fr) | 2012-08-10 |
FR2971380B1 FR2971380B1 (fr) | 2020-04-03 |
Family
ID=46546865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1251112A Expired - Fee Related FR2971380B1 (fr) | 2011-02-08 | 2012-02-07 | Procede et dispositif pour reduire la gigue des flancs du signal de sortie d'un oscillateur a commande numerique |
Country Status (4)
Country | Link |
---|---|
US (1) | US8775491B2 (fr) |
CN (1) | CN102638260B (fr) |
DE (1) | DE102011003738B4 (fr) |
FR (1) | FR2971380B1 (fr) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9024699B2 (en) | 2013-01-21 | 2015-05-05 | Apple Inc. | Numerically-controlled oscillator |
US11466986B2 (en) | 2017-12-14 | 2022-10-11 | Invensense, Inc. | Microelectromechanical systems (MEMS) gyroscope sense frequency tracking |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371765A (en) | 1992-07-10 | 1994-12-06 | Hewlett-Packard Company | Binary phase accumulator for decimal frequency synthesis |
US5673212A (en) | 1995-09-01 | 1997-09-30 | Motorola, Inc. | Method and apparatus for numerically controlled oscillator with partitioned phase accumulator |
US6375954B1 (en) * | 1997-09-18 | 2002-04-23 | University Of Maryland College Park | Size-variable strain-specific protective antigen for potomac horse fever |
GB2363009B (en) * | 2000-05-31 | 2004-05-05 | Mitel Corp | Reduced jitter phase lock loop using a technique multi-stage digital delay line |
TW531952B (en) | 2000-12-15 | 2003-05-11 | Asulab Sa | Numerically controlled oscillator in particular for a radiofrequency signal receiver |
CN100539485C (zh) * | 2004-03-31 | 2009-09-09 | 清华大学 | 时域同步正交频分复用接收机的定时恢复方法及系统 |
US7221704B2 (en) * | 2005-08-01 | 2007-05-22 | Marvell World Trade Ltd. | All digital implementation of clock spectrum spreading (dither) for low power/die area |
GB2437571B (en) * | 2006-04-26 | 2011-07-20 | Zarlink Semiconductor Inc | Digitally controlled oscillator with jitter shaping capability |
US7826582B2 (en) | 2006-09-18 | 2010-11-02 | National Semiconductor Corporation | Numerically controlled oscillator (NCO) output clock phase smoothing |
-
2011
- 2011-02-08 DE DE102011003738.1A patent/DE102011003738B4/de active Active
-
2012
- 2012-02-07 CN CN201210026161.9A patent/CN102638260B/zh not_active Expired - Fee Related
- 2012-02-07 FR FR1251112A patent/FR2971380B1/fr not_active Expired - Fee Related
- 2012-02-07 US US13/367,834 patent/US8775491B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102011003738A1 (de) | 2012-08-09 |
CN102638260A (zh) | 2012-08-15 |
US8775491B2 (en) | 2014-07-08 |
CN102638260B (zh) | 2016-09-14 |
US20120200326A1 (en) | 2012-08-09 |
DE102011003738B4 (de) | 2018-12-27 |
FR2971380B1 (fr) | 2020-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0013990B1 (fr) | Procédé de transmission série d'informations binaires et dispositifs pour sa mise en oeuvre | |
EP0015014B1 (fr) | Dispositif de resynchronisation rapide d'une horloge | |
FR2591004A1 (fr) | Systeme de boucle a verrouillage de phase numerique d'ordre eleve | |
EP3620867B1 (fr) | Pièce d'horlogerie comprenant un oscillateur mécanique dont la fréquence moyenne est synchronisée sur celle d'un oscillateur électronique de référence | |
EP2137874A2 (fr) | Dispositif d'extraction d'horloge a asservissement numérique de phase sans réglage externe | |
EP0716501B1 (fr) | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante | |
FR2508686A1 (fr) | Appareil pour la reproduction d'un signal d'information | |
FR2696299A1 (fr) | Circuit de synthétiseur de fréquence à boucle à verrouillage de phase. | |
US20160202722A1 (en) | Transmission device and method for controlling fifo circuit | |
EP1424774B1 (fr) | Générateur de nombres aléatoires | |
FR2971380A1 (fr) | Procede et dispositif pour reduire la gigue des flancs du signal de sortie d'un oscillateur a commande numerique | |
FR2478398A1 (fr) | Controle numerique de la vitesse d'un moteur | |
FR2773925A1 (fr) | Synthetiseur de frequence a boucle d'asservissement en phase avec circuit de detection d'asservissement | |
EP0428444B1 (fr) | Procédé de recherche de synchronisation à la réception d'un signal modulé à étalement de spectre | |
FR2488024A1 (fr) | Systeme d'asservissement a courants de foucault pour la commande de la rotation de chargeurs de disques | |
EP3242146A1 (fr) | Procédé et systéme de communication de signaux a haute sensibilité et a démodulation synchrone | |
EP1101316B1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
EP2428011A1 (fr) | Démodulateur et système de transmission d'informations modulées, notamment pour étiquette d'identification radiofréquence | |
FR2567698A1 (fr) | Procede et montage pour detecter la difference de phase/frequence entre deux signaux d'entree numeriques et application | |
EP2003834B1 (fr) | Dispositif de démodulation d'un signal comportant des informations transitant par modulation de la phase d'une porteuse | |
FR2466898A1 (fr) | Commande de moteur synchrone, notamment pour gyroscope | |
EP0647018A1 (fr) | Comparateur de phase numérique | |
FR2816075A1 (fr) | Generateur ameliore pour la production de signaux d'horloge | |
EP0174880B1 (fr) | Dispositif de localisation des transitions d'un signal de données par rapport à un signal d'horloge et mécanisme de cadrage comprenant un tel dispositif | |
FR2670343A1 (fr) | Procede de synchronisation de deux suites d'impulsions numeriques s et rf a haute frequence et dispositif pour la mise en óoeuvre du procede. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 5 |
|
PLFP | Fee payment |
Year of fee payment: 6 |
|
PLFP | Fee payment |
Year of fee payment: 7 |
|
PLSC | Publication of the preliminary search report |
Effective date: 20181228 |
|
PLFP | Fee payment |
Year of fee payment: 8 |
|
PLFP | Fee payment |
Year of fee payment: 9 |
|
PLFP | Fee payment |
Year of fee payment: 10 |
|
PLFP | Fee payment |
Year of fee payment: 11 |
|
ST | Notification of lapse |
Effective date: 20231005 |