FR2964797A1 - Procede pour realiser un circuit electrique et circuit obtenu - Google Patents

Procede pour realiser un circuit electrique et circuit obtenu Download PDF

Info

Publication number
FR2964797A1
FR2964797A1 FR1158006A FR1158006A FR2964797A1 FR 2964797 A1 FR2964797 A1 FR 2964797A1 FR 1158006 A FR1158006 A FR 1158006A FR 1158006 A FR1158006 A FR 1158006A FR 2964797 A1 FR2964797 A1 FR 2964797A1
Authority
FR
France
Prior art keywords
semiconductor chip
galvanic
chip
layer
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1158006A
Other languages
English (en)
Inventor
Tjalf Pirk
Juergen Butz
Axel Franke
Frieder Haag
Heribert Weber
Arnim Hoechst
Sonja Knies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2964797A1 publication Critical patent/FR2964797A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/04Construction or manufacture in general
    • H01M10/0436Small-sized flat cells or batteries for portable equipment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/05Accumulators with non-aqueous electrolyte
    • H01M10/052Li-accumulators
    • H01M10/0525Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00Primary cells; Manufacture thereof
    • H01M6/40Printed batteries, e.g. thin film batteries
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/014Manufacture or treatment using batch processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9413Dispositions of bond pads on encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/10Configurations of laterally-adjacent chips
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

« Procédé pour réaliser un circuit électrique et circuit obtenu » Procédé de réalisation d'un circuit électrique ayant au moins une puce semi-conductrice (130) intégrée dans une masse coulée (140), selon le procédé on applique un dispositif de couches galvaniques (370) pour former un élément électrochimique sur un élément du circuit électrique qui comporte au moins une puce semi-conductrice (130).

Description

Domaine de l'invention La présente invention se rapporte à un procédé de réalisation d'un circuit électrique ayant au moins une puce semi-conductrice intégrée dans une masse coulée, procédé comprenant les étapes suivantes : - application d'un dispositif de couches galvaniques pour réaliser un élément électrochimique sur un élément du circuit électrique ayant au moins une puce semi-conductrice. L'invention se rapporte également à une puce semi-conductrice munie d'un circuit ainsi réalisé et d'un module de capteur équipé d'un circuit électrique. Etat de la technique En technique de réalisation et de combinaison de puces semi-conductrices, on utilise le procédé dit de conditionnement au 15 niveau des puces consistant à effectuer les différentes opérations ou procédés de conditionnement sur la puce en silicium ou sur un dispositif au format de la puce. Le document US 3 579 056 Al, décrit un procédé de fabrication d'un dispositif semi-conducteur consistant à installer des 20 composants semi-conducteurs sur un support et d'envelopper dans une couche de polyuréthane. Ensuite, on enlève le support et on installe les conducteurs des composants semi-conducteurs. Exposé et avantages de l'invention La présente invention a pour objet un procédé de 25 réalisation d'un circuit électrique ayant au moins une puce semi-conductrice intégrée dans une masse coulée et comprenant l'étape suivante application d'un dispositif de couches galvaniques pour réaliser un élément électrochimique sur un élément du circuit électrique ayant 30 au moins une puce semi-conductrice. Le fondement de l'invention est que la réalisation d'un boîtier de puce selon un procédé au niveau de la puce, (procédé WLP) c'est-à-dire le procédé évoqué ci-dessus avec intégration d'un accumulateur d'énergie, tel que par exemple une batterie en couches 35 minces, offre des avantages considérables. Ainsi, le boîtier de la puce peut être étendu d'une fonction supplémentaire, à savoir celle d'un accumulateur d'énergie, par exemple sous la forme d'une batterie en couches minces de sorte que l'on obtient un boîtier WLP intégrant une batterie en couches minces.
Dans le cas du procédé WLP on installe les puces sur un substrat de support provisoire. Ensuite, à l'aide d'une masse moulée, on fabrique une plaquette avec puce et masse moulée pour appliquer après enlèvement du substrat de support, un nouveau niveau de câblage pour le branchement électrique. Le but du niveau de câblage est de développer l'étalement de la trame de branchement pour passer d'un niveau très fin comme celui de la plaquette en silicium, à l'origine, pour arriver aux dimensions plus grandes pour la fixation à la plaque de circuit et qui, du fait de la technique de fabrication utilisée, ne permet pas une réalisation de structure fine.
Les batteries en couches minces conviennent pour l'intégration avec les puces semi-conductrices en silicium. On peut par exemple utiliser des batteries en couches minces mettant en oeuvre le procédé décrit dans le document "Oak Ridge National Laboratory, Dates et al. (1995), Thin-film rechargeable lithium batteries', J. Power Sources 54", page 58. De telles batteries avec des électrodes à corps solide, résistent à des températures plus élevées que les batteries classiques avec un électrolyte liquide. Les avantages de l'invention, sont que le procédé de fabrication de la batterie en couches minces est intégrée directement dans la ligne du procédé WLP. De plus, le cas échéant, on peut élargir de façon économique la taille des boîtiers, par exemple la dimension latérale dans la mesure où la surface disponible sur la puce en silicium, n'est pas suffisante pour la batterie ou encore on peut utiliser de manière constructive, l'augmentation nécessaire des dimensions pour l'installation de pattes de liaison. Il n'est pas nécessaire d'intégré ensuite une batterie dans le circuit terminé. Cela permet de réaliser d'une manière très économique et compacte des modules de semi-conducteurs ou de capteurs autonomes en énergie ou assistés en énergie.
La présente invention développe ainsi un procédé de réalisation d'un circuit électrique avec au moins une puce semi-conductrice comme décrit ci-dessus. Un circuit électrique est un circuit intégré qui comporte s de nombreux composants électroniques. Le circuit électrique peut se présenter sous la forme d'un boîtier WLP. La puce semi-conductrice peut être un composant semi-conducteur, tel qu'une puce de silicium. Le circuit comporte une ou plusieurs puces semi-conductrices. La puce semi-conductrice peut être emballée ou en boîtier et comporter des 10 liaisons de contact. L'expression "dispositif de couches galvaniques" désigne une succession de plusieurs couches minces. Le dispositif à couches galvaniques fonctionne comme une cellule galvanique de stockage d'énergie. Le dispositif de couches galvaniques est par exemple une batterie et notamment une batterie en couches minces ; on peut 15 ainsi envisager une batterie en deux dimensions 2D ou une batterie en trois dimensions 3D. Le dispositif de couches galvaniques peut être formé en déposant ou en pulvérisant successivement un ensemble de couches minces. Il n'est pas nécessaire que le dispositif de couches galvaniques soit fait dans un ordre chronologique. Au lieu de cela, on 20 peut réaliser l'élément électrochimique au cours d'une étape, c'est-à-dire en même temps comme batterie "terminée". Par exemple, on peut appliquer l'élément électrochimique par laminage. Le dispositif de couches galvaniques est réalisé sur un élément du circuit électrique ; plus précisément, il est réalisé à la surface d'un élément du circuit 25 électrique. L'élément du circuit électrique est par exemple au moins une puce semi-conductrice, une couche de câblage ou une masse coulée du circuit électrique. Dans le circuit terminé, la puce semi-conductrice est enveloppée au moins en partie avec la masse coulée. La puce semi-conductrice peut être noyée par exemple jusque sur le côté de contact 30 avec la masse coulée. Selon un mode de réalisation, l'élément électrochimique peut déjà se trouver sur la puce avant que la puce ne soit coulée. Selon un autre développement, l'élément électrochimique est appliqué sur une puce déjà coulée.
Selon un mode de réalisation, dans l'étape d'application, on réalise successivement un ensemble de couches minces pour former le dispositif de couches galvaniques. Les couches minces sont par exemple des couches minces d'électrodes ou d'électrolytes solides. Ce mode de réalisation a l'avantage que le dispositif de couches galvaniques puisse être réalisé sur différentes surfaces de différents éléments du circuit électrique sans modifier le développement de base du dispositif de couches galvaniques. Contrairement à une batterie préfabriquée, l'étape de formation du dispositif de couches galvaniques, permet une adaptation simple â toutes les données relatives à la surface d'application. L'étape d'application peut se faire avant, après ou pendant une étape d'application d'au moins une puce semi-conductrice avec un côté de contact de celle-ci sur le substrat de support, une étape de coulée d'au moins une puce semi-conductrice sur le substrat de support pour le noyer avec une masse coulée, une étape de détachement du substrat de support d'au moins une puce semi-conductrice, le côté contact d'au moins une puce semi-conductrice étant dégagé et/ou une étape de formation d'une couche de câblage sur un côté de contact d'au moins une puce semi-conductrice. Ces étapes sont appliquées de manière caractéristique par le procédé WLP. L'expression "appliquer au moins une puce semi-conductrice avec le côté de contact sur un substrat de support" peut signifier par exemple le collage à l'aide d'un adhésif, tel qu'un film adhésif. Le film adhésif peut être sur le substrat de support et au moins une puce peut alors y être installée. Le substrat de support peut se présenter par exemple sous la forme d'une puce. En détachant le substrat de support d'au moins une puce semi-conductrice, on enlève le substrat de support et le moyen d'accrochage du substrat de support par rapport à au moins une puce semi-conductrice; Former la couche de câblage consiste à appliquer des procédés des techniques des semi-conducteurs, comme par exemple la pulvérisation de métal, le vernissage, la lithographie et le procédé galvanique. On a ainsi l'avantage que la formation selon l'invention du dispositif de couches galvaniques, puisse s'intégrer sans difficulté, dans l'exécution du procédé WLP et se réalise ainsi avec une mise en oeuvre de moyens de fabrication réduite au minimum et cela de manière souple à la demande. L'introduction de l'étape de formation, avant, après ou en parallèle, à une ou plusieurs des étapes ci-dessus, dépend de l'élément du circuit électrique auquel est associé le dispositif à couches galvaniques. Selon un développement, l'élément est une couche de câblage du circuit électrique et l'étape d'application consiste à appliquer le dispositif de couches galvaniques sur une zone de la couche de câblage. Le circuit peut avoir une structure stratifiée ; l'expression "couche de câblage" désigne un niveau de câblage dans la structure stratifiée du circuit. La couche de câblage sert principalement à réaliser les lignes de contact pour le branchement de la puce semi-conductrice et pour fournir des liaisons électriques internes au circuit entre les composants électroniques du circuit. La couche de câblage peut occuper une certaine surface du côté de contact de la puce semi-conductrice. Le dispositif de couches galvaniques peut occuper au moins une partie de la couche de câblage. Ce mode de réalisation a l'avantage que l'application ou la formation du dispositif de couches galvaniques est faite indépendamment de la géométrie du câblage du circuit électrique. De plus, le dispositif de couches galvaniques peut se placer également à proximité du câblage existant par ailleurs, ce qui permet d'avoir une faible longueur de ligne à partir ou vers le dispositif de couches galvaniques.
Selon un développement, l'élément est une couche de câblage du circuit électrique et l'étape d'application du dispositif de couches galvaniques se fait dans la zone de la couche de câblage. Le circuit peut avoir une structure stratifiée et l'expression "couche de câblage" désigne un niveau de câblage de la structure stratifiée du circuit. La couche de câblage permet principalement de réaliser des lignes de contact pour le branchement de la puce semi-conductrice et pour réaliser des liaisons électriques internes au circuit, entre les composants électroniques du circuit. La couche de câblage peut occuper une surface du côté de contact de la puce semi-conductrice. Le dispositif de couches galvaniques peut s'étendre sur au moins une partie de la couche de câblage. Ce mode de réalisation a l'avantage que l'application ou la formation du dispositif de couches galvaniques, sont indépendantes de la géométrie du câblage du circuit électrique. De plus, le dispositif de couches galvaniques peut également se placer à proximité des câblages existants de toute façon, ce qui permet d'avoir de courtes longueurs de ligne avec le dispositif de couches galvaniques. L'élément peut être une masse coulée intégrant au moins une puce semi-conductrice et dans l'étape d'application, on réalise la couche galvanique dans une zone de la masse coulée. La masse coulée [o peut être une masse moulée ou un composé de moulage. La plage de la masse coulée avec un ensemble de couches minces, peut être la surface supérieure arrière de la masse coulée. La surface supérieure arrière de la masse coulée, est à l'opposé de la couche de câblage. L'ensemble des couches minces peut être appliqué sur la surface arrière de la masse 15 coulée pour former le dispositif de couches galvaniques. On peut également appliquer un ensemble de couches minces pour former le dispositif de couches galvaniques dans une cavité ou un creux de la surface supérieure, côté arrière, de la masse coulée. Ce mode de réalisation a l'avantage que la formation de la couche galvanique se fait 20 indépendamment de la géométrie de câblage du circuit électrique ou sans endommager ce circuit. En outre, l'élément peut être au moins une puce semi-conductrice et l'étape d'application du dispositif de couches galvaniques peut se faire sur une zone de cette puce semi-conductrice. L'ensemble 25 des couches minces peut être appliqué sur au moins une partie de la surface de la puce semi-conductrice. Cette solution a l'avantage que le dispositif de couches galvaniques soit situé à proximité de la puce semi-conductrice qu'il faut alimenter en énergie et de positionner ainsi le câblage qui se fera avec de courtes longueurs de conducteur pour le 30 dispositif de couches galvaniques. Au moins une puce semi-conductrice peut avoir sur un côté de contact, une cavité et l'étape d'application du dispositif de couches galvaniques, peut se faire dans la cavité. Le côté de contact de la puce semi-conductrice est son côté actif, là où se trouvent les 35 contacts électriques de la puce. Si la puce semi-conductrice est intégrée dans une masse coulée, le côté de contact ne sera pas couvert par la masse coulée. La cavité au niveau du côté de contact, peut être prévue de façon que les contacts de la puce semi-conductrice ne soient pas détériorés. La puce semi-conductrice peut être préfabriquée avec une cavité sur le côté du contact. La cavité peut occuper une partie du côté de contact. Cette forme de réalisation particulière, a l'avantage qu'en intégrant la structure stratifiée, galvanique, dans le circuit électrique, il ne faut pas de couches supplémentaires particulières pour réaliser la multiplicité des couches minces de l'accumulateur d'énergie.
L'étape d'application du dispositif de couches galvaniques, peut être prévue sur au moins une partie du dos d'une puce semi-conductrice. Le dos ou côté arrière de la puce semi-conductrice est, selon l'invention, la surface de la puce semi-conductrice non tournée vers le côté des contacts. L'ensemble des couches minces peut être prévu sur une partie du côté arrière de la puce semi-conductrice ou sur tout son côté arrière. Le côté arrière peut comporter une cavité ou une partie en retrait, recevant le dispositif de couches galvaniques. Cet autre mode de réalisation particulier, offre l'avantage que la réalisation du dispositif de couches galvaniques, se fera indépendamment de la géométrie du câblage du circuit électrique ou sans gêner celui-ci. La présente invention a également pour objet un circuit électrique ayant au moins une puce semi-conductrice intégrée dans une masse coulée et ayant un dispositif de couches galvaniques pour former un élément électrochimique sur un élément du circuit électrique ayant au moins une puce semi-conductrice. Le dispositif de couches galvaniques peut fonctionner comme installation accumulant de l'énergie et assurer pour le circuit, une tension d'alimentation, une tension de référence stable ou des tensions passagères à court terme. L'invention a également pour objet un module de capteur équipé d'un circuit électrique tel que défini ci-dessus. Un module de capteur selon l'invention, est par exemple un capteur de pression, un capteur inertiel, un capteur magnétique 35 avec des circuits intégrés d'exploitation. Le module de capteur peut 2964797 s utiliser avantageusement le circuit électrique selon l'invention. Cela permet d'utiliser le procédé WLP selon l'invention, en intégrant un accumulateur d'énergie pour des modules de capteur. La possibilité d'application de capteurs est par exemple celle des étiquettes RFID. Un s module de capteur peut ainsi être alimenté en énergie ou être autonome en énergie comme un capteur de pression. Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'exemples de réalisation de circuits électroniques w ainsi que d'exemples de circuits électroniques représentés dans les dessins annexés dans lesquels : les figures 1 à 7 montrent des vues en coupe simplifiées d'un exemple de réalisation d'un procédé de fabrication d'un circuit électrique selon l'invention, 15 - la figure 8 montre un ordinogramme d'un procédé correspondant à l'exemple de réalisation de l'invention. Description de modes de réalisation de l'invention Dans la description ci-après du ou des modes de réalisation de l'invention, on utilisera les mêmes références ou des 20 références analogues pour des éléments identiques ou analogues dans les différentes figures et leur description ne sera pas nécessairement totalement répétée. La figure 1 est une vue en coupe de la structure stratifiée d'un circuit électrique pendant le procédé de fabrication, selon un 25 exemple de réalisation de l'invention. La structure stratifiée comprend un substrat de support 110, un moyen d'accrochage sous la forme d'un film adhésif 120, une puce semi-conductrice 130, ainsi qu'une masse moulée ou coulée 140. Le procédé applique le procédé WLP. Selon cette étape, la puce 130 est fixée sur le substrat de support 110 par le film 3o adhésif 120 et ensuite, on procède au surmoulage ou à la coulée. Le côté supérieur du substrat de support 110 comporte une couche mince formée par le film adhésif 120. La surface supérieure du film adhésif 120 colle les puces semi-conductrices 130 les unes à côté des autres. Les puces semi-conductrice 130 peuvent être réparties suivant une ou plusieurs rangées ou suivant un autre motif, sur le film adhésif 120. Les puces semi-conductrices 130, collées, sont ensuite intégrées dans la masse coulée 140. La vue en coupe de la figure 1 montre dans un but de clarté et de simplification, uniquement une coupe d'une structure stratifiée d'une partie d'une plaquette. Les structures présentées peuvent se répéter de cette manière sur l'ensemble de la plaquette. Le substrat de support 110 se compose d'un matériau approprié pour le procédé, par exemple d'une plaquette ou d'une plaque métallique. Le substrat de support peut être réalisé en un matériau approprié, connu dans ce domaine. Il s'agit naturellement d'une combinaison de matériaux appropriés. Le substrat de support 110 présente deux surfaces principales. Le film adhésif 120 est appliqué sur l'une des surfaces principales du substrat de support 110, à savoir sa surface supérieure selon la figure 1 ; il s'agit d'une couche mince. Le film adhésif 120 couvre toute la surface supérieure principale du substrat de support 110 selon la figure 1. Le film adhésif 120 peut être réalisé en un matériau adhésif approprié, connu dans ce domaine d'activité. Il peut également s'agir naturellement d'une combinaison de matériaux appropriés. Les puces semi-conductrices 130 sont fixées chacune par l'une de leurs surfaces principales au film adhésif 120. Les puces semi-conductrices 130 sont des circuits intégrés identiques ou différents ou encore des composants micro ou nanostructurés, sur un substrat semi- conducteur, par exemple en silicium. A la figure 1, on présenté par exemple quatre puces semi-conductrices 130. Les puces semi-conductrices 130 seront désignées ci-après pour une meilleure clarté des explications, en procédant de la gauche vers la droite à la figure 1, comme puce A, puce B, puce C et puce D. Les puces A et B sont associées à un premier circuit électrique, et les puces C et D sont associées à un second circuit électrique. La distance latérale entre la puce A et la puce B ainsi qu'entre la puce C et la puce D, est inférieure à la distance latérale entre la puce B et la puce C ; à la figure 1 cette distance est sensiblement de moitié.
IO Le côté inférieur par lequel les puces semi-conductrices 130 sont collées au film adhésif 120, est muni des surfaces de branchement des puces semi-conductrice 130. Le côté inférieur des puces semi-conductrices 130, est ici constitué par le côté actif ou le côté de contact des puces semi-conductrices 130. Les surfaces de branchement ou les contacts électriques des puces semi-conductrices 130 sont représentés à la figure 1 à l'extrémité inférieure des puces sous la forme de rectangles plats. A la figure 1, la puce A et la puce C ont chacune une surface de branchement ; la puce B et la puce D ont io chacune deux surfaces de branchement. Les puces semi-conductrices 130 peuvent avoir d'autres surfaces de branchement se situant devant ou derrière le plan de coupe choisi à la figure 1. La masse moulée ou coulée 140 (appelée également composé moulé) peut être en un matériau approprié, connu dans ce 15 domaine d'activité. Il peut également s'agir ici d'une combinaison de tels matériaux. La masse coulée 140 à la figure 1, est prévue sur une couche de couverture, avec le dessus plan sur les puces semi-conductrices 130. La masse coulée 140 entoure et couvre les puces semi-conductrices 130 sur tous les côtés jusque, y compris celui par 20 lequel les puces semi-conductrices 130 sont fixées au film adhésif 120. La masse coulée 140 constitue une couche de liaison autour de toutes les puces semi-conductrices installées sur le film adhésif 120 et sur celles-ci. Dans les zones du film adhésif 120, là où aucune puce semi-conductrice 130 est collée, la masse coulée 140 est en contact avec le 25 film adhésif 120. Comme cela apparaît à la figure 1, les côtés actifs des puces semi-conductrices 130 et la masse coulée 140, se terminent du côté du film adhésif 120 dans un plan, au même niveau. La structure stratifiée représentée à la figure 1, peut ainsi être réalisée par le procédé WLP en ce que les puces semi-conductrices 30 130 à emballer sont fixées par leur côté actif tourné vers le bas, à l'aide d'un matériau approprié, de préférence un film adhésif 120, sur le substrat de support 110. Ensuite, on effectue un surmoulage par injection ou une coulée des puces semi-conductrices 130 par un procédé de moulage approprié, avantageux, par exemple le moulage par 35 un film, en utilisant une masse coulée 140.
La figure 2 est une vue en coupe d'une structure stratifiée d'un circuit électrique en cours de fabrication correspondant à un exemple de réalisation de l'invention. Le circuit est réalisé selon un procédé correspondant à un exemple de réalisation de la présente invention. Le procédé est fondé sur le procédé WLP. La structure stratifiée représentée à la figure 2, est analogue à celle de la figure 1, à la différence que le film adhésif 120 et le substrat de support 110, ont été enlevés et la surface supérieure des puces semi-conductrices 130 et de la masse coulée 140 ainsi dégagée, est munie d'une couche de câblage 250 en technique des semi-conducteurs, par exemple par vernissage, pulvérisation de métal, lithographie, etc.... Le plan de câblage ou la couche de câblage 250 couvrent le côté actif des puces semi-conductrices 130 et la surface inférieure de la masse coulée 140. La surface supérieure de la couche de câblage 250, tournée vers les puces semi-conductrices 130, comporte les liaisons conductrices pour câbler entre-elles les puces semi-conductrices ainsi que pour réaliser le câblage vers l'extérieur (ces câblages ne sont pas représentés à la figure 2). La figure 2 montre deux liaisons conductrices ou chemins conducteurs des puces entre-elles ; ces chemins sont réalisés sous la forme de rectangles plats dans la première couche de câblage 250. Les liaisons présentées à la figure 2, passent entre la surface de branchement de la puce A et une surface de branchement de la puce B, ainsi qu'entre la surface de branchement de la puce C et une surface de branchement de la puce D. Entre la puce B et la puce C, il n'y a pas de liaison conductrice, car ces puces sont associées chacune à des circuits électriques différents qui seront séparés ultérieurement. A la figure 2, la couche de câblage 250 a sensiblement l'épaisseur du film adhésif 120 de la figure 1. Pour que partant de la structure stratifiée présentée à la figure 1, on arrive à la structure stratifiée présentée à la figure 2, il faut effectuer d'autres étapes du procédé WLP. Partant de l'état de la figure 1, on détache le film adhésif 120 et le substrat de support 110 des puces semi-conductrices 130 et de la masse moulée ou coulée 140. On obtient alors une sorte de plaquette combinée puce-masse moulée. Du fait de la forme de la plaquette, on peut poursuivre le traitement de cette plaquette combinée dans les installations connues en technique des semi-conducteurs. Après avoir enlevé le film 120 et le substrat de support 110, on réalise le plan de câblage 250 par des procédés de la technique des semi-conducteurs, comme le vernissage, la pulvérisation de métal, la lithographie, etc. Ces procédés de la technique des semi-conducteurs, comme par exemple la pulvérisation de métal, la lithographie ou le procédé galvanique, permettent de réaliser le câblage électrique des puces semi-conductrices 130 ou de plusieurs puces de différentes puces semi-conductrices dans un emballage.
La figure 3 montre une vue en coupe d'une structure stratifiée d'un circuit électrique en cours de fabrication, correspondant à un exemple de réalisation de l'invention. Le circuit est réalisé par un procédé selon un exemple de réalisation de l'invention. La structure stratifiée présentée à la figure 3, est analogue à celle de la figure 2, à la différence que la couche de câblage 250 comporte une couche de batterie 360. Les épaisseurs des couches présentées dans les figures, ne sont telles que pour des raisons graphiques. En réalité les épaisseurs de couches peuvent être différentes des épaisseurs de couches présentées. La couche de batterie 360 présente selon la vue en coupe de la figure 3, deux dispositifs de couches galvaniques 370 sous la forme de batteries en couches en minces pour réaliser chacune un accumulateur d'énergie, ainsi que deux pattes de contact ou surfaces de contact 380, pour des branchements externes. Ainsi, on a deux batteries 370 intégrées dans la couche de batterie 360. Le nombre des surfaces de contact de l'ensemble du circuit électrique, peut être différent des deux couches présentées dans la vue en coupe et être en nombre très nettement supérieur. Une surface de branchement des puces B et D est reliée chaque fois par une liaison électroconductrice par un contact traversant la couche de câblage 250 et la couche de batterie 360 avec les surfaces de contact de branchement 380. A la figure 3, la couche de batterie 360 a une épaisseur égale sensiblement à six fois celle de la couche de câblage 250. La couche de câblage 250 est entre les puces semi-conductrices 130 ou la masse coulée 140 et la couche de batterie 360. Les dispositifs de couches galvaniques 370 sont appliqués par une surface supérieure de la couche de batterie 360, tournée vers la couche de câblage 250, à niveau, et s'étendent en épaisseur selon la figure 3, sensiblement sur trois-quarts de l'épaisseur de la couche de batterie 360. Les surfaces de branchement ou de contact 380, sont prévues sur la surface supérieure de la couche de batterie 360 non tournée vers la couche de câblage 250. Un premier dispositif de couches galvaniques 370 s'étend sur l'intervalle et sur la zone marginale des puces voisines A et B. Un second dispositif de couches galvaniques 370 s'étend sur l'espace intermédiaire et sur les zones marginales des puces voisines C et D. Le premier dispositif de couches galvaniques s'étend sur un chemin conducteur prévu sur le côté inférieur de la couche de câblage 250 ou sur le côté supérieur de la couche de batterie 360 et il est relié par un contact traversant à un chemin conducteur situé sur le côté supérieur de la couche de câblage 250. La surface de branchement des puces B et D est reliée respectivement par un contact traversant aux couches 250, 360, par une liaison électroconductrice, aux surfaces de branchement de contact 380. Pour que partant de la structure stratifiée présentée à la figure 2, on arrive à la structure stratifiée présentée à la figure 3, on effectue l'étape du procédé WLP avec des procédés de la technique des semi-conducteurs, tels que la pulvérisation de métal, la lithographie ou la galvanoplastie, pour réaliser la couche de batterie 360 avec les dispositifs de couches galvaniques 370 de la couche de batterie 360. Pour cela, on peut tout d'abord appliquer les dispositifs de couches galvaniques 370 sur la couche de câblage 250 et ensuite, les entourer avec le matériau de base de la couche de batterie 360. En variante, on peut tout d'abord appliquer une partie du matériau de base de la couche de batterie 360 sur la couche de câblage 250 et ensuite appliquer les dispositifs de couches galvaniques 370 dans les cavités du matériau de base et finalement appliquer un autre matériau de base de la couche de batterie 360 pour couvrir les dispositifs de couches galvaniques 370. Ainsi, par des procédés tels que la pulvérisation ou le dépôt, on réalise en outre un ou plusieurs dispositifs de couches galvaniques 370 sur ou dans la couche de batterie 360. En parallèle à l'application de la batterie 370 ou antérieurement ou en cours de dépôt de la batterie, on applique avec des procédés techniques des semi-conducteurs, tels que la pulvérisation de métal, la lithographie ou le procédé galvanique, un câblage électrique sur la puce de silicium ou sur plusieurs puces dans le cas de puces de silicium différentes dans un même conditionnement et de pattes de contact pour le branchement de l'emballage. L'intégration du dispositif de couches galvaniques 370 ou de la batterie en couches minces, se fait dans cet exemple de réalisation de l'invention, après la fabrication de la plaquette composite puce- masse moulée selon la figure 2 sur le côté actif de la plaquette composite. Par des procédés appropriés adaptés à la résistance en température de la masse moulée 140, on applique les systèmes de couches 370 pour la batterie sur la plaque composite. Avec des procédés simples tels que par exemple la pulvérisation de couches en deux dimensions 2D, on réalise ainsi des batteries en deux dimensions, (batteries 2D), ayant une faible capacité, par exemple pour une tension de référence ou pour fournir de brèves tensions relais. D'autres procédés possibles sont par exemple le dépôt par des précurseurs appropriés, tels que par exemple à partir de la phase gazeuse ou encore en utilisant le procédé appelé "dépôt d'une couche atomique" (procédé ALD), qui consiste à déposer monocouche par monocouche et ainsi d'atteindre une excellente qualité de couche et une conformité poussée du dépôt. On peut également réaliser une batterie en 3 dimensions qui, pour un même encombrement en surface, offre des capacités significativement plus importantes et permet par exemple un fonctionnement autonome des systèmes ainsi réalisés sur une longue période. Cela correspond à cet exemple de réalisation de l'invention avec sur le côté avant actif de la plaquette, en appliquant un matériau approprié par exemple des benzocyclobutènes (BCB), avec une épaisseur de couche importante, mise en structure. Selon un autre mode de réalisation, on peut également pré-structurer la puce semi-conductrice avec des procédés appropriés, tels que par exemple le procédé DRIE/tranchage. Ensuite, on applique le système de couches de batterie selon un procédé approprié qui permet le dépôt d'une épaisseur de couche suffisante et d'assurer la conformité sur le substrat structuré. On obtient ainsi un boîtier WLP selon un exemple de réalisation de l'invention avec une batterie en couches minces intégrée s (batterie en deux dimensions 2D ou en trois dimensions 3D) sur la face avant. La figure 4 montre une vue en coupe d'une structure stratifiée d'un circuit électrique selon le présent procédé de fabrication, correspondant à un exemple de réalisation de l'invention. Le circuit est 10 réalisé par un procédé selon un exemple de l'invention. La structure stratifiée de la figure 4 est analogue à celle de la figure 2 à la différence que la surface supérieure de la masse coulée 140 non tournée vers la couche de câblage 250, comporte une couche de batterie 460 avec des dispositifs de couches galvaniques 470. 15 En outre, en variante des figures 2 et 3, on a des surfaces de branchement de contact 380 réalisées dans et sur la couche de câblage 250. Le branchement (non représenté à la figure 4) du dispositif de couches galvaniques pour former une puce semi-conductrice ou pour le niveau de câblage, peuvent se faire de préférence à l'aide de contacts 20 traversants réalisés dans la masse coulée. Deux pattes de contact ou surfaces de branchement de contact 380 pour des branchements externes sont prévues selon la vue en coupe de la figure 4 sur la surface de la couche de câblage 250 non tournée vers le côté de contact de la puce semi-conductrice 130. Le nombre des surfaces de branchement de 25 contact de l'ensemble du circuit électrique peut naturellement être différent des deux surfaces présentées en vue en coupe et être beaucoup plus élevé. Une surface de branchement des puces B et D est reliée de manière électroconductrice par un contact traversant la couche de câblage 250 avec l'une des surfaces de branchement de 30 contact 380. La couche de batterie 460 de la figure 4, comporte deux dispositifs de couches galvaniques 470 sous la forme de batteries en couches minces constituant chacune un accumulateur d'énergie. A la figure 4, la couche de batterie 460 a une épaisseur sensiblement 35 quadruple de celle de la couche de câblage 250. Les dispositifs de couches galvaniques 470 se terminent à niveau avec la surface de la couche de batterie 460 tournée vers la masse coulée 140. Les dispositifs de couches galvaniques 470 occupent sensiblement trois-quarts de l'épaisseur de la couche de batterie 460, selon la figure 4.
Le premier des dispositifs de couches galvaniques 470, occupe l'espace intermédiaire et au moins la zone marginale des puces voisines A et B. A la figure 4, les premiers dispositifs de couches galvaniques 470 occupent une partie multiforme de la puce A. Un second des dispositifs de couches galvaniques 470 occupe un espace intermédiaire et au moins la zone marginale des puces voisines C et D. A la figure 4, les seconds dispositifs de couches galvaniques 470, s'étendent suivant une partie multiforme sur la puce C. Les liaisons électroconductrices des dispositifs de couches galvaniques 470 avec le circuit électrique restant ou l'emballage restant ou la plaquette combinée, ne sont pas représentées à la figure 4 dans un but de simplification du dessin, mais elles sont naturellement réalisées en pratique dans les circuits électriques. Pour aboutir à la structure stratifiée de la figure 4 à partir de la structure stratifiée présentée à la figure 2, par une étape du procédé WLP avec des procédés de la technique des semi-conducteurs tels que la pulvérisation de métal, la lithographie ou le procédé galvanique, on réalise des pattes de contact 380 sur la couche de câblage 250 pour le branchement de l'emballage. Selon cet exemple de réalisation, avec des procédés tels que la pulvérisation ou le dépôt, on réalise en plus un ou plusieurs dispositifs de couches galvaniques 470 sur ou dans la couche de batterie 460. Le câblage électrique de la puce de silicium ou de plusieurs puces dans le cas de différentes puces de silicium contenues dans un boîtier et les pattes de contact pour brancher les boîtiers selon les procédés de la technique des semi- conducteurs (pulvérisation de métal, lithographie, procédé galvanique), se réalisent en parallèle à l'application de la batterie ou antérieurement à cela ou en liaison avec le dépôt de la batterie. L'intégration du dispositif de couches galvaniques 470 ou de la batterie en couches minces se fait, dans cet exemple de réalisation 35 de l'invention, après la fabrication de la plaquette composite puce- masse moulée selon la figure 2 sur le dos de la plaquette composite en regard de la couche de câblage 250. Par des procédés appropriés adaptés à la résistance en température de la masse moulée 140, on applique les systèmes de couches 470 de la batterie sur la plaquette composite. Des procédés simples tels que par exemple la pulvérisation de couches en deux dimensions 2D permettent ainsi de réaliser des batteries en deux dimensions 2D qui ont une faible capacité, par exemple pour une tension stable de référence ou de brèves i0 tensions relais. D'autres procédés possibles sont par exemple les dépôts à l'aide de précurseurs appropriés à partir de la phase gazeuse ou encore en utilisant le procédé de "dépôt de couche atomique" (procédé ALD) consistant à déposer monocouche par monocouche et d'arriver ainsi à une excellente qualité de couche et à une conformité poussée du 15 dépôt. On peut également réaliser une batterie en 3 dimensions permettant pour un même encombrement de surface, d'avoir des capacités significativement plus importantes et ainsi un fonctionnement autonome plus important des systèmes et ainsi des circuits 20 fonctionnant plus longtemps. Dans cet exemple de réalisation de l'invention, il s'agit du dos/côté arrière de la plaquette, en ce que l'on applique et on met en structure un matériau approprié, par exemple du benzocyclobutène (BCB), sur une épaisseur de couche plus importante. Selon un autre mode de réalisation, on peut également préstructurer la 25 puce semi-conductrice par des procédés appropriés tels que par exemple le procédé DRIE/Tranchage. Ensuite, on applique le système de couches de batterie selon un procédé approprié permettant le dépôt d'une couche d'épaisseur suffisante et ayant la conformité appropriée sur le substrat structuré. 30 La figure 5 est une vue en coupe d'une structure stratifiée d'un circuit électrique en cours de fabrication correspondant à un exemple de réalisation de la présente invention. Le circuit est réalisé par un procédé selon un exemple de l'invention. La structure stratifiée de la figure 5 est, pour l'essentiel, analogue à celle de la figure 2 ; la 35 différence principale est que la surface supérieure de la masse coulée 140 non tournée vers la couche de câblage 250, porte un dispositif de couches galvaniques 570. La vue en coupe de la figure 5 montre seulement une partie d'une plaquette combinée avec un unique circuit électrique en cours de fabrication, ayant par exemple une puce A et une puce B ou une puce C et une puce D. En outre, dans l'exemple de réalisation de l'invention selon la figure 5, de façon analogue à celui de la figure 4, on a formé une surface de branchement de contact 380 dans et sur la couche de câblage 250. Le dispositif de couches galvaniques 570 est réalisé dans to une cavité ou dans une partie en creux dans la surface supérieure de la masse coulée 140, c'est-à-dire le côté arrière de la plaquette composite de la figure 2, à l'opposé de la couche de câblage 250. La cavité réalisée dans le dispositif de couches galvaniques 570 s'étend dans la zone marginale du côté arrière de la plaquette composite, dans la masse 15 coulée 140. La cavité avec le dispositif de couches galvaniques 570 est prévue dans la vue en coupe de la figure 5 de façon à ne pas chevaucher de puces semi-conductrices 130. L'épaisseur du dispositif de couches galvaniques 570 représente sensiblement cinq fois l'épaisseur de la couche de câblage 250. L'épaisseur du dispositif de 20 couches galvaniques 570 correspond à la profondeur de la cavité. Dans ces conditions, le dispositif de couches galvaniques 570 se termine à niveau avec la masse coulée sur le côté arrière de la plaquette composite. Selon cet exemple de réalisation, l'emballage est branché 25 par des contacts brasés sur une plaque de circuit 590 combinée et la batterie est branchée par des fils de liaison. Une autre possibilité (non représentée) consisterait à réaliser le branchement de la batterie au plan de câblage 250, par des contacts traversants réalisés dans la masse moulée. 30 Pour que partant de la structure stratifiée présentée à la figure 2, on arrive à la structure stratifiée représentée à la figure 5, on forme une cavité dans la masse coulée 140 si cette cavité n'existe pas déjà. Par des procédés appropriés tels que par exemple la pulvérisation ou le dépôt, on réalise le dispositif de couches galvaniques 570 dans la 35 cavité. En outre, on réalise la patte de contact 380 et la surface de branchement du fil de liaison pour le contact du dispositif de couches galvaniques 570. L'intégration du dispositif de couches galvaniques 570 ou de la batterie en couches minces, se fait dans cet exemple de réalisation de l'invention après la réalisation de la plaquette composite puce-masse moulée de la figure 2 sur le côté arrière de la plaquette composite en regard de la couche de câblage 250. Par un procédé approprié, adapté à la tenue en température de la masse moulée 140, on applique le système de couches 570 de la batterie dans la cavité, au dos (côté arrière) de la masse coulée 140. Par un procédé approprié dans la fabrication de la combinaison de la plaquette ou en moulant avec un outil de moulage structuré, on peut réaliser un côté arrière structuré ou réaliser la structure de la masse moulée plane 140, sur le côté arrière de la plaquette composite, par un procédé de mise en structure approprié ou un procédé de gravure approprié de la masse moulée 140. Ensuite, on applique le système de batteries en couches 570 selon un procédé approprié. Dans ce cas également, il faut respecter les limites de température liées à la masse moulée 140. Le cas échéant, on peut par exemple utiliser une matière plastique différente de celle de l'état de la technique ayant une température de ramollissement plus élevée. Selon un exemple de réalisation, on peut appliquer au dispositif de la figure 5, une batterie en trois dimensions 3D sur le côté arrière de la plaquette composite. On obtient ainsi un emballage WLP selon un exemple de réalisation de l'invention avec une batterie en couches minces (3D) intégrée dans l'emballage sur le côté arrière. La figure 6 montre une vue en coupe d'une structure stratifiée d'un circuit électrique en cours de fabrication, correspondant à un exemple de réalisation de l'invention. Le circuit est fabriqué selon 3o un exemple de procédé de l'invention. La structure stratifiée présentée à la figure 6, est analogue à celle de la figure 2, la différence principale résidant dans une cavité sur le côté de contact d'une puce semi-conductrice 130 recevant un dispositif de couches galvaniques 670. La vue en coupe présentée à la figure 6, montre seulement un unique 35 circuit électrique en cours de fabrication ; ce circuit comporte par
20 exemple une puce A et une puce B ou une puce C et une puce D. La cavité est réalisée dans le côté de contact de la puce A ou de la puce C. Dans l'exemple de réalisation présenté à la figure 6, selon l'invention, comme dans celui de la figure 4 ou de la figure 5, on a une surface de branchement de contact 380 dans la couche de câblage 250. Le dispositif de couches galvaniques 670 est appliqué dans une cavité de la surface supérieure de la puce semi-conductrice 130 tournée vers la couche de câblage 250, c'est-à-dire le côté actif ou le côté de contact de la puce semi-conductrice 130. La cavité dans le w côté de contact de la puce semi-conductrice 130, s'étend dans la vue en coupe de la figure 6, à partir du bord gauche jusque sensiblement au milieu du côté de contact de la puce semi-conductrice 130. Mais la cavité peut avoir une extension différente de celle présentée à la figure 6 ; elle peut être par exemple plus petite ou plus grande. L'épaisseur du 15 dispositif de couches galvaniques 670, correspond sensiblement à l'épaisseur de la couche de câblage 250. L'épaisseur du dispositif de couches galvaniques 670, correspond à la profondeur de la cavité de sorte que le dispositif de couches galvaniques 670, arrive à niveau avec la surface de contact de la puce semi-conductrice 130. 20 Pour obtenir la structure stratifiée présentée à la figure 6, on applique tout d'abord un procédé tel que la pulvérisation ou le dépôt pour réaliser le dispositif de couches galvaniques 670 dans la cavité sur le côté de contact ou côté avant ou côté actif d'une puce semi-conductrice 130. Puis, on emballe la puce semi-conductrice 130 avec la 25 batterie en couches minces intégrée 670 dans le cadre des étapes décrites aux figures 1 et 2 du procédé WLP. Dans une étape de ce procédé WLP, on applique les procédés de la technique des semi-conducteurs, tels que la pulvérisation d'un métal, la lithographie ou le procédé galvanique, pour former sur la couche de câblage 250, les 30 pattes de contact 380 pour le branchement de l'emballage. On réalise un boîtier WLP selon un exemple de réalisation de l'invention consistant à intégrer tout d'abord la batterie en couches minces dans la face avant (côté actif) de la puce. On forme ainsi une batterie intégrée, en forme de puce, par intégration dans le côté avant 35 de la puce ou le côté avant actif de la plaquette de silicium.
21 La figure 7 est une vue en coupe d'une structure stratifiée d'un circuit électrique en cours de fabrication selon un exemple de réalisation de l'invention. Le circuit est fabriqué selon un exemple de procédé de l'invention. La structure stratifiée présentée à la figure 7, est analogue à celle de la figure 2 à la différence principale que le côté arrière de la puce semi-conductrice 130 en regard du côté de contact de la puce semi-conductrice 130, porte un dispositif de couches galvaniques 770. La vue en coupe de la figure 7 montre un seul circuit électrique en cours de fabrication ; ce circuit est soit une puce A et une puce B soit une puce C et une puce D. En outre, dans l'exemple de réalisation de l'invention selon la figure 7, comme celui des figures 4 à 6, on a formé une surface de branchement de contact 380 dans et sur la couche de câblage 250. Le dispositif de couches galvaniques 770 est appliqué sur la surface supérieure de la puce semi-conductrice 130, c'est-à-dire le côté arrière de la puce semi-conductrice 130 à l'opposé de la couche de câblage 250 et du côté de contact. Le dispositif de couches galvaniques 770 sur le côté arrière de la puce semi-conductrice 130, s'étend dans la vue en coupe de la figure 7 sur tout le côté arrière, c'est-à--dire sur toute la surface de la puce semi-conductrice 130. Mais l'extension du dispositif de couches galvaniques 770, peut toutefois différer de celle présentée à la figure 7. Pour obtenir la structure stratifiée présentée à la figure 7, on applique tout d'abord par des procédés tels que par exemple la pulvérisation ou le dépôt le dispositif de couches galvaniques 770 au dos (côté arrière) d'une puce semi-conductrice 130. Puis, on emballe la puce semi-conductrice 130 avec la batterie en couches minces 770, intégrée, dans le cadre des étapes du procédé décrit aux figures 1 et 2 du procédé WLP. Le branchement du dispositif de couches galvaniques (branchement non représenté à la figure 7), avec la puce semi--conductrice, peut être fait de préférence par des contacts traversants dans la puce semi-conductrice entre le côté arrière et le côté avant de contact. En outre, dans une étape du procédé WLP, on applique un procédé de la technique des semi-conducteurs tels que la pulvérisation de métal, la lithographie ou le procédé galvanique, les pattes de contact 380 sur la couche de câblage 250, pour le branchement de l'emballage. On obtient ainsi un emballage WLP selon un exemple de réalisation de l'invention dans lequel la batterie en couches minces est intégrée au préalable dans le côté arrière de la plaquette de silicium/puce. On forme ainsi une batterie intégrée dans la puce par l'intégration dans le côté arrière de la puce ou le côté arrière non utilisé de la plaquette de silicium. La figure 8 montre un ordinogramme d'un procédé de ~o réalisation d'un circuit électronique avec au moins une puce semi-conductrice selon un exemple de l'invention. Dans l'étape 805, on applique un dispositif de couches galvaniques formé d'un ensemble de couches minces qui se succèdent dans le temps dans une cavité d'un côté de contact d'au moins une puce semi-conductrice. 15 Dans l'étape 810, on applique tout d'abord une puce semi-conductrice avec le côté de contact contre le substrat de support. Dans l'étape 820, on enferme au moins une puce semi-conductrice contre le substrat de support par une masse coulée. Dans l'étape 830, on détache le substrat de support d'au 20 moins une puce semi-conductrice, le côté de contact de la puce semi-conductrice étant ainsi dégagé. On obtient une plaquette combinée puce semi-conductrice-masse coulée sur laquelle en appliquant des procédés connus, on réalise une couche de câblage. La figure 9 montre l'ordinogramme d'un procédé de 25 réalisation d'un circuit électrique avec au moins une puce semi-conductrice selon un autre exemple de réalisation de l'invention. Dans l'étape 915, on applique le dispositif de couches galvaniques formé d'un ensemble de couches minces, simultanément ou successivement sur le côté arrière opposé au côté de contact d'au moins une puce semi- 30 conductrice. Cela se fait de préférence dans la combinaison de plaquette de la puce semi-conductrice. Dans l'étape 810, on applique ensuite au moins une puce semi-conductrice avec un côté de contact sur le substrat de support.
Dans l'étape 820, on intègre au moins une puce semi-conductrice avec un ensemble de couches minces et avec le substrat de support dans une masse de coulée. Dans l'étape 830, on détache le substrat de support d'au moins une puce semi-conductrice, le côté arrière de la puce semi-conductrice étant ainsi dégagé. On dispose ainsi d'une plaquette composite puce semi-conductrice-masse coulée sur laquelle par des procédés connus, on applique une couche de câblage. La batterie, selon cet exemple de réalisation, est ainsi appliquée tout d'abord sur le côté arrière de la puce avant que la puce ne soit intégrée dans la masse. La figure 10 montre un ordinogramme d'un procédé de réalisation d'un circuit électrique avec au moins une puce semi-conductrice selon un autre exemple de la présente invention. Dans l'étape 810, on applique au moins une puce semi- 1 5 conductrice avec un côté de contact contre un substrat de support. Dans l'étape 820, on intègre au moins une puce semi-conductrice dans le substrat de support avec une masse coulée. Dans l'étape 1025, on applique le dispositif de couches galvaniques formé d'un ensemble de couches minces, successivement 20 dans le temps sur la masse coulée. Dans l'étape 830, on détache le substrat de support d'au moins une puce semi-conductrice en dégageant le côté de contact de la puce semi-conductrice. Les étapes 830 et 1025, peuvent également être 25 exécutées dans l'ordre inverse. C'est ainsi que l'on aura une plaquette composite puce semi-conductrice-masse coulée sur laquelle on applique une couche de câblage avec des moyens connus, La figure 11 montre un ordinogramme d'un procédé de réalisation d'un circuit électrique ayant au moins une puce semi- 30 conductrice selon un autre exemple de réalisation de l'invention. Dans l'étape 810, on applique au moins une puce semi-conductrice avec un côté de contact sur un substrat de support. Dans l'étape 820, on intègre au moins une puce semi-conductrice dans le substrat de support avec une masse coulée.
Dans l'étape 830, on détache le substrat de support d'au moins une puce semi-conductrice, le côté de contact de la puce semi-conductrice étant ainsi dégagé. On dispose ainsi d'au moins une puce semi-conductrice intégrée dans une masse coulée à l'exception de sa surface de contact. Dans l'étape 1140, à l'aide d'un procédé en technique des semi-conducteurs tel que par exemple la pulvérisation de métal, le vernissage, la lithographie ou le procédé galvanique, on forme un couche de câblage sur un côté de contact d'au moins une puce semi-conductrice. Dans l'étape 1145, on applique le dispositif de couches galvaniques formé d'un ensemble de couches minces, successivement dans le temps sur la couche de câblage. Ensuite, on peut séparer les plaquettes composites.
15 Chaque fois en parallèle à l'application de la batterie ou antérieurement à cette application ou en liaison avec le dépôt de la batterie, on procède par un procédé de technique des semi-conducteurs, tel que par exemple la pulvérisation de métal, la lithographie ou le procédé galvanique, à un câblage électrique de la puce de silicium ou de plusieurs puces, dans le 20 cas de différentes puces de silicium contenues dans un emballage, et des pattes de contact pour le branchement de l'emballage. En variante à l'application successive des différentes couches de l'élément électrochimique comme cela a été décrit ci-dessus à l'aide des exemples de réalisation, on peut également appliquer un 25 élément électrochimique préfabriqué comme unité. Cette procédure peut s'appliquer notamment dans le cas des exemples de réalisation décrits aux figures 3 et 4. 30

Claims (1)

  1. REVENDICATIONS1 °) Procédé de réalisation d'un circuit électrique ayant au moins une puce semi-conductrice (130) intégrée dans une masse coulée (140), procédé comprenant les étapes suivantes : application (805; 915; 1025; 835; 1145) d'un dispositif de couches galvaniques (370; 470; 570; 670; 770) pour réaliser un élément électrochimique sur un élément du circuit électrique ayant au moins une puce semi-conductrice (130). w 2°) Procédé selon la revendication 1, caractérisé en ce que l'étape d'application (805; 915; 1025; 835; 1145; 855) consiste à appliquer successivement dans le temps, un ensemble de couches minces pour former le dispositif de couches galvaniques (370; 470; 570; 15 670; 770). 3°) Procédé selon la revendication 1, caractérisé en ce que l'étape d'application (805; 915; 1025; 835; 1145) peut se faite avant, 20 après ou en parallèle à l'étape d'application (810) d'au moins une puce semi-conductrice (130) avec un côté de contact de cette puce sur un substrat de support (110), une étape de coulée (820) d'au moins une puce semi-conductrice sur le substrat de support avec une masse coulée (140), une étape de détachement (830) du substrat de support 25 d'au moins une puce semi-conductrice, * le côté de contact d'au moins une puce semi-conductrice étant dégagé, et/ou * une étape de formation (1140) d'une couche de câblage (250) sur un côté de contact d'au moins une puce semi-conductrice. 30 4°) Procédé selon la revendication 1, caractérisé en cc que l'élément est une couche de câblage (250) du circuit électrique, * l'étape d'application du dispositif de couches galvaniques étant 35 prévue sur une zone de la couche de câblage.5°) Procédé selon la revendication 1, caractérisé en ce que l'élément est la masse coulée (140) dans laquelle on intègre au moins une puce semi-conductrice (130), * dans l'étape d'application, on applique le dispositif de couches galvaniques sur une zone de la masse coulée. 6°) Procédé selon la revendication 1, caractérisé en ce que l'élément est au moins une puce semi-conductrice (130), * dans l'étape de l'application, on réalise le dispositif de couches galvaniques sur une zone d'au moins une puce semi-conductrice. 7°) Procédé selon la revendication 6, caractérisé en ce qu' au moins une puce semi-conductrice (130) comporte une cavité dans son côté de contact, * dans l'étape d'application, on applique le dispositif de couches galvaniques dans la cavité. 8°) Procédé selon l'une des revendications 6 ou 7, caractérisé en ce que l'étape d'application consiste à appliquer le dispositif de couches galvaniques sur au moins une partie du côté arrière d'au moins une 25 puce semi-conductrice (130). 9°) Circuit électrique comportant au moins une puce semi-conductrice (130) intégrée dans une masse coulée (140) circuit caractérisé par : 30 * un dispositif de couches galvaniques (370; 470; 570; 670; 770) pour réaliser un élément électrochimique sur un élément du circuit électrique qui comporte au moins une puce semi-conductrice (130). 10°) Module de capteur comportant un circuit électrique selon la 35 revendication 9, 28 caractérisé en ce qu' il comporte au moins une puce semi-conductrice (130) intégrée dans une masse coulée (140) circuit caractérisé par : * un dispositif de couches galvaniques (370; 470; 570; 670; 770) pour réaliser un élément électrochimique sur un élément du circuit électrique qui comporte au moins une puce semi-conductrice (130). io 15
FR1158006A 2010-09-14 2011-09-09 Procede pour realiser un circuit electrique et circuit obtenu Pending FR2964797A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010040704 DE102010040704A1 (de) 2010-09-14 2010-09-14 Verfahren zum Aufbauen einer elektrischen Schaltung und elektrische Schaltung

Publications (1)

Publication Number Publication Date
FR2964797A1 true FR2964797A1 (fr) 2012-03-16

Family

ID=44898848

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1158006A Pending FR2964797A1 (fr) 2010-09-14 2011-09-09 Procede pour realiser un circuit electrique et circuit obtenu

Country Status (5)

Country Link
US (1) US8993356B2 (fr)
CN (1) CN102403277B (fr)
DE (1) DE102010040704A1 (fr)
FR (1) FR2964797A1 (fr)
IT (1) ITMI20111611A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224432A1 (de) * 2012-12-27 2014-04-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6714336A (fr) 1967-10-21 1969-04-23
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
US5338625A (en) * 1992-07-29 1994-08-16 Martin Marietta Energy Systems, Inc. Thin film battery and method for making same
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
KR100673616B1 (ko) * 2005-12-05 2007-01-24 경상대학교산학협력단 웨이퍼 뒷면에 전원공급장치가 내장된 반도체용 실리콘웨이퍼
TWI419397B (zh) * 2006-05-12 2013-12-11 英菲尼特電源設備股份有限公司 位於半導體或半導體裝置上的薄膜式電池及其製造方法
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법

Also Published As

Publication number Publication date
US8993356B2 (en) 2015-03-31
CN102403277A (zh) 2012-04-04
CN102403277B (zh) 2016-02-24
US20120061860A1 (en) 2012-03-15
ITMI20111611A1 (it) 2012-03-15
DE102010040704A1 (de) 2012-03-15

Similar Documents

Publication Publication Date Title
FR2960346B1 (fr) Procede de fabrication d'une batterie en couche mince et batterie ainsi realisee
EP1774613B1 (fr) Microbatterie comportant des connexions traversantes et procede de realisation d'une telle microbatterie
FR2960706A1 (fr) Procede et dispositif pour fabriquer une batterie en couche mince
FR2905198A1 (fr) Procede de fabrication collective de modules electroniques 3d
EP2869342B1 (fr) Procédé de fabrication d'un dispositif comprenant un circuit intégré et des cellules photovoltaïques et dispositif
FR2917895A1 (fr) Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple
EP3118920B1 (fr) Batterie en couches minces autosupportée et procédé de fabrication d'une telle batterie
FR3082997A1 (fr) Procede de transfert de couche(s) de materiau depuis un premier substrat sur un deuxieme substrat
FR2996055A1 (fr) Circuit electrique et son procede de realisation
EP3443602B1 (fr) Generateur d'electricite comprenant un convertisseur magneto-electrique
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
FR3072772B1 (fr) Capteur monolithique integre biocompatible, notamment pour dispositif medical implantable actif
WO2021130697A1 (fr) Procédé de fabrication de batteries à ions de lithium, notamment à forte puissance, et batterie obtenue par ce procédé
FR2964797A1 (fr) Procede pour realiser un circuit electrique et circuit obtenu
EP3587343B1 (fr) Procede de realisation d'un dispositif au moins partiellement transparent integrant une structure de type condensateur
EP1376212A1 (fr) Cellule d'affichage, notamment à cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion à électronique de commande
FR2943176A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP2681768B1 (fr) Procédé pour la mise en série électrique monolithique de cellules photovoltaïques d'un module solaire et module photovoltaïque obtenu par ce procédé
FR3000604A1 (fr) Circuit electrique et son procede de realisation
EP2162908B1 (fr) Procédé de réalisation d'un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
FR3077681A1 (fr) Batterie en couches minces
EP4164009B1 (fr) Batterie à électrolyte solide
EP3109921B1 (fr) Procédé de fabrication d'un dispositif électronique
EP2884532B1 (fr) Procédé de fabrication d'un organe électriquement conducteur pour composant électronique présentant une extrémité munie d'une cavité
FR3076061B1 (fr) Realisation d'un collecteur de dispositif microelectronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLSC Publication of the preliminary search report

Effective date: 20161007

PLFP Fee payment

Year of fee payment: 7