FR2956245A1 - Field effect device i.e. FET, has contra-electrode separated from active area by electrically insulating layer, and isolation pattern surrounding active area, where contact of contra-electrode separates source/drain zone from pattern - Google Patents
Field effect device i.e. FET, has contra-electrode separated from active area by electrically insulating layer, and isolation pattern surrounding active area, where contact of contra-electrode separates source/drain zone from pattern Download PDFInfo
- Publication number
- FR2956245A1 FR2956245A1 FR1003154A FR1003154A FR2956245A1 FR 2956245 A1 FR2956245 A1 FR 2956245A1 FR 1003154 A FR1003154 A FR 1003154A FR 1003154 A FR1003154 A FR 1003154A FR 2956245 A1 FR2956245 A1 FR 2956245A1
- Authority
- FR
- France
- Prior art keywords
- electrode
- contact
- counter
- active area
- contra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 title abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Transistor à effet de champ à caractéristiques électriques améliorées et muni d'une contre-électrode et procédé de réalisation Domaine technique de l'invention Field effect transistor with improved electrical characteristics and provided with a counterelectrode and method of production Technical field of the invention
L'invention est relative à un dispositif à effet de champ comportant une électrode de grille, 1 o une zone active en matériau semi-conducteur avec une première zone de source/drain et une seconde zone de source/drain, lesdites zones de source/drain étant disposées de part et d'autre de l'électrode de grille, une contre-électrode séparée de la zone active par une couche en matériau électriquement isolant, 15 un contact de contre-électrode, un motif d'isolation entourant la zone active. The invention relates to a field effect device comprising a gate electrode, 1 o an active zone made of semiconductor material with a first source / drain zone and a second source / drain zone, said source / source zones. drain being disposed on either side of the gate electrode, a counter-electrode separated from the active zone by a layer of electrically insulating material, a counter-electrode contact, an insulation pattern surrounding the active zone. .
L'invention est également relative au procédé de réalisation d'un tel dispositif. État de la technique The invention also relates to the method of producing such a device. State of the art
Au fur et à mesure de la miniaturisation constante des circuits intégrés, certaines limites physiques des matériaux ont été atteintes et des effets 25 parasites ont été pris en compte. Différentes voies ont été mises en place afin de pallier les problèmes liés aux modifications électriques des dispositifs suite aux effets parasites ou aux limitations des matériaux utilisés. As the integrated circuits became increasingly miniaturized, some physical limits of the materials were reached and spurious effects were taken into account. Different ways have been put in place to alleviate the problems related to the electrical modifications of the devices as a result of the spurious effects or the limitations of the materials used.
Une des première voie d'amélioration a été d'intégrer de nouveaux matériaux 30 au sein des dispositifs. Ces nouveaux matériaux présentent des propriétés physiques différentes qui ont été mises à contribution afin d'accroître les 20 One of the first ways of improvement has been to integrate new materials within the devices. These new materials have different physical properties that have been used to increase
performances des transistors ou de les conserver. Ces nouveaux matériaux ont permis de modifier la mobilité des porteurs de charge dans le dispositif. Cette modification de la mobilité a également été améliorée par la mise en place d'un jeu de contraintes dans le dispositif. Typiquement, ces contraintes sont introduites par le matériau d'encapsulation déposée au-dessus du dispositif. performance of the transistors or keep them. These new materials have made it possible to modify the mobility of the charge carriers in the device. This change in mobility has also been improved by setting up a set of constraints in the device. Typically, these stresses are introduced by the encapsulation material deposited on top of the device.
Une voie d'amélioration a été de réduire les effets parasités liés à la réduction des dimensions. Cette amélioration a été obtenue avec une modification de l'architecture du dispositif en intégrant une contre-électrode sous le canal de conduction. De cette manière, le canal de conduction est localisé entre l'électrode de grille et la contre-électrode. Cependant, l'utilisation d'un transistor avec une électrode supplémentaire n'est pas une voie considérée comme intéressante car il est nécessaire de maîtriser la réalisation d'une électrode supplémentaire ce qui se traduit par un procédé de réalisation plus complexe et surtout un dispositif plus volumineux. One avenue of improvement has been to reduce the parasitic effects related to size reduction. This improvement was obtained with a modification of the device architecture by integrating a counter-electrode under the conduction channel. In this way, the conduction channel is located between the gate electrode and the counter-electrode. However, the use of a transistor with an additional electrode is not a route considered to be interesting because it is necessary to control the production of an additional electrode which results in a more complex method of production and, above all, a device more bulky.
Objet de l'invention On constate qu'il existe un besoin de prévoir un transistor à effet de champ muni d'une contre-électrode, qui reste facile à réaliser et qui occupe une place réduite. OBJECT OF THE INVENTION It is found that there is a need to provide a field effect transistor provided with a counter-electrode, which remains easy to produce and which occupies a small space.
25 Le dispositif selon l'invention est caractérisé en ce que le contact de contre-électrode sépare partiellement la première zone de source/drain du motif d'isolation. The device according to the invention is characterized in that the counter-electrode contact partially separates the first source / drain zone from the isolation pattern.
On constate encore qu'il existe un besoin de prévoir un procédé de 30 réalisation de ce dispositif de manière fiable et industrielle.20 Le procédé selon l'invention est caractérisé en ce qu'il comprend les étapes suivantes structurer la couche en matériau semi-conducteur et la couche en matériau isolant pour former une saillie sur un substrat de support, former un motif d'isolation de sorte à entourer la couche en matériau semi-conducteur, former un trou de contact à travers une partie de la couche en matériau semi-conducteur et de la couche en matériau isolant pour découvrir une partie d'une contre-électrode formée dans le substrat de support, former le contact de contre-électrode. It is also found that there is a need to provide a method for producing this device reliably and industrially. The method according to the invention is characterized in that it comprises the following steps: structuring the layer of semiconducting material conductor and the layer of insulating material to form a projection on a support substrate, forming an insulation pattern so as to surround the layer of semiconductor material, forming a contact hole through a portion of the layer of semi-material -conductor and the layer of insulating material to discover a portion of a counter electrode formed in the support substrate, forming the counter electrode contact.
Description sommaire des dessins Brief description of the drawings
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels : les figures 1 à 9 représentent, de manière schématique, en coupe ou en vue de dessus, différentes étapes de réalisation d'un transistor, la figure 10 représente, de manière schématique, en coupe, une zone active et un transistor. Other advantages and features will emerge more clearly from the following description of particular embodiments of the invention given as non-limiting examples and shown in the accompanying drawings, in which: FIGS. schematic, in section or in plan view, different steps of making a transistor, Figure 10 shows, schematically, in section, an active area and a transistor.
Description d'un mode préférentiel de l'invention Comme cela est illustré à la figure 1 dans une vue en coupe, un substrat 1 initial est un substrat de type semi-conducteur sur isolant comprenant successivement une couche 2 en matériau semi-conducteur, une couche 3 en matériau électriquement isolant et un substrat de support 4. 30 Comme cela est illustré aux figures 2 et 3, la couche 2 en matériau semi-conducteur et la couche 3 en matériau électriquement isolant sont structurées afin de former une zone active 5 en matériau semi-conducteur. La zone active 5 est séparée du substrat de support 4 par la couche 3 en matériau électriquement isolant. La figure 2 est une vue en coupe selon l'axe AA' représenté à la figure 3. DESCRIPTION OF A PREFERRED EMBODIMENT OF THE INVENTION As illustrated in FIG. 1 in a sectional view, an initial substrate 1 is a semiconductor-on-insulator substrate successively comprising a layer 2 made of a semiconductor material, a layer 3 of electrically insulating material and a support substrate 4. As illustrated in FIGS. 2 and 3, the layer 2 made of semiconductor material and the layer 3 made of electrically insulating material are structured so as to form an active zone 5 semiconductor material. The active zone 5 is separated from the support substrate 4 by the layer 3 of electrically insulating material. FIG. 2 is a sectional view along the axis AA 'represented in FIG. 3.
De cette manière, la couche 2 en matériau semi-conducteur et la couche 3 en matériau électriquement isolant présentent après structuration des dessins semblables. Les dessins peuvent être identiques dans leurs dimensions mais ils peuvent également présenter des différences. In this way, the layer 2 of semiconductor material and the layer 3 of electrically insulating material have after structure similar drawings. The drawings may be identical in their dimensions but they may also have differences.
Une fois la structuration réalisée, la zone active 5 et la partie restante de la couche 3 en matériau électriquement isolant font une saillie à la surface du substrat de support 4. Le substrat de support 4 comporte une contre-électrode 6, c'est-à-dire une zone faiblement résistive, telle qu'une zone dopée ou une zone en matériau métallique. La contre-électrode 6 peut être réalisée par différente technique, comme l'implantation de dopant dans le substrat de support à travers les couches isolante 3 et semi-conductrice 2. Once the structuring has been performed, the active zone 5 and the remaining part of the layer 3 made of electrically insulating material protrude from the surface of the support substrate 4. The support substrate 4 comprises a counter electrode 6, that is, that is, a weakly resistive zone, such as a doped zone or a zone of metallic material. The counter-electrode 6 can be made by different techniques, such as dopant implantation in the support substrate through the insulating and semi-conductive layers 2.
La contre-électrode 6 peut également être réalisée par une gravure du substrat de support et son remplacement par un matériau adapté. La surface de la contre-électrode 6 se superpose avec au moins une partie de la surface de la zone active 5. De préférence, la contre-électrode 6 fait face au canal de conduction pour modifier l'effet électrostatique de l'électrode de grille 8. Afin de faciliter la réalisation pratique, la contre-électrode 6 occupe une surface au moins équivalente à celle de la zone active 5. The counter-electrode 6 can also be made by etching the support substrate and replacing it with a suitable material. The surface of the counterelectrode 6 is superimposed with at least a portion of the surface of the active zone 5. Preferably, the counter-electrode 6 faces the conduction channel to modify the electrostatic effect of the gate electrode 8. In order to facilitate the practical realization, the counter-electrode 6 occupies a surface at least equivalent to that of the active zone 5.
Comme illustré à la figure 4 dans la vue en coupe selon l'axe AA', un motif d'isolation 7 est ensuite formé qui entoure la zone active 5 et la couche 3 en matériau électriquement isolant. Le motif d'isolation 7 est formé de manière conventionnelle, par exemple par dépôt d'un matériau isolant électriquement qui est ensuite aplani et mis à épaisseur pour former une surface commune avec la surface supérieure de la zone active 5. A ce stade, le motif d'isolation 7 entoure la zone active 5 et recouvre l'intégralité des parois latérales de la zone active 5. La zone active 5 et le motif d'isolation 7 ont alors des formes complémentaires. As illustrated in Figure 4 in the sectional view along the axis AA ', an insulation pattern 7 is then formed which surrounds the active zone 5 and the layer 3 of electrically insulating material. The insulation pattern 7 is conventionally formed, for example by depositing an electrically insulating material which is then flattened and set to a thickness to form a common surface with the upper surface of the active zone 5. At this point, the insulation pattern 7 surrounds the active area 5 and covers the entire sidewalls of the active area 5. The active area 5 and the insulation pattern 7 then have complementary shapes.
Si la structuration de la zone active 5 et de la couche 3 en matériau électriquement isolant associée s'arrête à la surface du substrat de support 4, le motif d'isolation 7 est formé dans un plan différent du substrat de 10 support 4, c'est-à-dire au-dessus du substrat de support 4. La contre-électrode 6 peut alors être isolée électriquement du reste du substrat 4 par toute technique adaptée, par exemple par la formation d'une diode qui empêche le courant de s'échapper de la contre-électrode 6. If the structuring of the active zone 5 and the layer 3 of associated electrically insulating material stops at the surface of the support substrate 4, the insulation pattern 7 is formed in a plane different from the support substrate 4, c above the support substrate 4. The counter-electrode 6 can then be electrically isolated from the remainder of the substrate 4 by any suitable technique, for example by forming a diode which prevents the current from being reduced. escape from the counter electrode 6.
15 Dans une variante de réalisation, la structuration de la zone active 5 peut s'enfoncer partiellement dans le substrat de support 4. Dans ce cas de figure, le motif d'isolation 7 est formé partiellement dans le même plan que la contre-électrode 6. De cette manière, le motif d'isolation 7 réalise au moins partiellement l'isolation électrique de la contre-électrode 6. 20 Tous ces modes de réalisation permettent d'isoler le substrat de support 4 et la contre-électrode 6 entre eux et vis-à-vis des autres éléments de manière bidimensionnelle. L'isolation dans la troisième dimension (selon l'épaisseur du substrat) est obtenue par la couche en matériau électriquement isolant. 25 Dans un mode de réalisation privilégié, la structuration du substrat de support 4 est réalisée sur une épaisseur supérieure à celle de la contre-électrode 6 de sorte à complètement isoler électriquement les parois latérales de la contre-électrode 6. Le motif d'isolation 7 s'enfonce dans le 30 substrat de support 4 sur une épaisseur supérieure à celle de la contre-électrode 6. In an alternative embodiment, the structuring of the active zone 5 may partially penetrate into the support substrate 4. In this case, the insulation pattern 7 is partially formed in the same plane as the counter-electrode. 6. In this way, the insulation pattern 7 at least partially provides the electrical insulation of the counter-electrode 6. All these embodiments make it possible to isolate the support substrate 4 and the counter electrode 6 from each other. and vis-à-vis the other elements in a two-dimensional way. The insulation in the third dimension (depending on the thickness of the substrate) is obtained by the layer of electrically insulating material. In a preferred embodiment, the structuring of the support substrate 4 is made to a thickness greater than that of the counterelectrode 6 so as to completely electrically isolate the sidewalls of the counter-electrode 6. The insulation pattern 7 sinks into the support substrate 4 to a thickness greater than that of the counter-electrode 6.
Ensuite, comme cela est illustré aux figures 5 et 6, une électrode de grille 8 est formée à la surface de la zone active 5. Cette électrode de grille 8 est séparée de la zone active 5 par un matériau isolant de grille (non représenté) et elle s'étend en partie sur le motif d'isolation 7. L'électrode de grille 8 divise la zone active 5 en trois parties, la première zone 5a de source/drain, la seconde zone 5b de source/drain et le canal de conduction disposé entre les deux zones 5a et 5b. La figure 5 est une vue en coupe selon l'axe AA' représenté à la figure 6. Then, as illustrated in FIGS. 5 and 6, a gate electrode 8 is formed on the surface of the active zone 5. This gate electrode 8 is separated from the active zone 5 by an insulating gate material (not shown) and it extends in part on the isolation pattern 7. The gate electrode 8 divides the active zone 5 into three parts, the first source / drain zone 5a, the second source / drain zone 5b and the channel conduction located between the two zones 5a and 5b. Figure 5 is a sectional view along the axis AA 'shown in Figure 6.
Les première 5a et seconde 5b zones de source/drain sont disposées respectivement de part et d'autre de l'électrode de grille 8. L'électrode de grille 8 est formée de manière conventionnelle. The first 5a and second 5b source / drain zones are respectively disposed on either side of the gate electrode 8. The gate electrode 8 is formed in a conventional manner.
Comme cela est illustré aux figures 7 et 8, une partie de la contre-électrode 6 est découverte à travers la zone active 5 et la couche 3 en matériau électriquement isolant. Cette opération est réalisée au moyen de la formation d'un trou 9 de contact qui délimite un contact 10 de contre-électrode représenté en figure 9. Ainsi, une partie de la contre-électrode 6 est libérée sans toucher à l'intégrité du motif d'isolation 7 ce qui permet de conserver un dispositif compact et une parfaite isolation électrique entre les dispositifs. Par ailleurs, cela évite d'accroître la surface du dispositif en utilisant un contact supplémentaire hors de la zone active 5. La figure 7 est une vue en coupe selon l'axe AA' représenté à la figure 8. As illustrated in FIGS. 7 and 8, a part of the counter electrode 6 is discovered through the active zone 5 and the layer 3 made of electrically insulating material. This operation is performed by means of the formation of a contact hole 9 which delimits a counter-electrode contact 10 shown in FIG. 9. Thus, a part of the counter-electrode 6 is released without affecting the integrity of the pattern. insulation 7 which keeps a compact device and perfect electrical insulation between the devices. Furthermore, this avoids increasing the surface of the device by using an additional contact outside the active zone 5. FIG. 7 is a sectional view along the axis AA 'represented in FIG. 8.
De cette manière, les parois latérales du trou 9 de contact sont formées au moins partiellement par la zone active 5, la couche 3 et le motif d'isolation 7. La structuration du trou 9 de contact peut être prolongée dans le substrat de support 4 ce qui permet d'augmenter la surface de contact et ainsi de réduire la résistance série si le matériau de contact a une résistivité inférieure à celle de la contre-électrode 6. Le trou 9 de contact est formé au niveau de la première zone 5a de source/drain. Le trou 9 de contact est réalisé par toute technique adaptée, par exemple par une technique anisotrope ce qui permet de maîtriser l'espace du futur contact 10 de contre-électrode. In this way, the side walls of the contact hole 9 are formed at least partially by the active zone 5, the layer 3 and the insulation pattern 7. The structuring of the contact hole 9 can be extended in the support substrate 4 which makes it possible to increase the contact surface and thus to reduce the series resistance if the contact material has a lower resistivity than that of the counter-electrode 6. The contact hole 9 is formed at the level of the first zone 5a of source / drain. The hole 9 of contact is made by any suitable technique, for example by an anisotropic technique which allows to control the space of the future contact 10 against electrode.
Comme cela est illustré à la figure 9 dans la vue en coupe selon l'axe AA', une fois le trou 9 de contact formé, un matériau d'isolation 11, typiquement un matériau électriquement isolant, tel que par exemple un oxyde silicium ou un nitrure de silicium, est formé sur les parois latérales du trou 9 de contact. Le matériau d'isolation est localisé par toute technique adaptée, par exemple de manière analogue à celle utilisée pour former les espaceurs latéraux. Ce matériau d'isolation 11 empêche tout contact électrique entre les parois latérales de la première zone 5a de source/drain et le futur contact 10 de contre-électrode. Ce mode de réalisation est particulièrement intéressant si un contact électrique compact est recherché entre l'électrode de grille 8 et la contre-électrode 6. Ce contact est alors réalisé dans les niveaux d'interconnexion électrique à côté des contacts de source et de drain. As is illustrated in FIG. 9 in the sectional view along the axis AA ', once the contact hole 9 has formed, an insulating material 11, typically an electrically insulating material, such as for example a silicon oxide or a silicon nitride is formed on the side walls of the contact hole 9. The insulation material is located by any suitable technique, for example in a manner analogous to that used to form the lateral spacers. This insulation material 11 prevents any electrical contact between the side walls of the first source / drain zone 5a and the future counter-electrode contact. This embodiment is particularly advantageous if a compact electrical contact is sought between the gate electrode 8 and the counter-electrode 6. This contact is then made in the electrical interconnection levels next to the source and drain contacts.
Dans ce mode de réalisation particulier, il est également possible de réaliser la connexion électrique entre la contre-électrode 6 et l'électrode de source ou de drain matérialisée par la première zone 5a. De cette manière, au moyen d'une zone active 5 de dimension réduite, il est possible de choisir dans les niveaux d'interconnexion quelles sont les électrodes qui sont connectées entre elles. Afin de favoriser une connexion aisée de l'électrode de grille avec la contre-électrode ou de l'électrode de source/drain avec la contre-électrode, le contact 10 est adjacent à la première zone 5a et à proximité immédiate de l'électrode de grille (figure 8). Cependant, d'autres organisations sont envisageables. In this particular embodiment, it is also possible to make the electrical connection between the counter-electrode 6 and the source or drain electrode materialized by the first zone 5a. In this way, by means of an active area 5 of reduced size, it is possible to choose in the interconnection levels which electrodes are connected to each other. In order to facilitate easy connection of the gate electrode with the counter-electrode or the source / drain electrode with the counter electrode, the contact 10 is adjacent to the first zone 5a and in the immediate vicinity of the electrode. grid (Figure 8). However, other organizations are possible.
Si le matériau d'isolation 11 recouvre également la surface de la contre-30 électrode dans le trou 9, une gravure de type anisotrope est réalisée de manière à découvrir la surface de la contre-électrode 6 tout en laissant des espaceurs isolants sur les parois latérales du trou 9 de contact. Il est également possible de réaliser une gravure isotrope, si l'épaisseur du matériau 11 dans le fond du trou 9 est plus faible que sur les bords. If the insulating material 11 also covers the surface of the counter-electrode in the hole 9, an anisotropic type etching is performed so as to discover the surface of the counter-electrode 6 while leaving insulating spacers on the walls. side of the contact hole 9. It is also possible to perform an isotropic etching if the thickness of the material 11 in the bottom of the hole 9 is smaller than on the edges.
Dans une variante de réalisation (non représentée), le matériau d'isolation 11 n'est pas utilisé, il y a alors contact électrique entre la première zone 5a source/drain et le contact 10 de contre-électrode au niveau de leurs parois latérales communes. Ceci implique que le potentiel de la contre électrode est lié (voire identique) au potentiel de la première zone 5a de source/drain. i0 Un matériau de contact électriquement conducteur, par exemple un métal ou un matériau semi-conducteur est déposé pour remplir le volume vide correspondant au trou 9 de contact. Ainsi, le contact 10 de contre-électrode autorise la connexion électrique de la contre-électrode 6 depuis la surface du 15 substrat 1. In an alternative embodiment (not shown), the insulation material 11 is not used, there is then electrical contact between the first source / drain zone 5a and the counter-electrode contact 10 at their side walls. municipalities. This implies that the potential of the counter electrode is related (or even identical) to the potential of the first source / drain zone 5a. An electrically conductive contact material, for example a metal or a semiconductor material is deposited to fill the empty volume corresponding to the contact hole 9. Thus, the counter-electrode contact 10 allows the electrical connection of the counterelectrode 6 from the surface of the substrate 1.
Selon les modes de réalisation envisageables, l'électrode de grille 8 peut être formée avant ou après la formation du contact de contre-électrode. Dans un mode de réalisation préférentiel, l'électrode de grille est formée avant le trou 20 de contact et le dépôt du matériau d'isolation 11 sert également à former les espaceurs latéraux de l'électrode de grille. According to the conceivable embodiments, the gate electrode 8 may be formed before or after the formation of the counter-electrode contact. In a preferred embodiment, the gate electrode is formed before the contact hole and the deposition of the insulating material 11 also serves to form the lateral spacers of the gate electrode.
Si le matériau de contact est un matériau semi-conducteur à base de silicium, il est avantageux de réaliser une étape de siliciuration du contact 10 25 afin de le transformer en un matériau ayant un comportement métallique. Dans un mode de réalisation préférentiel, la siliciuration du contact permet également de siliciurer la partie supérieure de la zone active 5 et/ou de l'électrode de grille 8. Cette siliciuration superficielle permet de diminuer la résistance d'accès des électrodes du dispositif à effet de champ. 30 Dans la mesure où la zone active 5 du dispositif à effet de champ est entourée par le motif d'isolation 7 et que ces deux éléments ont des formes complémentaires, la déformation de l'un de ces deux éléments se traduit par la déformation de l'autre élément ou par l'introduction d'un jeu de contraintes dans au moins une partie du dispositif. If the contact material is a silicon-based semiconductor material, it is advantageous to perform a contact silicidation step 10 to turn it into a material having a metallic behavior. In a preferred embodiment, the siliciding of the contact also makes it possible to silicide the upper part of the active zone 5 and / or of the gate electrode 8. This surface silicide makes it possible to reduce the access resistance of the electrodes of the device to field effect. Since the active zone 5 of the field effect device is surrounded by the isolation pattern 7 and these two elements have complementary shapes, the deformation of one of these two elements results in the deformation of the other element or by introducing a set of constraints in at least a part of the device.
Lors de la structuration du trou 9 de contact, il y a introduction d'un volume vide entre le motif d'isolation 7 et la zone active 5. L'introduction du matériau de contact permet d'introduire dans une partie de la zone active 5, ici dans la première zone 5a de source/drain, un champ de contraintes différent de celui présent dans le reste de la zone active 5. De cette manière, il est possible de manière simple de modifier les caractéristiques électriques du dispositif en introduisant un contact supplémentaire qui est adjacent avec la zone active 5. Selon la forme du contact de contre-électrode et sa position dans la zone active, il est possible d'obtenir une contrainte unidirectionnelle et/ou une contrainte non uniforme dans la zone de source/drain associée. During the structuring of the contact hole 9, an empty volume is introduced between the insulation pattern 7 and the active zone 5. The introduction of the contact material makes it possible to introduce into a part of the active zone 5, here in the first source / drain zone 5a, a stress field different from that present in the remainder of the active zone 5. In this way, it is possible in a simple way to modify the electrical characteristics of the device by introducing a additional contact which is adjacent to the active zone 5. Depending on the shape of the counter-electrode contact and its position in the active zone, it is possible to obtain a unidirectional stress and / or a non-uniform stress in the source zone / associated drain.
L'introduction d'un contact 10 de contre-électrode entre la zone active 5 et le motif d'isolation 7 a pour effet de modifier le jeu de contrainte entre les deux zones de source/drain (5a, 5b) du dispositif. Cette modification peut être accrue par l'utilisation d'un matériau isolant entre le contact 10 de contre-électrode et la zone active 5. Le champ de contrainte peut être modifié dans un sens ou dans l'autre selon que l'on utilise des matériaux déposés volontairement compressifs ou en traction. The introduction of a counter-electrode contact 10 between the active zone 5 and the isolation pattern 7 has the effect of modifying the set of stresses between the two source / drain zones (5a, 5b) of the device. This modification can be increased by the use of an insulating material between the counter-electrode contact and the active zone 5. The stress field can be modified in one direction or the other depending on whether voluntarily deposited compressive or tensile materials.
Un dispositif présentant des contraintes différentes entre les deux zones de source/drain peut ainsi être obtenue. A device having different constraints between the two source / drain zones can thus be obtained.
Dans un mode de réalisation particulier, deux contacts de contre-électrode 30 sont formés. Chaque contact relie électriquement une contre-électrode particulière. Les deux électrodes sont disposées dans des plans distincts. In a particular embodiment, two counter-electrode contacts 30 are formed. Each contact electrically connects a particular counter electrode. The two electrodes are arranged in separate planes.
Les deux contacts sont séparés par l'électrode de grille. Les formes des deux électrodes peuvent permettre d'obtenir des jeux de contraintes identiques ou différents dans la zone de source par rapport à la zone de drain. The two contacts are separated by the gate electrode. The shapes of the two electrodes may make it possible to obtain identical or different sets of stresses in the source zone with respect to the drain zone.
Dans un mode de réalisation privilégié, la partie de la zone active 5 qui est éliminée lors de la structuration du trou de contact est une partie en saillie du reste du dessin de la zone active 5. In a preferred embodiment, the part of the active zone 5 which is eliminated during the structuring of the contact hole is a part protruding from the rest of the drawing of the active zone 5.
Les modes de réalisation décrits ci-dessus sont particulièrement intéressant dans le cas d'une co-intégration d'un transistor muni une contre-électrode 6 avec un transistor formé sur un substrat de type semi-conducteur sur isolant. En effet, les modes de réalisation ci-dessus sont intégrables avec des couches en matériau électriquement isolant mince et ultra-mince, de l'ordre de quelques nanomètres d'épaisseur car la contre-électrode est formée dans le substrat de support. The embodiments described above are particularly advantageous in the case of co-integration of a transistor provided with a counter-electrode 6 with a transistor formed on a semiconductor-on-insulator substrate. Indeed, the above embodiments are integrable with layers of thin and ultra-thin electrically insulating material, of the order of a few nanometers thick because the counter-electrode is formed in the support substrate.
Dans un mode de réalisation illustré à la figure 10, le dessin de la zone active et/ou le dessin du masque de gravure visant à former le trou de contact 9 autorise la formation d'autres trous entre la zone active et le motif d'isolation. In an embodiment illustrated in FIG. 10, the drawing of the active zone and / or the drawing of the etching mask aimed at forming the contact hole 9 authorizes the formation of other holes between the active zone and the pattern of insulation.
Ces trous additionnels sont remplis par le matériau d'isolation 11 ou par le matériau d'isolation et le matériau électriquement conducteur 10. Les trous sont remplis lors de la formation du contact de contre-électrode. These additional holes are filled by the insulation material 11 or by the insulating material and the electrically conductive material 10. The holes are filled during the formation of the counter-electrode contact.
La forme de trous, leurs dimensions et le pas de répétition permet de définir un jeu de contraintes dans une partie de la zone active. The shape of holes, their dimensions and the step of repetition makes it possible to define a set of constraints in a part of the active zone.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1003154A FR2956245A1 (en) | 2010-07-27 | 2010-07-27 | Field effect device i.e. FET, has contra-electrode separated from active area by electrically insulating layer, and isolation pattern surrounding active area, where contact of contra-electrode separates source/drain zone from pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1003154A FR2956245A1 (en) | 2010-07-27 | 2010-07-27 | Field effect device i.e. FET, has contra-electrode separated from active area by electrically insulating layer, and isolation pattern surrounding active area, where contact of contra-electrode separates source/drain zone from pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2956245A1 true FR2956245A1 (en) | 2011-08-12 |
Family
ID=43127237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1003154A Pending FR2956245A1 (en) | 2010-07-27 | 2010-07-27 | Field effect device i.e. FET, has contra-electrode separated from active area by electrically insulating layer, and isolation pattern surrounding active area, where contact of contra-electrode separates source/drain zone from pattern |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2956245A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6451633B1 (en) * | 1998-11-20 | 2002-09-17 | Seiko Instruments Inc. | Method for manufacturing semiconductor integrated circuit |
| US6498057B1 (en) * | 2002-03-07 | 2002-12-24 | International Business Machines Corporation | Method for implementing SOI transistor source connections using buried dual rail distribution |
| US20070018246A1 (en) * | 2005-07-22 | 2007-01-25 | Seiko Epson Corporation | Semiconductor device and semiconductor device manufacturing method |
| US20070026584A1 (en) * | 2005-07-29 | 2007-02-01 | Texas Instruments Inc. | Dielectric isolated body biasing of silicon on insulator |
| US20070105320A1 (en) * | 2005-08-31 | 2007-05-10 | Xiao ("Charles") Yang | Method and Structure of Multi-Surface Transistor Device |
-
2010
- 2010-07-27 FR FR1003154A patent/FR2956245A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6451633B1 (en) * | 1998-11-20 | 2002-09-17 | Seiko Instruments Inc. | Method for manufacturing semiconductor integrated circuit |
| US6498057B1 (en) * | 2002-03-07 | 2002-12-24 | International Business Machines Corporation | Method for implementing SOI transistor source connections using buried dual rail distribution |
| US20070018246A1 (en) * | 2005-07-22 | 2007-01-25 | Seiko Epson Corporation | Semiconductor device and semiconductor device manufacturing method |
| US20070026584A1 (en) * | 2005-07-29 | 2007-02-01 | Texas Instruments Inc. | Dielectric isolated body biasing of silicon on insulator |
| US20070105320A1 (en) * | 2005-08-31 | 2007-05-10 | Xiao ("Charles") Yang | Method and Structure of Multi-Surface Transistor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3086456A1 (en) | METHOD FOR PRODUCING SUPERIMPOSED TRANSISTORS | |
| EP3502047A1 (en) | Nanowire field effect transistor with reduced contact resistance | |
| EP2323160A1 (en) | Method for manufacturing field-effect transistors with a counter electrode and semi-conductor device | |
| FR3016237A1 (en) | SEMICONDUCTOR NANOWELL DEVICE PARTIALLY SURROUNDED BY A GRID | |
| FR3019378A1 (en) | ISOLATION STRUCTURE BETWEEN PHOTODIODS | |
| FR3090998A1 (en) | N AND P SUPERIMPOSED TRANSISTOR ARCHITECTURE WITH NANOWIRE-FORMED CHANNEL STRUCTURE | |
| EP2562802B1 (en) | Method for producing a three-dimensional integrated circuit | |
| FR3046290B1 (en) | METHOD FOR PRODUCING SPACERS WITH LOW PERMITTIVITY | |
| EP3503175A1 (en) | Method for producing a semiconductor substrate comprising at least one portion of semiconductor subjected to compressive strain | |
| EP2667416A1 (en) | Nanowire transistor, method for manufacturing the transistor and semiconductor component integrating the transistor | |
| EP2120258B1 (en) | Method for manufacturing a transistor with metal source and drain | |
| FR3089343A1 (en) | PROCESS FOR PRODUCING A FET TRANSISTOR | |
| FR3020500A1 (en) | PROCESS FOR PRODUCING AN IMPROVED FIELD EFFECT TRANSISTOR | |
| FR3040538A1 (en) | TRANSISTOR MOS AND METHOD FOR MANUFACTURING THE SAME | |
| EP3079178B1 (en) | Method for manufacturing an integrated circuit co-integrating a fet transistor and an oxram memory point | |
| FR2970120A1 (en) | VIA INSULATED CROSSING | |
| FR2956245A1 (en) | Field effect device i.e. FET, has contra-electrode separated from active area by electrically insulating layer, and isolation pattern surrounding active area, where contact of contra-electrode separates source/drain zone from pattern | |
| FR3073667A1 (en) | 3D CIRCUIT WITH TRANSISTORS WITHOUT JUNCTION N AND P | |
| FR2885733A1 (en) | Transistor e.g. metal oxide semiconductor-gate all around transistor, structure for e.g. permanent random access memory cell, has electric insulation layers between semiconductor unit and gate portions located on respective parts of unit | |
| FR2976401A1 (en) | ELECTRONIC COMPONENT COMPRISING A MOSFET TRANSISTOR ASSEMBLY AND METHOD FOR MANUFACTURING | |
| EP2369618A1 (en) | SRAM memory cell with four transistors provided with a counter-electrode | |
| FR3114686A1 (en) | Triple-gate MOS transistor and method of manufacturing such a transistor | |
| FR3055469A1 (en) | FIELD-FIELD EFFECT TRANSISTOR SURROUNDING | |
| FR3030881A1 (en) | METHOD FOR MAKING AN INTEGRATED CIRCUIT IN THREE DIMENSIONS | |
| FR3073977A1 (en) | 3D CIRCUIT TRANSISTORS WITH RETURNED GRID |