FR2943199A1

FR2943199A1 - IMAGE SENSOR SIGNAL READING METHOD AND IMAGE SENSOR.

Info

Publication number: FR2943199A1
Application number: FR0901183A
Authority: FR
Inventors: Nicolas Lebouleux; Thierry Ligozat
Original assignee: e2v Semiconductors SAS
Current assignee: Teledyne e2v Semiconductors SAS
Priority date: 2009-03-13
Filing date: 2009-03-13
Publication date: 2010-09-17
Anticipated expiration: 2029-03-13
Also published as: US20100231772A1; FR2943199B1; CA2696500A1; US8115842B2; CA2696500C

Abstract

L'invention concerne les capteurs d'image matriciels à pixels actifs de technologie MOS, comprenant une matrice de pixels agencée en lignes et colonnes. Pour lire le signal issu d'un pixel, on échantillonne dans deux capacités (C1, C2) le potentiel de réinitialisation (VRO) présent sur un conducteur de colonne. La capacité C1 est reliée à une entrée (E1) d'un comparateur ; l'autre entrée (E2) reçoit, à travers la capacité C2, une rampe linéaire de tension variant dans un premier sens pendant une première durée, puis une rampe linéaire de tension dans le sens inverse ; on compte une valeur numérique (N) de temps entre le début de cette deuxième rampe et le basculement du comparateur ; on échantillonne à nouveau, mais dans la capacité C1 seulement, le potentiel utile (VR) présent sur le conducteur de colonne et représentant l'éclairement du pixel ; on applique à l'entrée E2, à travers la capacité C2, deux rampes identiques aux précédentes ; on compte une valeur numérique N' de temps entre le début de la deuxième rampe inverse et le basculement du comparateur, la différence entre les deux comptages N et N' représentant une mesure de l'éclairement du pixel.The invention relates to active pixel matrix image sensors of MOS technology, comprising a matrix of pixels arranged in rows and columns. To read the signal from a pixel, the resetting potential (VRO) present on a column conductor is sampled in two capacities (C1, C2). The capacitor C1 is connected to an input (E1) of a comparator; the other input (E2) receives, through capacitance C2, a linear ramp of voltage varying in a first direction during a first duration, then a linear ramp of voltage in the opposite direction; there is a numerical value (N) of time between the beginning of this second ramp and the switching of the comparator; sampling again, but in the capacitance C1 only, the useful potential (VR) present on the column conductor and representing the illumination of the pixel; at the input E2, through the capacitor C2, two ramps identical to the preceding ones are applied; there is a numerical value N 'of time between the beginning of the second inverse ramp and the switchover of the comparator, the difference between the two counts N and N' representing a measurement of the illumination of the pixel.

Description

PROCEDE DE LECTURE DE SIGNAL DE CAPTEUR D'IMAGE ET CAPTEUR D'IMAGE L'invention concerne les capteurs d'image matriciels à pixels actifs de technologie MOS, comprenant une matrice de pixels agencée en lignes et colonnes. Les pixels d'une même colonne sont reliés à un conducteur de colonne commun lui-même relié à un circuit de lecture respectif correspondant à cette colonne. L'adressage des pixels est fait par un conducteur de ligne et, lors de la lecture d'un pixel adressé, un potentiel représentant les charges électriques engendrées par l'éclairement du pixel est appliqué au conducteur de colonne et transmis au circuit de lecture. The invention relates to active pixel matrix image sensors of MOS technology, comprising a matrix of pixels arranged in rows and columns. The pixels of the same column are connected to a common column conductor itself connected to a respective reading circuit corresponding to this column. The addressing of the pixels is done by a line driver and, when reading an addressed pixel, a potential representing the electrical charges generated by the illumination of the pixel is applied to the column conductor and transmitted to the read circuit.

Le plus souvent, la lecture est faite par double échantillonnage, c'est-à-dire qu'on échantillonne deux valeurs successives du potentiel du conducteur de colonne et on mesure la différence des valeurs ; l'une des valeurs correspond au potentiel pris par le conducteur lors de la réinitialisation du pixel après une phase d'intégration de charges ; l'autre correspond au potentiel pris du fait des charges produites par l'éclairement du pixel. L'échantillonnage du potentiel de colonne est fait dans une capacité d'échantillonnage (ou deux). Une des manières de réaliser le circuit de lecture consiste à utiliser un convertisseur analogique-numérique de type convertisseur à rampe pour produire directement une sortie de signal numérique. Le principe général d'un convertisseur analogique-numérique à rampe est le suivant : pour convertir un niveau de potentiel présent sur un conducteur de colonne, on relie ce conducteur à une première entrée d'un comparateur, et on applique une rampe de tension linéaire de pente connue sur une deuxième entrée du comparateur. La rampe de tension démarre, à un instant 0, d'un niveau de tension de référence déterminé ; un compteur comptant à une fréquence fixe est déclenché au même instant 0. Lorsque le niveau de tension de la deuxième entrée du comparateur atteint le niveau de tension imposé sur la première entrée, le comparateur bascule ; le basculement du comparateur déclenche le stockage en mémoire du contenu du compteur à l'instant du basculement ; ce contenu numérique représente donc le temps mis par la rampe de pente connue à passer d'un niveau de référence au niveau présent sur le conducteur de colonne. Il représente donc une valeur numérique du potentiel présent sur ce conducteur. Pour une conversion de précision, par exemple sur 14 bits, il faut une durée de rampe importante (donc une faible cadence de sortie des images), ou bien un comptage à fréquence très rapide ; mais alors, le temps de basculement du comparateur peut introduire une erreur sur le résultat du comptage. Dans une matrice qui comprend autant de comparateurs que de colonnes de pixels, on risque d'avoir des temps de basculement non identiques d'un comparateur à l'autre. Cette dispersion de retards crée un motif de bruit fixe ("Fixed Pattern Noise" FPN) dans l'image détectée, car l'erreur de comptage systématique est différente pour chaque colonne. Par exemple, la période du compteur, qui correspond à un bit de poids le plus faible dans la conversion, est d'environ 3ns (fréquence 300 MHz) ; le temps de basculement peut être d'environ 300 nanosecondes avec une dispersion de 2% entre les différents comparateurs, soit 2LSB. Le bruit fixe qui en résulte est visible dans l'image reproduite. On pourrait éliminer ce bruit en utilisant un convertisseur unique pour toute la matrice, mais il devrait travailler extrêmement rapidement et serait d'autant plus sensible à des bruits temporels ; de plus il faudrait lui adjoindre un multiplexeur sophistiqué qui introduirait lui-même d'autres sources de bruit fixe. On préfère donc utiliser un convertisseur par colonne. L'invention cherche à proposer une solution pour éviter cet inconvénient tout en permettant une lecture des potentiels du conducteur de colonne par double échantillonnage dans des capacités d'échantillonnage reliées au conducteur de colonne. La solution selon l'invention repose sur l'utilisation d'un générateur à rampe produisant deux courtes rampes de durées identiques et de pentes identiques variant dans un premier sens et deux rampes de pentes identiques dans un deuxième sens, et un double comptage d'impulsions lors des rampes du deuxième sens. On notera qu'on a déjà proposé de faire un comptage double utilisant deux rampes linéaires, dans un contexte où il n'y a pas d'échantillonnage du potentiel de colonne sur une capacité d'échantillonnage, ce double comptage étant conçu seulement pour éliminer l'influence des fluctuations de la tension de réinitialisation du conducteur de colonne. Pans cette proposition, on fait partir la rampe du deuxième sens d'un potentiel fixe ; le comparateur a une entrée reliée au conducteur de colonne et une deuxième entrée reliée à un générateur de rampe. Au moment de la réinitialisation du potentiel de colonne, on compte le temps pour que la rampe descende du potentiel fixe jusqu'au potentiel de réinitialisation ; puis, lorsque le potentiel de colonne prend une valeur utile liée à l'éclairement du pixel, on compte le temps nécessaire pour que la rampe descende du même potentiel fixe jusqu'au potentiel utile. Par soustraction des deux temps on détermine une valeur numérique de l'écart entre le potentiel lié à l'éclairement et le potentiel de réinitialisation. Mais ce dispositif n'est pas adapté à un circuit de lecture dans lequel on échantillonne les potentiels de colonne dans des capacités, et d'autre part il oblige à faire partir la rampe d'un potentiel fixe de départ suffisamment élevé pour ne pas risquer d'être dans une marge de fluctuation possible du potentiel de réinitialisation du conducteur de colonne (fluctuation due à la dispersion technologique, à la température, etc.). Selon l'invention on propose un procédé de mesure et de conversion en valeur numérique de l'éclairement des pixels photosensibles d'une matrice de pixels arrangés en lignes et en colonnes, tous les pixels d'une même colonne pouvant être reliés sélectivement à un même conducteur de colonne pour appliquer à ce conducteur de colonne successivement deux valeurs de potentiel dont l'une est une valeur de potentiel de réinitialisation et l'autre est une valeur de potentiel utile liée à l'éclairement d'un pixel, ce procédé utilisant pour chaque colonne un générateur de rampe de tension et un comparateur, et étant caractérisé en ce qu'il comporte les étapes suivantes : a) - on échantillonne dans une première et une deuxième capacités d'échantillonnage le potentiel de réinitialisation présent sur le conducteur de colonne, et on applique ce potentiel pendant les étapes b et c qui suivent à une première entrée du comparateur au moyen de la première capacité ; b) - on applique à une deuxième entrée du comparateur, à travers la deuxième capacité, une rampe linéaire de tension partant d'une valeur de 35 référence et variant dans un premier sens pendant une première durée ; c) - on applique à cette deuxième entrée du comparateur, toujours à travers la deuxième capacité d'échantillonnage, une rampe linéaire de tension dans le sens inverse ; on compte à fréquence fixe dans un compteur une valeur numérique de temps qui s'écoule entre le début de cette deuxième rampe et le basculement du comparateur ; et on ramène la tension de la rampe à sa valeur de référence ; d) - on échantillonne à nouveau, mais dans la première capacité d'échantillonnage seulement, la valeur de potentiel utile présente sur le conducteur de colonne et représentant l'éclairement du pixel, et on applique pendant les étapes e et f qui suivent ce potentiel à la première entrée du comparateur au moyen de la première capacité d'échantillonnage ; e) - on applique à la deuxième entrée du comparateur, à travers la deuxième capacité d'échantillonnage, une rampe linéaire de tension variant dans le premier sens, partant de la même valeur de référence, et identique en pente et en durée à celle de l'étape b ; f) - on applique à la deuxième entrée du comparateur, toujours à travers la deuxième capacité d'échantillonnage, une rampe linéaire de tension dans le sens inverse, identique en pente à celle de l'étape c ; on compte à la même fréquence dans le compteur une deuxième valeur numérique de temps qui s'écoule entre le début de cette deuxième rampe et le basculement du comparateur, la différence entre la deuxième et la première valeurs numériques représentant une mesure de l'éclairement du pixel. Most often, the reading is done by double sampling, that is to say that two successive values of the potential of the column conductor are sampled and the difference in values is measured; one of the values corresponds to the potential taken by the driver during the reinitialization of the pixel after a charge integration phase; the other corresponds to the potential taken because of the charges produced by the illumination of the pixel. The sampling of the column potential is done in a sampling capacity (or two). One of the ways to realize the read circuit is to use a ramp converter type analog-to-digital converter to directly produce a digital signal output. The general principle of a ramp analog-to-digital converter is as follows: to convert a potential level present on a column conductor, this conductor is connected to a first input of a comparator, and a linear voltage ramp is applied. of known slope on a second input of the comparator. The voltage ramp starts, at a time 0, a determined reference voltage level; a counter counting at a fixed frequency is triggered at the same time 0. When the voltage level of the second input of the comparator reaches the voltage level imposed on the first input, the comparator switches; the switchover of the comparator triggers the storage in memory of the content of the counter at the instant of the switchover; this digital content therefore represents the time taken by the known slope ramp to move from a reference level to the present level on the column conductor. It therefore represents a numerical value of the potential present on this conductor. For a precision conversion, for example on 14 bits, it takes a significant ramp time (thus a low rate of output of the images), or a very fast counting frequency; but then, the switchover time of the comparator may introduce an error on the counting result. In a matrix which comprises as many comparators as there are columns of pixels, it is possible to have non-identical switching times from one comparator to another. This delay dispersion creates a Fixed Noise Pattern (FPN) in the detected image because the systematic counting error is different for each column. For example, the counter period, which corresponds to a least significant bit in the conversion, is about 3ns (300 MHz frequency); the switching time may be around 300 nanoseconds with a 2% dispersion between the different comparators, ie 2LSB. The resulting fixed noise is visible in the reproduced image. This noise could be eliminated by using a single converter for the entire matrix, but it should work extremely fast and be more sensitive to temporal noises; moreover, it would be necessary to add a sophisticated multiplexer which would itself introduce other sources of fixed noise. It is therefore preferred to use a converter per column. The invention seeks to propose a solution to avoid this drawback while allowing a reading of the potentials of the column conductor by double sampling in sampling capacities connected to the column conductor. The solution according to the invention is based on the use of a ramp generator producing two short ramps of identical durations and identical slopes varying in a first direction and two ramps of identical slopes in a second direction, and a double count of pulses during ramps of the second direction. It will be noted that it has already been proposed to make a double count using two linear ramps, in a context where there is no sampling of the column potential on a sampling capacity, this double count being designed only to eliminate the influence of the fluctuations of the reset voltage of the column conductor. In this proposition, the ramp of the second direction is started from a fixed potential; the comparator has an input connected to the column conductor and a second input connected to a ramp generator. At the time of resetting the column potential, the time is counted for the ramp to drop from the fixed potential to the reset potential; then, when the column potential takes a useful value related to the illumination of the pixel, the time necessary for the ramp to descend from the same fixed potential to the useful potential is counted. By subtraction of the two times, a numerical value of the difference between the potential associated with the illumination and the reset potential is determined. But this device is not adapted to a reading circuit in which the column potentials are sampled in capacitors, and secondly it forces the ramp to leave a fixed starting potential high enough not to risk. to be within a possible fluctuation range of the column conductor reset potential (fluctuation due to technological dispersion, temperature, etc.). According to the invention there is provided a method for measuring and converting the illumination of the photosensitive pixels of an array of pixels arranged in rows and columns into a digital value, all the pixels of the same column being selectively connectable to a pixel. same column conductor for successively applying two potential values to this column conductor, one of which is a reset potential value and the other of which is a useful potential value related to the illumination of a pixel, this method using for each column a voltage ramp generator and a comparator, and being characterized in that it comprises the following steps: a) - the resetting potential present on the driver of the first and second sampling capacitors is sampled in column, and this potential is applied during steps b and c which follow at a first input of the comparator by means of the first capacitance; b) - applying to a second input of the comparator, through the second capacitance, a linear voltage ramp starting from a reference value and varying in a first direction during a first duration; c) - is applied to this second input of the comparator, still through the second sampling capacity, a linear ramp voltage in the opposite direction; a fixed numerical value of time which flows between the beginning of this second ramp and the switching of the comparator is counted at a fixed frequency in a counter; and the voltage of the ramp is brought back to its reference value; d) - the useful potential value present on the column conductor and representing the illumination of the pixel is sampled again, but in the first sampling capacity only, and this potential is applied during the steps e and f which follow. at the first input of the comparator by means of the first sampling capacity; e) - the second input of the comparator, through the second sampling capacitor, is applied to a linear ramp of voltage varying in the first direction, starting from the same reference value, and identical in slope and in duration to that of step b; f) - is applied to the second input of the comparator, still through the second sampling capacity, a linear ramp voltage in the opposite direction, identical in slope to that of step c; at the same frequency in the counter there is a second numerical value of time which elapses between the beginning of this second ramp and the switching of the comparator, the difference between the second and the first digital values representing a measurement of the illumination of the pixel.

Le capteur d'image selon l'invention comprend une matrice de pixels photosensibles agencée en lignes et colonnes, au moins un compteur, et, pour chaque colonne de la matrice, un conducteur de colonne et un circuit de lecture pour fournir une valeur numérique représentant l'éclairement des pixels de la colonne, le circuit de lecture comprenant : - une première et une deuxième capacités d'échantillonnage et des commutateurs pour échantillonner et stocker sur ces capacités des tensions représentant le potentiel du conducteur de colonne ; - un comparateur ayant une première entrée connectée à une première borne de la première capacité et une deuxième entrée connectée à une première borne de la deuxième capacité C2 ; - un générateur de rampe de tension linéaire ayant une sortie appliquée à une deuxième borne de la deuxième capacité et qui est apte à établir sur cette sortie un potentiel de référence, ainsi qu'une rampe de tension linéaire dans un sens, et enfin une rampe de tension linéaire dans l'autre sens, û une mémoire pour enregistrer et conserver le contenu que présente le compteur a un ou plusieurs instants déterminés, û des moyens de commande des commutateurs pour échantillonner simultanément dans les deux capacités des tensions représentant un potentiel de réinitialisation du conducteur de colonne, et pour échantillonner ultérieurement, seulement dans la première capacité, une tension représentant le potentiel utile du conducteur de colonne ; - des moyens de commande du générateur de rampe pour imposer à la sortie de celui-ci le potentiel de référence au moins pendant les phases d'échantillonnage du potentiel du conducteur de colonne dans la deuxième capacité, puis pour déclencher la rampe dans le premier sens à partir du potentiel de référence pendant une courte durée fixe, après un échantillonnage, et enfin pour déclencher ensuite la rampe dans le deuxième sens ; - des moyens commandés par le comparateur pour mémoriser le contenu du compteur à l'instant où la rampe dans le deuxième sens démarre et le contenu à l'instant où le comparateur bascule au cours de cette rampe ou la différence entre ces contenus. The image sensor according to the invention comprises an array of photosensitive pixels arranged in rows and columns, at least one counter, and, for each column of the matrix, a column conductor and a read circuit for providing a digital value representing the illumination of the pixels of the column, the read circuit comprising: a first and a second sampling capacitance and switches for sampling and storing on these capacitors voltages representing the potential of the column conductor; a comparator having a first input connected to a first terminal of the first capacitor and a second input connected to a first terminal of the second capacitor C2; a linear voltage ramp generator having an output applied to a second terminal of the second capacitor and which is able to establish on this output a reference potential, as well as a linear voltage ramp in one direction, and finally a ramp linear voltage in the other direction, a memory for storing and storing the contents of the counter at one or more given times, means for controlling the switches for simultaneously sampling voltages representing a reset potential in both capacitors. of the column conductor, and for sampling later, only in the first capacitor, a voltage representing the useful potential of the column conductor; control means of the ramp generator for imposing at the output thereof the reference potential at least during the sampling phases of the potential of the column conductor in the second capacitor, then for triggering the ramp in the first direction from the reference potential for a short fixed period, after sampling, and finally to then trigger the ramp in the second direction; means controlled by the comparator for storing the content of the counter at the instant when the ramp in the second direction starts and the content at the moment when the comparator switches over during this ramp or the difference between these contents.

D'autres caractéristiques et avantages de l'invention apparaîtront 30 à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente la structure générale d'un circuit de lecture selon l'invention, associé à une colonne de pixels d'un capteur d'image matriciel ; - la figure 2 représente un diagramme temporel de séquencement du fonctionnement du circuit de la figure 1 Other characteristics and advantages of the invention will become apparent on reading the detailed description which follows and which is given with reference to the appended drawings in which: FIG. 1 represents the general structure of a read circuit according to FIG. invention, associated with a column of pixels of a matrix image sensor; FIG. 2 represents a timing diagram of sequencing of the operation of the circuit of FIG. 1

Sur la figure 1 on a représenté à titre d'exemple un seul pixel actif d'un capteur d'image matriciel ; ce pixel Pi,j est situé au carrefour d'une ligne de pixels de rang i (non représentée) et d'une colonne de pixels de rang j (non représentée) ; le pixel comprend une photodiode PD sensible à l'éclairement et quelques transistors MOS ; la lecture des charges accumulées durant une période d'intégration se fait ligne par ligne ; tous les pixels de la ligne i sont sélectionnés par un conducteur de ligne commun SELi qui commande la mise en conduction d'un transistor TS (transistor de sélection) dans chacun des pixels de la ligne ; la mise en conduction de ce transistor relie le pixel à un conducteur de colonne CC, qui est commun à tous les pixels d'une même colonne. In Figure 1 there is shown by way of example a single active pixel of a matrix image sensor; this pixel Pi, j is located at the intersection of a line of pixels of rank i (not shown) and a column of pixels of rank j (not shown); the pixel comprises a photodiode PD sensitive to illumination and some MOS transistors; the reading of the accumulated charges during an integration period is done line by line; all the pixels of the line i are selected by a common line conductor SELi which controls the conduction of a transistor TS (selection transistor) in each of the pixels of the line; the conduction of this transistor connects the pixel to a column conductor CC, which is common to all the pixels of the same column.

Le pixel comprend en général de trois à cinq transistors, selon que les charges accumulées par l'éclairement sont lues directement à partir de la photodiode PD ou sont lues à partir d'un noeud de stockage intermédiaire FD. Outre le transistor de sélection TS, il y a un transistor de lecture TL dont la fonction est d'établir un potentiel dépendant de la quantité de charges accumulées dans la photodiode PD ou dans le noeud de stockage FD et de reporter ce potentiel, à travers le transistor TS, sur le conducteur de colonne CC lorsque le pixel est sélectionné. Un transistor de réinitialisation TO remet le noeud de stockage FD (ou la photodiode s'il n'y a pas de noeud intermédiaire) à un potentiel fixe avant de recommencer une période d'intégration de charges. Le pixel représenté à titre d'exemple comprend quatre transistors et un noeud de stockage intermédiaire ; un transistor de transfert TR fait passer les charges de la photodiode vers ce noeud. Le circuit CL de lecture est placé en pied de colonne et il y en a un par colonne. L'entrée du circuit CL est constituée par le conducteur de colonne CC. La sortie se fait sur un bus numérique. La lecture d'un pixel adressé se fait en deux temps de manière à éliminer systématiquement un certain nombre d'erreurs. On considérera dans ce qui suit que le pixel est un pixel avec noeud de stockage intermédiaire, sachant que s'il n'y a pas de noeud intermédiaire l'ordre des phases peut être inversé. Dans un premier temps on échantillonne un potentiel de réinitialisation qui représente le potentiel du noeud de stockage FD vidé de ses charges. Dans un deuxième temps, on déverse les charges de la photodiode PD vers le noeud de stockage, modifiant le potentiel de ce noeud et modifiant en conséquence le potentiel du conducteur de colonne ; on lit ce deuxième niveau et on soustrait le premier niveau du deuxième pour obtenir une mesure différentielle éliminant des causes d'erreur systématiques. Le circuit de lecture selon l'invention comporte les éléments listés ci-dessous et des moyens de séquencement qui appliquent des commandes ~o particulières à ces éléments : - deux capacités d'échantillonnage Cl et C2 et des commutateurs K1 et K2 agencés pour permettre le stockage et la conservation sur ces capacités, de tensions représentant le potentiel du conducteur CC ; 15 - un comparateur CMP ayant une entrée El connectée à une borne de la première capacité Cl et une entrée E2 connectée à une première borne de la deuxième capacité C2 ; la deuxième borne de la première capacité est reliée de préférence à une masse de potentiel 0 ; 20 - un générateur de rampe RMP qui a une sortie Srmp reliée à une deuxième borne de la capacité C2 et qui est apte à établir sur cette sortie d'une part un potentiel de référence Vref, une rampe de tension linéaire dans un sens, et une rampe de tension linéaire dans l'autre sens ; les pentes sont fixes, mais pas forcément identiques ; 25 - un compteur CPT qui reçoit une fréquence d'horloge fixe, ce compteur est un compteur simple, il n'est pas nécessaire qu'il possède un mode de comptage et un mode de décomptage ; le compteur peut être commun à tous les circuits de lecture ; - une mémoire MEM pour stocker et conserver le contenu 30 du compteur a un ou plusieurs instants déterminés. Par "rampe de tension linéaire", on entend une tension qui croît ou décroît globalement linéairement, même si à échelle microscopique la tension varie en marches d'escalier, par exemple dans le cas où elle est produite par un convertisseur numérique-analogique et un compteur. 35 Les moyens de séquencement comprennent notamment : - des moyens de commande des interrupteurs KI et K2 pour échantillonner simultanément dans les capacités Cl et C2 des tensions représentant le potentiel de réinitialisation du conducteur de colonne, c'est-à-dire le potentiel présent immédiatement après une phase de réinitialisation du pixel de la ligne en cours de lecture ; et des moyens pour échantillonner seulement dans la première capacité Cl une tension représentant le potentiel utile du conducteur de colonne qui est le potentiel présent sur le conducteur de colonne et représentant les charges liées à l'éclairement du pixel (par exemple, dans le cas d'un pixel à quatre transistors, après un transfert de charges de la photodiode PD vers le noeud de stockage intermédiaire FD) ; - des moyens de commande du générateur de rampe RMP pour - imposer à la sortie Srmp de celui-ci le potentiel de référence Vref au moins pendant les phases d'échantillonnage du potentiel du conducteur de colonne, - déclencher la rampe dans le premier sens à partir du potentiel de référence Vref pendant une courte durée fixe, après l'échantillonnage dans la première capacité, - et pour déclencher ensuite la rampe dans le deuxième sens et 20 déclencher simultanément un comptage par le compteur (ou au moins le repérage d'un contenu de compteur à l'instant où la rampe démarre) ; - des moyens commandés par le comparateur pour mémoriser le contenu du compteur à l'instant où le comparateur bascule au cours de la 25 rampe dans le deuxième sens (pour mémoriser la différence entre le contenu du compteur au moment où le comparateur bascule et le contenu au démarrage de la rampe). The pixel generally comprises from three to five transistors, depending on whether the charges accumulated by the illumination are read directly from the photodiode PD or are read from an intermediate storage node FD. In addition to the selection transistor TS, there is a read transistor TL whose function is to establish a potential depending on the quantity of charges accumulated in the photodiode PD or in the storage node FD and to transfer this potential, through the transistor TS, on the column conductor CC when the pixel is selected. A reset transistor TO resets the storage node FD (or the photodiode if there is no intermediate node) to a fixed potential before restarting a load integration period. The pixel represented by way of example comprises four transistors and an intermediate storage node; a transfer transistor TR passes the charges of the photodiode to this node. The reading circuit CL is placed at the bottom of the column and there is one per column. The input of the circuit CL is constituted by the column conductor CC. The output is on a digital bus. The reading of an addressed pixel is done in two stages so as to systematically eliminate a certain number of errors. It will be considered in the following that the pixel is a pixel with intermediate storage node, knowing that if there is no intermediate node the order of the phases can be reversed. First, a resetting potential is sampled which represents the potential of the storage node FD emptied of its charges. In a second step, the charges of the photodiode PD are discharged to the storage node, modifying the potential of this node and consequently modifying the potential of the column conductor; we read this second level and subtract the first level from the second level to obtain a differential measure eliminating systematic causes of error. The reading circuit according to the invention comprises the elements listed below and sequencing means which apply commands ~ o particular to these elements: - two sampling capacitors C1 and C2 and switches K1 and K2 arranged to allow the storing and storing on these capacitances, voltages representing the potential of the DC conductor; A comparator CMP having an input E1 connected to a terminal of the first capacitor C1 and an input E2 connected to a first terminal of the second capacitor C2; the second terminal of the first capacitance is preferably connected to a ground of potential 0; A ramp generator RMP which has a output Srmp connected to a second terminal of the capacitor C2 and which is able to establish on this output on the one hand a reference potential Vref, a linear voltage ramp in one direction, and a linear voltage ramp in the other direction; the slopes are fixed, but not necessarily identical; A CPT counter which receives a fixed clock frequency, this counter is a simple counter, it does not need to have a count mode and a countdown mode; the counter may be common to all the reading circuits; a memory MEM for storing and keeping the content of the counter at one or more determined times. By "linear voltage ramp" is meant a voltage which increases or decreases globally linearly, even if on a microscopic scale the voltage varies in stair steps, for example in the case where it is produced by a digital-to-analog converter and a counter. The sequencing means comprise in particular: control means of the switches K1 and K2 for simultaneously sampling in the capacitors C1 and C2 voltages representing the resetting potential of the column conductor, that is to say the potential present immediately; after a reset phase of the pixel of the line being read; and means for sampling only in the first capacitance C1 a voltage representing the useful potential of the column conductor which is the potential present on the column conductor and representing the charges related to the illumination of the pixel (for example, in the case of a four-transistor pixel after a charge transfer from the PD photodiode to the intermediate storage node FD); control means of the ramp generator RMP for imposing on the output Srmp thereof the reference potential Vref at least during the sampling phases of the potential of the column conductor; to trigger the ramp in the first direction at from the reference potential Vref for a short fixed duration, after the sampling in the first capacitor, and then to trigger the ramp in the second direction and to simultaneously start counting by the counter (or at least the identification of a counter content at the moment the ramp starts); means controlled by the comparator for storing the content of the counter at the instant when the comparator switches during the ramp in the second direction (to memorize the difference between the content of the counter at the moment when the comparator switches and the content at the start of the ramp).

Les moyens de séquencement consistent en des circuits de pure 30 logique (comptage, ouverture et fermeture de portes logiques, etc.) dont la constitution se déduit facilement du séquencement désiré. Ils ne sont pas décrits en détail pour ne pas alourdir la description et les schémas. La mémoire MEM enregistre les contenus du compteur aux instants où le comparateur bascule. Elle est apte à mémoriser deux valeurs 35 de comptage, une pour la phase de réinitialisation, une pour la phase de mesure utile. Elle peut être double et fonctionner de manière alternée, en ce sens qu'elle permet d'enregistrer les deux valeurs de comptage d'une lecture (lecture de pixel de la ligne i par exemple) tout en conservant un certain temps les deux valeurs de comptage de la lecture précédente (pixel de la ligne i-1) jusqu'à ce que les valeurs de cette mesure précédente aient été extraites du capteur pour toutes les colonnes. C'est pourquoi la mémoire MEM a été représentée en deux parties sur la figure 1. Enfin, la mémoire MEM peut être lue par un multiplexeur MUX, adressé par un décodeur de colonne. Le multiplexeur dirige vers une sortie OUT du capteur d'image une ou deux valeurs numériques représentant l'éclairement enregistré dans la mémoire MEM, c'est-à-dire l'éclairement du pixel d'une ligne qui vient d'être lue. Le multiplexeur extrait ainsi successivement les contenus des mémoires MEM de toutes les colonnes pour une ligne déterminée, après quoi il recommence pour une ligne suivante. Les deux valeurs de comptage peuvent être extraites vers la sortie OUT du capteur d'image et soustraites l'une de l'autre à l'extérieur du circuit de lecture ou même à l'extérieur du capteur. Alternativement, on peut effectuer la soustraction directement dans le circuit de lecture pour ne fournir à la sortie du capteur que le résultat de la soustraction pour chaque pixel. Le circuit de soustraction qui est alors nécessaire n'est pas représenté. Enfin, on a représenté sur la figure 1 une source de courant reliée au pied du conducteur de colonne CC par l'intermédiaire d'un commutateur K3. Cette source de courant peut être nécessaire, notamment dans le cas de la constitution à quatre transistors représentée sur la figure 1, pour la raison suivante : le transistor de lecture TL, monté en transistor suiveur, ne peut reporter la tension du noeud de stockage FD sur le conducteur de colonne que si ce transistor est conducteur ; pour le rendre conducteur, on impose que le conducteur de colonne tire un courant de la source du transistor TL à travers le transistor TS ; et pour cela on tire un courant du conducteur de colonne par une source de courant au pied de la colonne ; l'interrupteur K3 est conducteur pendant toute la durée de la lecture du pixel. The sequencing means consist of pure logic circuits (counting, opening and closing of logic gates, etc.) whose constitution is easily deduced from the desired sequencing. They are not described in detail so as not to weigh down the description and the diagrams. The memory MEM stores the contents of the counter at times when the comparator switches. It is able to store two counting values, one for the reset phase, one for the useful measurement phase. It can be double and operate in an alternating manner, in that it makes it possible to record the two count values of a reading (pixel reading of the line i for example) while maintaining a certain time the two values of counting the previous reading (pixel of line i-1) until the values of this previous measurement were retrieved from the sensor for all columns. This is why the memory MEM has been represented in two parts in FIG. 1. Finally, the memory MEM can be read by a multiplexer MUX, addressed by a column decoder. The multiplexer directs to one output OUT of the image sensor one or two digital values representing the illumination recorded in the memory MEM, that is to say the illumination of the pixel of a line that has just been read. The multiplexer thus successively extracts the contents of the MEM memories of all the columns for a given line, after which it starts again for a next line. The two count values can be extracted to the output OUT of the image sensor and subtracted from each other outside the read circuit or even outside the sensor. Alternatively, the subtraction can be performed directly in the read circuit to provide the output of the sensor only the result of the subtraction for each pixel. The subtraction circuit which is then necessary is not represented. Finally, there is shown in Figure 1 a current source connected to the foot of the column conductor CC via a switch K3. This current source may be necessary, particularly in the case of the constitution with four transistors shown in Figure 1, for the following reason: the read transistor TL, mounted follower transistor, can not carry the voltage storage node FD on the column conductor only if this transistor is conductive; to make it conductive, it is imposed that the column conductor draws a current from the source of the transistor TL through the transistor TS; and for this purpose draws a current from the column conductor by a current source at the foot of the column; the switch K3 is conductive for the duration of the reading of the pixel.

On va maintenant décrire le fonctionnement détaillé du capteur 35 selon l'invention, en référence aux chronogrammes de la figure 2, dans le cas du pixel à quatre transistors, les transistors étant dans ce cas des transistors NMOS et l'éclairement d'un pixel provoquant la diminution, proportionnelle à l'éclairement, du potentiel du noeud de stockage intermédiaire, donc du potentiel du conducteur de colonne. The detailed operation of the sensor 35 according to the invention will now be described with reference to the timing diagrams of FIG. 2, in the case of the four-transistor pixel, the transistors being in this case NMOS transistors and the illumination of a pixel. causing the reduction, proportional to the illumination, of the potential of the intermediate storage node, and therefore of the potential of the column conductor.

A la ligne 2a, on a représenté le potentiel du conducteur de colonne au cours de la lecture d'un pixel ; la séquence débute à un instant t0 au moment de la réinitialisation des pixels de la ligne ; cette réinitialisation consiste à rendre conducteurs les transistors de réinitialisation TO de tous ces pixels ; le noeud de stockage de charges se vide et le potentiel du conducteur de colonne se stabilise à une valeur initiale positive VRO qui est le potentiel dit de réinitialisation. A un instant ultérieur t1, on déversera les charges de la photodiode dans le noeud de stockage FD et le potentiel du conducteur CC s'établira à une valeur utile VR d'autant plus basse que l'éclairement a été plus important. La lecture du pixel consiste à mesurer et fournir sous une forme numérique une valeur représentant la différence entre le potentiel utile VR et le potentiel de réinitialisation VRO. In line 2a, the potential of the column conductor is shown during the reading of a pixel; the sequence starts at a time t0 at the time of resetting the pixels of the line; this reset consists of turning the reset transistors TO of all these pixels; the charge storage node is empty and the potential of the column conductor stabilizes at a positive initial value VRO which is the so-called reset potential. At a later time t1, the charges of the photodiode will be discharged into the storage node FD and the potential of the conductor CC will be set to a useful value VR that is lower as the illumination has been greater. The reading of the pixel consists of measuring and supplying in digital form a value representing the difference between the useful potential VR and the reset potential VRO.

A la figure 2b et à la figure 2c on a représenté les impulsions d'échantillonnage, c'est-à-dire les impulsions de commande de mise en conduction des interrupteurs KI et K2. A l'instant tech1 on rend conducteur les interrupteurs KI et K2 (premier échantillonnage) ; à l'instant tech2 on rend conducteur seulement l'interrupteur K2 (deuxième échantillonnage). In FIG. 2b and in FIG. 2c, the sampling pulses, that is to say the conduction control pulses of the switches K1 and K2, are represented. At the moment tech1, the switches KI and K2 are turned on (first sampling); at the moment tech2 it makes driver only the switch K2 (second sampling).

A la figure 2d on a représenté le potentiel sur la sortie Srmp du générateur de rampe RMP. La sortie est initialement au potentiel de référence Vref, et reste à ce potentiel au moins pendant la première impulsion d'échantillonnage ; elle sera également à Vref pendant la deuxième impulsion d'échantillonnage. La fermeture de l'interrupteur K2 charge donc la capacité C2 avec une tension égale à la différence entre le potentiel de réinitialisation du conducteur de colonne et Vref ; elle gardera cette tension jusqu'à la fin de la lecture. Après la première impulsion d'échantillonnage et pendant que le conducteur de colonne est encore au potentiel de réinitialisation, on déclenche une première double rampe de tension sur la sortie Srmp ; la double rampe comprend d'abord une rampe croissante de durée et de pentes fixes allant d'un instant ta à un instant tb ; puis, après un palier éventuel, une rampe décroissante (la pente peut être différente) allant d'un instant td à un instant td ; après l'instant td, la tension sur la sortie Srmp est ramenée à Vref et maintenue à Vref jusqu'à un instant t'a situé après la deuxième impulsion d'échantillonnage. A l'instant t'a, on établit une deuxième double rampe commençant par une rampe croissante identique en pente et en durée à la partie croissante de la première rampe, jusqu'à un instant t'b tel que t'b - t'a = tb - ta un palier éventuel est prévu et une rampe descendante de pente identique à la pente descendante de la première rampe mais de durée plus longue est déclenchée à un instant t'd et va jusqu'à un instant t'd. La sortie Srmp est ensuite ramenée au potentiel de référence Vref. FIG. 2d shows the potential at the Srmp output of the ramp generator RMP. The output is initially at the reference potential Vref, and remains at this potential at least during the first sampling pulse; it will also be at Vref during the second sampling pulse. Closing the switch K2 therefore loads the capacitor C2 with a voltage equal to the difference between the reset potential of the column conductor and Vref; it will keep this voltage until the end of the reading. After the first sampling pulse and while the column conductor is still at the reset potential, a first double voltage ramp is triggered on the Srmp output; the double ramp initially comprises an increasing ramp of duration and fixed slopes ranging from a moment ta to a time tb; then, after a possible landing, a decreasing ramp (the slope may be different) from a moment td to a time td; after the instant td, the voltage on the output Srmp is brought back to Vref and held at Vref until a moment has occurred after the second sampling pulse. At the moment t'a, one establishes a second double ramp starting with an increasing ramp identical in slope and in duration to the increasing part of the first ramp, until a moment t'b such that t'b - t ' a = tb - a possible stop is provided and a descending ramp with the same slope as the descending slope of the first ramp but of longer duration is triggered at an instant t'd and goes up to a moment t'd. The output Srmp is then reduced to the reference potential Vref.

La figure 2e représente l'évolution du potentiel des entrées El (en traits pointillés) et E2 (en traits pleins) du comparateur CMP. L'entrée El prend la valeur du potentiel de réinitialisation VRO après la première impulsion d'échantillonnage puis prend la valeur du potentiel utile VR après la deuxième impulsion d'échantillonnage. L'entrée E2 du comparateur suit l'évolution de la rampe, mais, du fait qu'à l'instant ta la capacité C2 est chargée au potentiel de réinitialisation VRO-Vref et reste chargée à cette valeur ensuite, l'entrée E2 suit la tension de la rampe avec un décalage de VRO-Vref (courbe en traits pleins). Elle part de VRO, monte à une valeur VR'O du fait de la première rampe croissante, y reste durant le palier de tb à td,redescend au-dessous de VR'O du fait de la première rampe décroissante, revient à VRO à td, remonte à VR'O entre ta et ta du fait de la deuxième rampe croissante identique en pente et en durée à la première rampe, redescend au dessous de VR du fait de la deuxième rampe décroissante plus longue que la première, et enfin revient à VRO à t'd. Le comparateur CMP bascule dans un sens ou dans l'autre selon les valeurs relatives des potentiels entrées El et E2. Le comparateur prend un premier état entre les instants tb et tc où le potentiel sur l'entrée E2 est plus élevé que sur l'entrée El du fait que ces potentiels ont la même valeur VRO au départ et que la rampe fait monter le potentiel de E2 (à VR'O) mais pas celui de El. A un instant tX situé entre tc et td le potentiel de E2 redescend au dessous de El et le comparateur bascule dans son deuxième état. FIG. 2e represents the evolution of the potential of the inputs El (in dashed lines) and E2 (in solid lines) of the comparator CMP. The input El takes the value of the reset potential VRO after the first sampling pulse and then takes the value of the useful potential VR after the second sampling pulse. The input E2 of the comparator follows the evolution of the ramp, but, because at the instant ta the capacitor C2 is charged to the reset potential VRO-Vref and remains charged to this value then, the input E2 follows the ramp voltage with a VRO-Vref offset (curve in solid lines). It starts from VRO, goes up to a VR'O value because of the first increasing ramp, stays there during the tb to td stage, goes down below VR'O because of the first decreasing ramp, returns to VRO at td, goes back to VR'O between ta and ta because of the second increasing ramp identical in slope and in duration at the first ramp, descends below VR due to the second ramp decreasing longer than the first, and finally comes back to VRO to t'd. The comparator CMP switches in one direction or the other according to the relative values of the input potentials El and E2. The comparator takes a first state between the times tb and tc where the potential on the input E2 is higher than on the input El because these potentials have the same value VRO at the start and that the ramp raises the potential of E2 (at VR'O) but not that of El. At a time tX between tc and td the potential of E2 falls below El and the comparator switches to its second state.

Les potentiels sur El et E2 redeviennent égaux à VRO après l'instant td. Puis, le potentiel de El passe à VR au moment du deuxième échantillonnage. VR est plus bas que VRO et le comparateur rebascule dans le premier état (ou bascule de toutes façons dans le premier état lors de la deuxième rampe croissante entre les instants t'a et t'b). A un instant t'x de la deuxième rampe descendante, le comparateur bascule dans le deuxième état. La figure 2f représente l'état de la sortie du comparateur ; du fait du retard propre du comparateur, la sortie bascule à des instants tx1 et t.x1 légèrement retardés par rapport aux instants tx et tex où se croisent les niveaux de potentiel sur El et E2. La figure 2g représente symboliquement le comptage de temps effectué par le compteur CPT. Deux opérations de comptage sont effectuées, à une même fréquence fixe. La première est un comptage du temps qui s'écoule entre td et tx, comptage représenté par un nombre N d'impulsions de comptage entre ces deux instants ; la deuxième est un comptage du temps entre t'd et t'x, représenté par un nombre N' ; le comptage par le compteur CPT est donc déclenché en même temps que le démarrage des rampes décroissantes (aux instants td et t'a), ou, si le compteur compte en permanence, on enregistre l'état du compteur à ces instants ; le comptage est arrêté à l'instant du basculement du comparateur CMP dans le deuxième état, c'est-à-dire aux instants tx1 et t'x1. Par l'expression "arrêté", on doit comprendre qu'on relève le contenu du compteur à ces instants, même si le compteur continue à compter, par exemple dans le cas où ce serait le même compteur qui sert à construire les rampes de tension en association avec un convertisseur numérique-analogique. Pour arrêter le contenu du compteur, on peut prévoir simplement que la sortie du comparateur sert à déclencher l'écriture du contenu du compteur à l'instant tx1 ou t'x1 dans un registre ou directement dans la mémoire MEM. Pour mettre en oeuvre l'invention, on fera la différence entre les contenus N et N' stockés à ces deux instants ; les niveaux de potentiel sur l'entrée E2 sont les mêmes aux instants ta et t'a ; ils sont les mêmes aux instants tb et t'b (même pente et durée de rampe croissante) ; ils sont les mêmes aux instants td et t'd (palier) ; le niveau de potentiel sur l'entrée El est VRO à l'instant tX et VR à l'instant t'y ; l'identité des potentiels de départ et l'identité de la pente de la rampe et de la fréquence du compteur impliquent que la différence des deux comptages représente la différence entre la valeur VRO-VR'0 et la valeur VR'0-VR, donc la différence entre VRO et VR qui représente l'éclairement qu'on cherche à mesurer. Le temps de retard de basculement du comparateur est éliminé lors de la soustraction car il n'est pas différent lors du premier et du deuxième basculements. La structure du circuit selon l'invention et le séquencement qui viennent d'être exposé n'imposent pas de constituer une source de tension fixe de valeur VR'0 bien déterminée supérieure à VRO malgré les dispersions et variations possibles de VRO. En effet VR'0 est établie directement à partir de VRO quelle que soit la valeur de VRO grâce à la rampe croissante. Cette rampe peut être de durée très courte car la différence VR'0 û VRO peut être très faible. Elle doit seulement permettre un basculement du comparateur dans son premier état. Sur la figure 2, on a encore représenté une ligne 2h qui représente une impulsion d'autozéro du comparateur. Le comparateur CMP est en effet de préférence conçu pour disposer d'une entrée d'effacement d'offset OC, ou entrée d'autozéro. Il est souhaitable alors d'appliquer une impulsion sur l'entrée OC pendant la première impulsion d'échantillonnage, c'est-à-dire pendant la fermeture simultanée des interrupteurs KI et K2. Cette impulsion agit pour prendre en mémoire dans le comparateur la tension d'offset du comparateur pour la soustraire lors des phases suivantes. Pendant la fermeture simultanée des interrupteurs K1 et K2, les entrées El et E2 sont rigoureusement au même potentiel et le comparateur enregistre la tension de correction qu'il faut soustraire de l'une ou l'autre entrée pour que le comparateur soit exactement à son seuil de basculement. Cette tension de correction est en mémoire dans une capacité interne au comparateur et est conservée pendant toutes les phases suivantes. Dans une configuration où on cherche à coder l'éclairement sur 14 bits par exemple, la mémoire qui enregistre N' doit avoir au moins 14 bits, mais la mémoire ou le registre de stockage qui enregistre le nombre N peut être de taille très réduite, par exemple de 7 ou 8 bits. Ces 7ou 8 bits seront soustraits des bits de poids faible du nombre N'. En pratique on peut prévoir pour chaque colonne un registre de 24 bits pour stocker les deux nombres N et N' avant de faire la soustraction. La soustraction peut aussi être faite en dehors du circuit de lecture, et même en dehors de la puce de capteur. The potentials on El and E2 become equal to VRO after the instant td. Then El's potential changes to VR at the time of the second sampling. VR is lower than VRO and the comparator rebasks in the first state (or in any case, in the first state, switches to the second ramp increasing between instants t'a and t'b). At an instant t'x of the second downward ramp, the comparator switches to the second state. Figure 2f shows the state of the output of the comparator; because of the natural delay of the comparator, the output switches at moments tx1 and t.x1 slightly delayed with respect to the times tx and tex where the potential levels on El and E2 intersect. FIG. 2g symbolically represents the time counting performed by the counter CPT. Two counting operations are performed at the same fixed frequency. The first is a count of the time that passes between td and tx, counting represented by a number N of counting pulses between these two instants; the second is a count of the time between t'd and t'x, represented by a number N '; the counting by the counter CPT is thus triggered at the same time as the start of the decreasing ramps (at times td and t'a), or, if the counter counts continuously, the state of the counter is recorded at these times; the counting is stopped at the moment of switching of the comparator CMP in the second state, that is to say at the times tx1 and t'x1. By the expression "stopped", it should be understood that the contents of the meter are read at these times, even if the counter continues to count, for example in the case where it would be the same counter used to build the voltage ramps in combination with a digital-to-analog converter. To stop the content of the counter, it can be simply provided that the output of the comparator is used to trigger the writing of the content of the counter at time tx1 or t'x1 in a register or directly in the memory MEM. To implement the invention, the difference will be made between the contents N and N 'stored at these two instants; the potential levels on the input E2 are the same at moments t and t'a; they are the same at times tb and t'b (same slope and increasing ramp time); they are the same at the instants td and t'd (tier); the potential level on the input El is VRO at time tX and VR at instant t'y; the identity of the starting potentials and the identity of the slope of the ramp and the frequency of the counter imply that the difference of the two counts represents the difference between the value VRO-VR'0 and the value VR'0-VR, therefore the difference between VRO and VR which represents the illumination that one seeks to measure. The tilting delay time of the comparator is eliminated during the subtraction because it is not different at the first and second tilts. The structure of the circuit according to the invention and the sequencing which have just been exposed do not impose a fixed voltage source of well-determined value VR'0 greater than VRO despite the possible dispersions and variations of VRO. Indeed VR'0 is established directly from VRO whatever the value of VRO thanks to the increasing ramp. This ramp can be of very short duration because the difference VR'0 - VRO can be very small. It must only allow a switchover of the comparator in its first state. FIG. 2 again shows a line 2h representing a comparator autozero pulse. The comparator CMP is indeed preferably designed to have an offset erase input OC, or autozero input. It is then desirable to apply a pulse on the input OC during the first sampling pulse, that is to say during the simultaneous closing of the switches K1 and K2. This pulse acts to take in memory in the comparator the offset voltage of the comparator to subtract it in the following phases. During the simultaneous closing of the switches K1 and K2, the inputs E1 and E2 are strictly at the same potential and the comparator records the correction voltage which must be subtracted from one or the other input so that the comparator is exactly at its right. tipping threshold. This correction voltage is stored in a capacitor internal to the comparator and is retained during all subsequent phases. In a configuration where one seeks to encode the illumination on 14 bits for example, the memory which records N 'must have at least 14 bits, but the memory or the storage register which records the number N can be of very small size, for example 7 or 8 bits. These 7 or 8 bits will be subtracted from the least significant bits of the number N '. In practice, a 24-bit register can be provided for each column to store the two numbers N and N 'before subtracting. The subtraction can also be done outside the reading circuit, and even outside the sensor chip.

On notera que la pente de la rampe montante n'a pas besoin d'être identique à la pente de la rampe descendante, mais les pentes montantes doivent rester identiques lors des deux phases de la conversion, de même que les pentes descendantes. Une manière de réaliser le générateur de rampe consiste à utiliser une capacité de charge reliée entre le potentiel de référence Vref et la sortie Srmp, deux sources de courant, l'une pour charger la capacité (rampe montante) et l'autre pour décharger la capacité (rampe descendante), un ensemble d'interrupteurs pour sélectionner la ou les sources de courant, et pour court-circuiter la capacité lorsqu'il faut remettre la sortie Srmp à Vref. Les interrupteurs peuvent être commandés par des compteurs spécifiques, ou à partir des sorties du compteur général servant à compter les durées ; en effet la durée de la rampe montante est fixe, par exemple une durée de 64 impulsions (6 bits) ; la durée de la première rampe descendante est fixe et peut être de 256 à 1024 impulsions (8 à 10 bits) ou bien cette rampe peut être arrêtée par le basculement du comparateur à l'instant tx1. La durée de la deuxième rampe descendante peut être de 16384 impulsions (14 bits) ou plus. Mais le générateur de rampe peut aussi être réalisé avec un convertisseur numérique-analogique et un compteur commandé par un séquenceur pour compter dans un sens ou dans l'autre à partir d'instants déterminés. Ce compteur peut être le compteur CPT de comptage des durées à mesurer ou un compteur différent. Les rampes peuvent être faites par un générateur de rampe commun à toutes les colonnes.30 It should be noted that the slope of the ramp does not need to be identical to the slope of the descending ramp, but the rising slopes must remain identical during both phases of the conversion, as well as the descending slopes. One way to realize the ramp generator is to use a load capacity connected between the reference potential Vref and the Srmp output, two power sources, one for charging the capacity (ramp up) and the other for discharging the capacitance (down ramp), a set of switches to select the current source (s), and to short-circuit the capacitance when it is necessary to reset the Srmp output to Vref. The switches can be controlled by specific counters, or from the outputs of the general counter used to count the durations; indeed the duration of the rising ramp is fixed, for example a duration of 64 pulses (6 bits); the duration of the first downward ramp is fixed and can be from 256 to 1024 pulses (8 to 10 bits) or this ramp can be stopped by the switching of the comparator at time tx1. The duration of the second down ramp can be 16384 pulses (14 bits) or more. But the ramp generator can also be realized with a digital-to-analog converter and a counter controlled by a sequencer to count in one direction or the other from determined times. This counter can be the counter CPT counting durations to be measured or a different counter. Ramps can be made by a ramp generator common to all columns.

Claims

REVENDICATIONS1. Method for measuring and converting into a digital value the illumination of the photosensitive pixels of an array of pixels arranged in rows and columns, all the pixels of the same column being selectively connectable to the same column conductor (CC) for successively applying to this conductor two potential values, one of which is a reset potential value (VRO) and the other is a useful potential value (VR) related to the illumination of a pixel, this method using for each column a voltage ramp generator (RMP) and a comparator (CMP), and characterized in that it comprises the following steps: a) - sampling in a first and a second sampling capacity (Cl, C2) the reset potential (VRO) present on the column conductor, and this potential is applied during steps b and c which follow at a first input (El) of the comparator by means of the first capacitance sampling (Cl); b) - applying to a second input (E2) of the comparator, through the second capacitor, a linear voltage ramp starting from a reference value and varying in a first direction during a first duration, c) - applying to this second input of the comparator, still through the second capacitor, a linear voltage ramp in the opposite direction; at a fixed frequency in a counter (CPT) is counted a numerical value (N) of time which elapses between the beginning of this second ramp and the switching of the comparator; and the voltage of the ramp is brought back to its reference value; d) - again, but in the first capacity only, the useful potential value (VR) present on the column conductor and representing the illumination of the pixel, and this potential is applied, during the steps e and f which follow, at the first input of the comparator by means of the first capacitance; e) - is applied to the second input of the comparator, through the second capacitance, a linear ramp of voltage varying in the first, from the same reference value, and identical in slope and duration to that of step b ; f) - is applied to the second input of the comparator, still through the second capacity, a second linear ramp voltage in the opposite direction, identical in slope to that of step c; at the same frequency in the counter there is a second numerical value (N ') of time which elapses between the beginning of this second ramp and the switching of the comparator, the difference between the second and the first numerical values representing a measurement of the illumination of the pixel. 10

An image sensor comprising an array of photosensitive pixels arranged in rows and columns, at least one counter, and, for each column of the array, a column conductor (CC) and a read circuit for providing a numerical value representing The illumination of the pixels of the column, the read circuit comprising: a first and a second sampling capacitance (C1, C2) and switches (K1, K2) for sampling and storing on these capacitors voltages representing the potential of the column conductor; a comparator (CMP) having a first input (El) connected to a first terminal of the first capacitance (C1) and a second input (E2) connected to a first terminal of the second capacitor C2; a linear voltage ramp generator (RMP) having an output (Srmp) applied to a second terminal of the second capacitor and which is able to establish on this output either the reference potential or a linear voltage ramp in a ie, a linear voltage ramp in the other direction, a memory (MEM) for storing and storing the contents of the counter at one or more given times, means for controlling the switches for sampling simultaneously in both capacities. a potential for resetting the column conductor, and for sampling later, only in the first capacitance, a useful potential of the column conductor; control means of the ramp generator for imposing at the output thereof the reference potential at least during the phases of sampling the potential of the column conductor in the second capacitor, then to trigger the ramp in the first direction from the reference potential for a short fixed period, after sampling, and finally to then trigger the ramp in the second direction; - Means controlled by the comparator for storing the contents of the counter at the instant when the ramp in the second direction starts and the content at the moment when the comparator switches during this ramp, or the difference between these contents. 10