FR2928211A1 - Systeme et procede de traitement d'informations capables d'effectuer une notification d'etat detaillee. - Google Patents

Systeme et procede de traitement d'informations capables d'effectuer une notification d'etat detaillee. Download PDF

Info

Publication number
FR2928211A1
FR2928211A1 FR0951150A FR0951150A FR2928211A1 FR 2928211 A1 FR2928211 A1 FR 2928211A1 FR 0951150 A FR0951150 A FR 0951150A FR 0951150 A FR0951150 A FR 0951150A FR 2928211 A1 FR2928211 A1 FR 2928211A1
Authority
FR
France
Prior art keywords
information
sub
unit
central processing
main cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0951150A
Other languages
English (en)
Inventor
Takeo Miyajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Publication of FR2928211A1 publication Critical patent/FR2928211A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0778Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0787Storage of error reports, e.g. persistent data storage, storage using memory protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)

Abstract

L'invention concerne un système de traitement d'informations comprenant une unité centrale de traitement principale (1) pour traiter des informations d'objet, les informations étant un objet de traitement, une sous-unité centrale de traitement (6) adaptée pour fonctionner indépendamment de l'unité centrale de traitement principale (1). L'unité centrale de traitement principale (1) produit des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant. La sous-unité centrale de traitement (6) traite des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution.

Description

SYSTEME ET PROCEDE DE TRAITEMENT D'INFORMATIONS CAPABLES D'EFFECTUER UNE NOTIFICATION D'ETAT DETAILLEE DOMAINE DE L'INVENTION La présente invention concerne un système et un procédé de traitement d'informations capables d'effectuer une notification d'état détaillée même dans une situation difficile, et un programme informatique à cet effet.
CONTEXTE DE L'INVENTION Dans un système informatique général, un programme de démarrage est exécuté séquentiellement après la mise sous tension du système. Normalement, ce programme de démarrage effectue l'initialisation de dispositifs respectifs constituant le système informatique et conduit un test afin de savoir si chaque dispositif peut continuer ou non à fonctionner de façon stable et, après que les contenus exécutés aient été tous jugés comme étant normaux, il transfère la commande à un système d'exploitation. Par la suite, le système informatique continue à fonctionner sous le contrôle du système d'exploitation. Si, par exemple, l'initialisation n'est pas terminée normalement ou que le test est fini anormalement dans le processus ci-dessus, un procédé est généralement employé pour passer en traitement d'erreur. Toutefois, dans ce cas, depuis l'extérieur, il semble être un phénomène tel que le système informatique n'est pas établi sur un état exploitable indéfiniment ou, dans le cas où le système informatique est un appareil ayant un afficheur, comme un ordinateur personnel, un état sans affichage d'écran continue. Lorsqu'une telle situation se produit, une notification est faite à l'extérieur quant à l'endroit où un problème existe dans le système informatique ou une défaillance ou une anomalie concernant un disque dur du système informatique est détectée, analysée, et enregistrée. Les arts connexes de ce dernier sont décrits, par exemple, dans les publications de demandes de brevet japonais non examinées (JP-A) N° 2007-172096, Hei 02-190945, et Hei 09-170932.
RESUME DE L'INVENTION Toutefois, l'analyse de défaillance selon les arts connexes ci-dessus présente les problèmes suivants. D'abord, étant donné que la notification d'état est effectuée de manière simple, la quantité d'informations obtenues à partir de celle-ci est très petite et ainsi il est plutôt difficile d'identifier une cause d'une défaillance uniquement sur la base des informations obtenues. Par exemple, lorsqu'un problème survient dans une mémoire principale, alors que seulement un phénomène selon lequel NG (une défaillance) s'est produit(e) dans un test de mémoire est affiché avec un code simple, il n'est souvent pas possible d'obtenir des informations concernant sa valeur d'adresse ou concernant quelles données ont été écrites. En outre, lorsqu'il y a un problème dans une CPU 30 (unité centrale de traitement) principale ou une E/S (entrée/sortie) même, le démarrage est inhibé tandis qu'une notification vers l'extérieur ne peut pas être effectuée du tout et donc une opération d'analyse de longue durée est requise pour élucider la cause. Un objet exemplaire de cette invention consiste par conséquent à fournir un système de traitement d'informations, un procédé de traitement d'informations, et un programme informatique capables d'effectuer une notification d'état détaillée même dans une situation où il est difficile pour un opérateur d'identifier le contenu d'une défaillance depuis l'extérieur comme lorsqu'il y a une défaillance immédiatement après le démarrage du système. D'autres objets de la présente invention deviendront clairs au fur et à mesure de l'avancée de la description. Selon un aspect exemplaire de la présente invention, est fourni un système de traitement d'informations qui comprend une unité centrale de traitement principale qui exécute le traitement d'informations d'objet, les informations étant un objet de traitement, et produit des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant, et une sous-unité centrale de traitement qui est connectée à l'unité centrale de traitement principale, fonctionne indépendamment de l'unité centrale de traitement principale, et traite des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution.
Selon un autre mode de réalisation exemplaire de la présente invention, est fourni un procédé de traitement d'informations dans un système de traitement d'informations comprenant une unité centrale de traitement principale pour traiter des informations d'objet, les informations étant un objet de traitement.
Le procédé comprend la préparation d'une sous-unité centrale de traitement adaptée pour fonctionner indépendamment de l'unité centrale de traitement principale, le fait d'amener l'unité centrale de traitement principale à produire des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant, et le fait d'amener la sous-unité centrale de traitement à traiter des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution. Selon encore un autre mode de réalisation exemplaire de la présente invention, est fourni un programme informatique pour exploiter un système de traitement d'informations comprenant une unité centrale de traitement principale pour traiter des informations d'objet, les informations étant un objet de traitement, et une sous-unité centrale de traitement adaptée pour fonctionner indépendamment de l'unité centrale de traitement principale. Le programme informatique comprend les étapes consistant à amener l'unité centrale de traitement principale à produire des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant et à amener la sous-unité centrale de traitement à traiter des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution. Un effet exemplaire de la présente invention est qu'il est possible d'effectuer une notification d'état détaillée même dans une situation où il est difficile pour un opérateur d'identifier le contenu d'une défaillance depuis l'extérieur comme lorsqu'il y a une défaillance immédiatement après le démarrage du système.
BREVE DESCRIPTION DES FIGURES La figure 1 est un schéma fonctionnel d'un système informatique en tant qu'exemple d'un système de traitement d'informations selon un mode de réalisation exemplaire de cette invention ; et la figure 2 est un schéma fonctionnel d'un système informatique selon un art connexe.
DESCRIPTION DU MODE DE REALISATION EXEMPLAIRE En se référant à la figure 1, un système de traitement d'informations selon un mode de réalisation exemplaire de cette invention sera décrit en utilisant un système informatique. Le système informatique de la figure 1 comprend une CPU principale 1, une RAM (mémoire vive) 2 et une ROM (mémoire morte) 3 chacune connectées à la CPU principale 1, et une carte de circuit 20 avec au moins ces composants montés dessus. La CPU principale 1 est une unité centrale de traitement principale du système informatique et traite des informations d'objet, les informations étant un objet de traitement. La RAM 2 est un dispositif de stockage principal pour stocker temporairement des instructions et des données nécessaires pour des opérations et des contrôles arithmétiques par la CPU principale 1. La ROM 3 est un dispositif de stockage non volatil stockant un programme de démarrage qui est lu par la CPU principale 1. La CPU principale 1 lit séquentiellement des instructions et des données depuis la ROM 3 et exécute une initialisation et des tests nécessaires pour le démarrage du système. Généralement, pour accélérer le traitement, il y a des cas où la CPU principale 1 ne lit pas directement les instructions et les données depuis la ROM 3, mais les copie une fois et les transfère à la RAM 2 et les lit depuis la RAM 2. Le système informatique de la figure 1 comprend en outre des moyens d'entrée/sortie 4 connectés à la CPU principale 1 et des moyens d'affichage 5 connectés aux moyens d'entrée/sortie 4. Les moyens d'entrée/sortie 4 sont des moyens pour sortir, vers l'extérieur, des codes qui sont sortis selon la progression de l'exécution du programme de démarrage par la CPU principale 1. Les moyens d'affichage 5 sont un dispositif d'affichage pour afficher ces codes. Les moyens d'entrée/sortie 4 sont un dispositif d'entrée/sortie général, mais ne sont pas un dispositif dédié à l'affichage de la progression de l'exécution du programme de démarrage ci-dessus. Le système informatique de la figure 1 comprend en 30 outre une sous-CPU (sous-unité centrale de traitement) 6, une sous-ROM (sous-dispositif de stockage) 7, une mémoire de sauvegarde 8, un convertisseur A/N (analogique/numérique) (moyens d'entrée) 9, et un port de communication 10. La sous-CPU 6 fonctionne selon un programme de commande stocké dans la sous-ROM 7 de façon à recevoir une notification d'état en provenance de la CPU principale 1 comme un message, analyse le message, et journalise un résultat d'analyse dans la mémoire de sauvegarde 8. La sous-CPU 6 est une CPU qui fonctionne complètement indépendamment de la CPU principale 1 et est même capable de contrôler par elle-même le port de communication 10, selon les besoins, afin de sortir des informations de journal par l'intermédiaire du port de communication 10.
La mémoire de sauvegarde 8 est un dispositif de stockage volatil sauvegardé par une batterie ou similaire même si l'alimentation électrique sur la carte de circuit 20 est déconnectée, ou un dispositif de stockage non volatil. Le convertisseur A/N 9 surveille la température sur la carte de circuit 20 et les valeurs de tension en des parties respectives et notifie successivement à la sous-CPU 6 des valeurs numériques correspondant à ces valeurs surveillées. En outre, le convertisseur A/N 9 sert à surveiller des états de signaux de commande, comme un signal d'horloge et un signal de réinitialisation, importants pour le démarrage du système. Le port de communication 10 fonctionne sous le contrôle de la sous-CPU 6. La sous-CPU 6 reçoit une commande en provenance de la CPU principale 1 et sort des informations journalisées dans la mémoire de sauvegarde 8 par l'intermédiaire du port de communication 10. La sous-ROM 7 et le convertisseur A/N 9 peuvent être incorporés dans la sous-CPU 6. En outre, bien que la figure 1 montre la configuration où la CPU principale 1, la RAM 2, la ROM 3, les moyens d'entrée/sortie 4, et la sous-CPU 6 partagent tous un bus système commun, il y a également un cas où un bus CPU et un bus d'entrée/sortie sont séparés à cause de l'accélération de la CPU ces dernières années, non limité ainsi à la configuration de bus illustrée. Etant donné que la CPU principale 1, la RAM 2, la ROM 3, et les moyens d'entrée/sortie 4 sont des composants d'un système informatique général et sont ainsi bien connus de l'homme du métier et, de surcroît, ne sont pas directement liés à cette invention, une explication détaillée de ceux-ci est omise. Maintenant, le fonctionnement du système informatique de la figure 1 va être décrit.
Naturellement, le système informatique effectue ce fonctionnement selon un programme informatique, ce qui sera clair d'après la description suivante. Il est supposé que la carte de circuit 20 est mise sous tension et que la CPU principale 1 a commencé l'exécution d'un programme de démarrage. Ce programme de démarrage vise principalement à effectuer un réglage initial des dispositifs à semi-conducteur respectifs sur la carte de circuit 20 et à conduire un test de chaque dispositif dans le but d'amorcer un système d'exploitation sans problème ultérieur. Par conséquent, le programme de démarrage se présente sous la forme d'un programme minimum nécessaire pour démarrer normalement le système et ainsi n'est pas un programme destiné à réaliser la fonction et l'objet du système informatique. Par exemple, dans un appareil comme un ordinateur personnel général, il s'agit d'un programme d'initialisation ( boot ) devant être traité avant l'affichage de l'écran. Après que la CPU principale 1 a commencé l'exécution du programme de démarrage, le réglage initial et les tests des dispositifs respectifs sont exécutés séquentiellement. Dans ce cas, la CPU principale 1 notifie séquentiellement un contenu d'exécution en détail à la sous-CPU 6 et, de plus, notifie simultanément des informations de temps à des points temporels correspondants à la sous-CPU 6. C'est-à-dire, la CPU principale 1 produit séquentiellement des informations d'article indiquant un contenu d'exécution et des points temporels correspondants et les fournit à la sous-CPU 6. Par exemple, il est supposé qu'un mode de fonctionnement A est établi comme réglage initial d'un mode de fonctionnement d'un certain dispositif. Il est en outre supposé que lorsque le mode de fonctionnement A est défini, un autre état de circuit est commuté de l'état X à l'état Y. Le programme de démarrage détecte la commutation de l'état de circuit de l'état X à l'état Y après l'établissement du mode de fonctionnement A. A titre d'exemple, une description sera donnée du réglage d'un port d'entrée/sortie universel qui est généralement utilisé. D'abord, il est supposé que, dans un état immédiatement après la réinitialisation du système, le port d'entrée/sortie universel est établi comme un port d'entrée sur la base d'une spécification de celui-ci. Ici, si le circuit est conçu pour utiliser ce port dans le mode de sortie, il est nécessaire d'établir ce port en mode de sortie sur le programme de démarrage pour permettre au système de fonctionner. Après l'établissement en mode de sortie, la valeur de sortie du port devrait changer selon une valeur écrite par la CPU principale 1. Par conséquent, la CPU principale 1 écrit une valeur correcte après l'établissement en mode de sortie, lit un état de celle-ci par la CPU principale 1 même, et compare des données d'écriture et des données de lecture. Si ces données concordent les unes avec les autres, il peut être jugé que le port d'entrée/sortie universel est réglé correctement. Des dispositifs ayant diverses fonctions sont montés dans un système informatique général. Des procédés de détection pour ces dispositifs sont variés et il est nécessaire de juger des états de ceux-ci un par un de la manière ci-dessus. Comme décrit ci-dessus, des informations de réglage et des informations de résultat de test conjointement avec des informations de temps correspondantes sont notifiées successivement à la sous-CPU 6 comme informations d'exécution par la CPU principale 1. Le but de transférer les informations de temps est d'ajouter d'autres informations comme, par exemple, s'il y a ou non une régularité dans le temps des occurrences de défaillance ou si l'intervalle d'exécution du programme est ou non anormalement long. Les informations sont notifiées dans un certain format de message, mais un procédé de notification n'est pas particulièrement limité. La sous-CPU 6 reçoit successivement les informations d'exécution en provenance de la CPU principale 1 et, simultanément, obtient du convertisseur A/N 9 des états de température sur la carte de circuit 20 et des valeurs de tension de l'alimentation électrique des dispositifs comme informations d'état indiquant des états du système informatique, surveille des états de signaux, comme des signaux de réinitialisation et d'horloge, circulant sur la carte de circuit 20 et considérés comme étant importants pour le fonctionnement du système, et stocke ces informations additionnelles et les informations d'exécution notifiées par la CPU principale 1 collectivement dans la mémoire de sauvegarde 8. C'est- à-dire, pendant la réception des informations d'exécution en provenance de la CPU principale 1, la sous-CPU 6 traite les informations d'état indiquant les états du système informatique et stocke les résultats du traitement dans la mémoire de sauvegarde 8. La mémoire de sauvegarde 8 a une capacité suffisante de sorte qu'elle puisse stocker ces informations de journal d'opération pendant, par exemple, plusieurs heures. Ici, si une défaillance se produit si bien qu'un fonctionnement stable suivant n'est pas garanti, le programme de démarrage passe généralement en traitement d'erreur et ainsi un traitement suivant comme le réglage initial n'est pas exécuté. Dans ce cas, en amenant la sous-CPU 6 à sortir des informations de journal de la mémoire de sauvegarde 8 par l'intermédiaire du port de communication 10, il est possible de savoir ce qui s'est passé jusqu'au moment précédant immédiatement l'occurrence de la défaillance.
Etant donné que la mémoire de sauvegarde 8 est une mémoire sauvegardée ou non volatile, il est également possible d'éteindre l'alimentation du système informatique et d'effectuer une analyse dans un endroit différent.
Il existe des cas où le système informatique démarre normalement dans le cas d'une défaillance du type qui se produit par intermittence. Dans ce cas, il est également possible d'amener la CPU principale 1 à obtenir des informations de journal de la mémoire de sauvegarde 8 et de les sortir par l'intermédiaire des moyens d'entrée/sortie 4. Etant donné que, comme décrit précédemment, les moyens d'entrée/sortie 4 sont un circuit d'entrée/sortie général, les informations peuvent être sorties en connectant l'Ethernet (marque déposée), un dispositif USB ( Universal Serial Bus ), ou similaire à celui-ci. Dans ce cas, il n'est pas nécessaire de préparer séparément un appareil comme un ordinateur personnel pour la connexion au port de communication 10.
Comme décrit ci-dessus, immédiatement après le démarrage du système, la CPU principale 1 notifie séquentiellement, dans un format de message, un contenu d'initialisation qui est exécuté en ces points temporels, un contenu de test après l'initialisation, et des informations de temps correspondantes à la sous-CPU 6. Pendant la réception de ces informations, la sous-CPU 6 obtient des informations de température et de tension en des parties respectives depuis le convertisseur A/N 9 connecté à la sous-CPU 6 et surveille en outre des états d'un signal d'horloge, d'un signal de réinitialisation, et d'autres signaux de commande importants pour le démarrage du système, dont tous sont effectués dans un traitement simultané, et en outre, la sous-CPU 6 journalise les résultats ainsi obtenus dans la mémoire de sauvegarde 8 dont le contenu est maintenu même si l'alimentation électrique est déconnectée, et sort des informations de journal dans la mémoire de sauvegarde 8 par l'intermédiaire du port de communication 10 sous le contrôle de la sous-CPU 6. Selon ce procédé, même si une défaillance se produit qui est difficile à identifier depuis l'extérieur à cause de l'occurrence de la défaillance qui est dans un état avant l'amorçage du système d'exploitation ou similaire, étant donné qu'il y a des informations de journal détaillées concernant l'occurrence de la défaillance en corrélation avec le traitement exécuté en ce point temporel, une résolution rapide peut être réalisée. En outre, étant donné que des informations additionnelles comme des états de température et de tension de la carte de circuit 20, qui peuvent être une cause de la l'occurrence de la défaillance, sont également journalisées, il est possible de savoir immédiatement ce qui s'est passé en ce point temporel. Même dans un état où une défaillance se produit dans la CPU principale 1 même, si bien qu'il n'est pas possible de communiquer avec la sous-CPU 6, la sous-CPU 6 fonctionne de façon autonome pour surveiller l'état de fonctionnement et obtenir des valeurs de température et de tension et, par conséquent, il est possible d'obtenir cet état depuis le port de communication 10.
Comme décrit ci-dessus, étant donné que la surveillance de la journalisation de l'état de fonctionnement est effectuée par la sous-CPU 6 qui fonctionne indépendamment de la CPU principale 1, il est possible de procéder rapidement à une maintenance dès qu'il y a défaillance du système. En outre, comparé au procédé conventionnel qui sort seulement un code simple, il est possible d'obtenir des informations de journal d'opération détaillées et des informations concernant un environnement d'exploitation au moment de l'occurrence de la défaillance et, par conséquent, il est possible d'identifier rapidement une cause de l'occurrence de la défaillance. En outre, étant donné que la sous-CPU 6 fonctionne indépendamment et de façon autonome de la CPU principale 1, même si la CPU principale 1 ne peut pas fonctionner pour une cause quelconque, un minimum d'informations, comme, par exemple, des états de température et de tension au niveau des éléments respectifs et des états de signaux de réinitialisation et de signaux d'horloge à ces points temporels, peuvent etre obtenues et journalisées. Etant donné que ces informations de journal peuvent être sorties par l'intermédiaire du port de communication 10 qui fonctionne sous le contrôle de la sous-CPU 6, l'analyse de défaillance est autorisée même si la CPU principale 1 ne fonctionne pas du tout.
Comme décrit ci-dessus, selon le système informatique de la figure 1, il devient facile d'identifier une cause au moment de l'occurrence d'une défaillance du système, en particulier, concernant un problème dans un état où le système ne démarre pas du tout, et ainsi il est possible d'effectuer une opération d'analyse de défaillance très rapidement. En outre, étant donné que la sous-CPU peut fonctionner indépendamment de la CPU principale et de façon autonome, même si la CPU principale se trouve dans un état d'incapacité de fonctionnement, il est possible de sortir des informations de journal depuis la mémoire de sauvegarde. Cela permet de saisir facilement les états de fonctionnement jusqu'à l'occurrence de la défaillance, alors que, conventionnellement, lorsqu'une CPU principale se trouve dans un état d'incapacité de fonctionnement, un débogueur ne fonctionne pas non plus et ainsi une opération d'analyse de défaillance est tout-à-fait difficile.
Maintenant, un système de traitement d'informations selon un autre mode de réalisation exemplaire de cette invention va être décrit en utilisant un système informatique général. La configuration de base du système informatique décrit ici est la même que celle du système informatique de la figure 1. Dans le système informatique de la figure 1, la CPU principale 1 communique des informations de journal d'opération à la sous-CPU 6 par traitement du programme de démarrage, alors que, dans ce système informatique, les informations de journal d'opération sont mises en tampon une fois dans une RAM 2 et ensuite transférées par DMA (accès direct mémoire) à une sous-CPU 6. Pour réaliser cela, par exemple, un temporisateur est fourni du côté de la sous-CPU 6 et celle-ci exécute un traitement visant à effectuer une correspondance entre des informations de surveillance et des informations de temps ajoutées aux informations transférées depuis une CPU principale 1 par l'intermédiaire de la RAM 2. Le système de traitement d'informations selon ce mode de réalisation exemplaire peut réaliser une opération et un effet équivalents à ceux du système de traitement d'informations décrit en détail en utilisant le système informatique de la figure 1. Divers modes de réalisation exemplaires de cette 15 invention seront énumérés dans les articles 1 à 19 suivants. 1. Système de traitement d'informations comprenant : une unité centrale de traitement principale 1 qui 20 exécute le traitement d'informations d'objet, les informations étant un objet de traitement, et produit des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant ; et une sous-unité centrale de traitement 6 qui est 25 connectée à l'unité centrale de traitement principale, fonctionne indépendamment de l'unité centrale de traitement principale, et traite des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations 30 d'exécution. 2. Système de traitement d'informations selon l'article 1, dans lequel l'unité centrale de traitement principale 1 produit les informations d'exécution immédiatement après le démarrage du système de traitement d'informations. 3. Système de traitement d'informations selon l'article 1, comprenant en outre des moyens d'entrée 9 connectés à la sous-unité centrale de traitement 6 pour entrer les informations d'état dans la sous-unité centrale de traitement 6. 4. Système de traitement d'informations selon l'article 3, comprenant en outre une carte de circuit 20, dans lequel les moyens d'entrée 9 obtiennent au moins une entre la température et la tension en des parties respectives de la carte de circuit 20 et produisent les informations d'état. 5. Système de traitement d'informations selon l'article 1, comprenant en outre une mémoire de sauvegarde 8 connectée à la sous-unité centrale de traitement 6 et adaptée pour maintenir le contenu même si une source d'alimentation est déconnectée, dans lequel la sous-unité centrale de traitement 6 journalise un résultat de traitement des informations d'état dans la mémoire de sauvegarde 8. 6. Système de traitement d'informations selon l'article 5, comprenant en outre un port de communication 10 connecté à la sous-unité centrale de traitement 6, dans lequel la sous-unité centrale de traitement 6 sort des informations de journal dans la mémoire de sauvegarde 8 par l'intermédiaire du port de communication 10. 7. Système de traitement d'informations selon l'article 1, comprenant en outre un sous-dispositif de stockage non volatil 7 connecté à la sous-unité centrale de traitement 6 et stockant un programme de commande, dans lequel la sous-unité centrale de traitement 6 fonctionne selon le programme de commande. 8. Système de traitement d'informations selon l'article 1, comprenant en outre un dispositif de stockage principal 2 pour stocker temporairement des informations nécessaires au fonctionnement de l'unité centrale de traitement principale 1, un dispositif de stockage non volatil 3 stockant un programme de démarrage pour l'unité centrale de traitement principale, des moyens d'entrée/sortie 4 pour un code produit selon la progression de l'exécution du programme de démarrage par l'unité centrale de traitement principale 1, et des moyens d'affichage 5 connectés aux moyens d'entrée/sortie 4 pour afficher le code. 9. Procédé de traitement d'informations dans un système de traitement d'informations comprenant une unité centrale de traitement principale 1 pour traiter des informations d'objet, les informations étant un objet de traitement, le procédé comprenant : la préparation d'une sous-unité centrale de traitement 6 adaptée pour fonctionner indépendamment de l'unité centrale de traitement principale 1 ; le fait d'amener l'unité centrale de traitement principale 1 à produire des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant ; et le fait d'amener la sous-unité centrale de traitement 6 à traiter des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution. 10. Procédé de traitement d'informations selon l'article 9, comprenant le fait d'amener l'unité centrale de traitement principale 1 à produire les informations d'exécution immédiatement après le démarrage du système de traitement d'informations. 11. Procédé de traitement d'informations selon l'article 9, comprenant la production des informations d'état sur la base d'au moins une entre la température et la tension à des parties respectives d'une carte de circuit 20 incluse dans le système de traitement d'informations. 12. Procédé de traitement d'informations selon l'article 9, comprenant en outre : la préparation d'une mémoire de sauvegarde 8 connectée à la sous-unité centrale de traitement 6 et adaptée pour maintenir le contenu même si une source d'alimentation est déconnectée ; et le fait d'amener la sous-unité centrale de traitement 6 à journaliser un résultat de traitement des informations d'état dans la mémoire de sauvegarde 8. 13. Procédé de traitement d'informations selon l'article 9, comprenant en outre le fait d'amener la sous-unité centrale de traitement 6 à sortir des informations de journal dans la mémoire de sauvegarde 8 par l'intermédiaire d'un port de communication 10 connecté à la sous-unité centrale de traitement 6. 14. Procédé (par exemple un programme informatique) pour exploiter un système de traitement d'informations comprenant une unité centrale de traitement principale 1 pour traiter des informations d'objet, les informations étant un objet de traitement, et une sous-unité centrale de traitement 6 adaptée pour fonctionner indépendamment de l'unité centrale de traitement principale 1, le programme informatique comprenant les étapes consistant à : amener l'unité centrale de traitement principale 1 à produire des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant ; et amener la sous-unité centrale de traitement 6 à traiter des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution. 15. Procédé selon l'article 14, comprenant une étape consistant à amener l'unité centrale de traitement principale 1 à produire les informations d'exécution immédiatement après le démarrage du système de traitement d'informations. 16. Procédé selon l'article 14, dans lequel le système de traitement d'informations comprend en outre une carte de circuit 20 et des moyens d'entrée 9 connectés à la sous-unité centrale de traitement 6, et le procédé comprend en outre une étape consistant à amener les moyens d'entrée 9 à obtenir au moins une entre la température et la tension à des parties respectives de la carte de circuit 20 et à produire les informations d'état. 17. Procédé selon l'article 14, dans lequel le système de traitement d'informations comprend en outre une mémoire de sauvegarde 8 connectée à la sous-unité centrale de traitement 6 et adaptée pour maintenir le contenu même si une source d'alimentation est déconnectée, et le procédé comprend en outre une étape consistant à amener la sous-unité centrale de traitement 1 à journaliser un résultat de traitement des informations d'état dans la mémoire de sauvegarde 8. 18. Procédé selon l'article 17, comprenant en outre une étape consistant à amener la sous-unité centrale de traitement 6 à sortir des informations de journal depuis la mémoire de sauvegarde 8. 19. Procédé selon l'article 14, dans lequel le système de traitement d'informations comprend en outre un sous-dispositif de stockage non volatil 7 connecté à la sous-unité centrale de traitement 6 et stockant un programme de commande pour faire fonctionner la sous-unité centrale de traitement 1, et le procédé comprend en outre une étape consistant à faire fonctionner la sous-unité centrale de traitement 6 selon le programme de commande. Ici, en se référant à la figure 2, un système de traitement d'informations selon un art connexe va être décrit en utilisant un système informatique général. Le système informatique illustré comprend une CPU 11, une RAM 12, une ROM 13, et une E/S (entrée/sortie) 14 et exécute séquentiellement un programme de démarrage stocké dans la ROM 13 après la mise sous tension du système. Normalement, un tel programme de démarrage effectue l'initialisation des dispositifs respectifs constituant le système informatique et conduit un test afin de savoir si chaque dispositif peut continuer ou non à fonctionner de façon stable et, après que les contenus exécutés sont tous jugés comme étant normaux, il transfère la commande à un système d'exploitation. Par la suite, le système informatique continue à fonctionner sous le contrôle du système d'exploitation. Si, dans le processus ci-dessus, une situation se produit dans laquelle le système informatique s'avère ne pas être établi sur un état exploitable pendant une période indéterminée, tel qu'observé depuis l'extérieur, ou, dans le cas du système informatique qui est un appareil ayant un afficheur, comme un ordinateur personnel, un état sans affichage d'écran continue tel qu'observé depuis l'extérieur, une notification est faite à l'extérieur afin d'indiquer l'endroit où un problème existe dans les composants du système informatique. En tant que procédé pour la notification, une technique est utilisée consistant à sortir une valeur spécifique selon la progression de l'exécution du programme de démarrage par l'intermédiaire de l'E/S 14 ou, à un point temporel de passage en traitement d'erreur, à effectuer un son bourdonnant correspondant. Par exemple, en sortant des valeurs en utilisant les moyens d'affichage 15 par l'intermédiaire de l'E/S 14 de sorte que 01 soit affiché lors de l'achèvement de l'initialisation de la RAM 12 et que 02 soit affiché lors de l'achèvement du test de la RAM 12, il est possible de notifier lequel des dispositifs n'a pas été initialisé ou lequel des tests a été anormal. En variante, une technique est utilisée consistant à faire un son bourdonnant spécifique dans le traitement d'erreur selon une erreur générée pour donner ainsi une notification à l'extérieur afin de signaler quel type d'erreur est généré maintenant de sorte que le traitement soit arrêté.
Toutefois, il est tout-à-fait difficile d'identifier une cause de la défaillance en se basant uniquement sur les informations ci-dessus. Par exemple, lorsqu'un problème survient dans la RAM 12, alors que seulement un phénomène selon lequel NG (une défaillance) s'est produit(e) dans le test de la mémoire est affiché avec un code simple, il n'est souvent pas possible d'obtenir des informations concernant sa valeur d'adresse ou concernant quelles données ont été écrites. En outre, lorsqu'il y a un problème dans la CPU 1 ou l'E/S 14 même, le démarrage est inhibé tandis qu'une notification vers l'extérieur ne peut pas être effectuée du tout et donc une opération d'analyse de longue durée est requise pour élucider la cause.
Bien que l'invention ait été particulièrement montrée et décrite en référence à des modes de réalisation exemplaires de celle-ci, l'invention n'est pas limitée à ces modes de réalisation. L'homme du métier comprendra que divers changements dans la forme et les détails peuvent y être apportés sans sortir de l'esprit ni de la portée de la présente invention telle que définie par les revendications.

Claims (19)

REVENDICATIONS
1. Système de traitement d'informations caractérisé en ce qu'il comprend : une unité centrale de traitement principale (1) qui exécute un traitement d'informations d'objet, les informations étant un objet de traitement, et produit des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant ; et une sous-unité centrale de traitement (6) qui est connectée à l'unité centrale de traitement principale, fonctionne indépendamment de l'unité centrale de traitement principale, et traite des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution.
2. Système de traitement d'informations selon la revendication 1, dans lequel l'unité centrale de traitement principale (1) produit les informations d'exécution immédiatement après le démarrage.
3. Système de traitement d'informations selon la revendication 1, comprenant en outre des moyens d'entrée (9) connectés à la sous-unité centrale de traitement (6) pour entrer les informations d'état dans la sous-unité centrale de traitement (6).
4. Système de traitement d'informations selon la 30 revendication 3, comprenant en outre une carte de circuit (20), dans lequel les moyens d'entrée (9) obtiennent au moins une entre la température et la tension en des parties respectives de la carte de circuit (20) et produisent les informations d'état.
5. Système de traitement d'informations selon la revendication 1, comprenant en outre une mémoire de sauvegarde (8) connectée à la sous-unité centrale de traitement (6) et adaptée pour maintenir le contenu même si une source d'alimentation est déconnectée, dans lequel la sous-unité centrale de traitement (6) journalise un résultat de traitement des informations d'état dans la mémoire de sauvegarde (8).
6. Système de traitement d'informations selon la revendication 5, comprenant en outre un port de communication (10) connecté à la sous- unité centrale de traitement (6), dans lequel la sous-unité centrale de traitement (6) sort des informations de journal dans la mémoire de sauvegarde (8) par l'intermédiaire du port de communication (10).
7. Système de traitement d'informations selon la revendication 1, comprenant en outre un sous-dispositif de stockage non volatil (7) connecté à la sous-unité centrale de traitement (6) et stockant un programme de commande, dans lequel la sous-unité centrale de traitement (6) fonctionne selon le programme de commande.
8. Système de traitement d'informations selon la revendication 1, comprenant en outre un dispositif de stockage principal (2) pour stocker temporairement des informations nécessaires au fonctionnement de l'unité centrale de traitement principale (1), un dispositif de stockage non volatil (3) stockant un programme de démarrage pour l'unité centrale de traitement principale, des moyens d'entrée/sortie (4) pour un code produit selon la progression de l'exécution du programme de démarrage par l'unité centrale de traitement principale (1), et des moyens d'affichage (5) connectés aux moyens d'entrée/sortie (4) pour afficher le code.
9. Procédé de traitement d'informations dans un système de traitement d'informations comprenant une unité centrale de traitement principale (1) pour traiter des informations d'objet, les informations étant un objet de traitement, caractérisé en ce que ce procédé comprend : la préparation d'une sous-unité centrale de traitement (6) adaptée pour fonctionner indépendamment de l'unité centrale de traitement principale (1) ; le fait d'amener l'unité centrale de traitement principale (1) à produire des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant ; et le fait d'amener la sous-unité centrale de traitement (6) à traiter des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution.
10. Procédé de traitement d'informations selon la revendication 9, comprenant le fait d'amener l'unité centrale de traitement principale (1) à produire les informations d'exécution immédiatement après le démarrage du système de traitement d'informations.
11. Procédé de traitement d'informations selon la revendication 9, comprenant la production des informations d'état sur la base d'au moins une entre la température et la tension à des parties respectives d'une carte de circuit (20) incluse dans le système de traitement d'informations.
12. Procédé de traitement d'informations selon la 15 revendication 9, comprenant en outre : la préparation d'une mémoire de sauvegarde (8) connectée à la sous-unité centrale de traitement (6) et adaptée pour maintenir le contenu même si une source d'alimentation est déconnectée ; et le fait d'amener la sous-unité centrale de traitement (6) à journaliser un résultat de traitement des informations d'état dans la mémoire de sauvegarde.
13. Procédé de traitement d'informations selon la revendication 12, comprenant en outre le fait d'amener la sous-unité centrale de traitement (6) à sortir des informations de journal dans la mémoire de sauvegarde (8) par l'intermédiaire d'un port de communication connecté à la sous-unité centrale de traitement (6).
14. Procédé pour exploiter un système de traitement d'informations comprenant une unité centrale de traitement principale (1) pour traiter des informations d'objet, les informations étant un objet de traitement, et une sous-unité centrale de traitement adaptée (6) pour fonctionner indépendamment de l'unité centrale de traitement principale (1), caractérisé en ce que ce procédé comprend les étapes consistant à : amener l'unité centrale de traitement principale (1) à produire des informations d'exécution indiquant un contenu d'exécution et un point temporel correspondant ; et amener la sous-unité centrale de traitement (6) à traiter des informations d'état indiquant un état du système de traitement d'informations pendant la réception des informations d'exécution.
15. Procédé selon la revendication 14, comprenant une étape consistant à amener l'unité centrale de traitement principale (1) à produire les informations d'exécution immédiatement après le démarrage du système de traitement d'informations.
16. Procédé selon la revendication 14, dans lequel le système de traitement d'informations comprend en outre une carte de circuit (20) et des moyens d'entrée connectés à la sous-unité centrale de traitement (6), et le procédé comprend en outre une étape consistant à amener les moyens d'entrée (9) à obtenir au moins une entre la température et la tension à des parties respectives de la carte de circuit (20) et à produire les informations d'état.
17. Procédé selon la revendication 14, dans lequel le système de traitement d'informations comprend en outre une mémoire de sauvegarde (8) connectée à la sous-unité centrale de traitement (6) et adaptée pour maintenir le contenu même si une source d'alimentation est déconnectée, et le procédé comprend en outre une étape consistant à amener la sous-unité centrale de traitement (6) à journaliser un résultat de traitement des informations d'état dans la mémoire de sauvegarde (8) .
18. Procédé selon la revendication 17, comprenant en outre une étape consistant à amener la sous-unité centrale de traitement (6) à sortir des informations de journal depuis la mémoire de sauvegarde (8).
19. Procédé selon la revendication 14, dans lequel le système de traitement d'informations comprend en outre un sous-dispositif de stockage non volatil (7) connecté à la sous-unité centrale de traitement (6) et stockant un programme de commande pour faire fonctionner la sous-unité centrale de traitement (6), et le procédé comprend en outre une étape consistant à faire fonctionner la sous-unité centrale de traitement (6) selon le programme de commande.
FR0951150A 2008-02-29 2009-02-24 Systeme et procede de traitement d'informations capables d'effectuer une notification d'etat detaillee. Withdrawn FR2928211A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008049991A JP2009205633A (ja) 2008-02-29 2008-02-29 情報処理システム及び情報処理方法

Publications (1)

Publication Number Publication Date
FR2928211A1 true FR2928211A1 (fr) 2009-09-04

Family

ID=40951487

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0951150A Withdrawn FR2928211A1 (fr) 2008-02-29 2009-02-24 Systeme et procede de traitement d'informations capables d'effectuer une notification d'etat detaillee.

Country Status (4)

Country Link
US (1) US20090222633A1 (fr)
JP (1) JP2009205633A (fr)
FR (1) FR2928211A1 (fr)
TW (1) TW200941210A (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206097B2 (ja) * 2013-11-01 2017-10-04 富士通株式会社 情報処理装置、起動方法及び起動プログラム
JP6919597B2 (ja) * 2018-03-01 2021-08-18 オムロン株式会社 コンピュータおよびその制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729160A (en) * 1980-07-29 1982-02-17 Hitachi Ltd Information processor
JPH0619746A (ja) * 1992-07-03 1994-01-28 Mitsubishi Electric Corp 故障診断装置
JPH07319816A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd Cpuシステムにおけるロギング情報の収集方法
JP3461327B2 (ja) * 2000-05-17 2003-10-27 Necマイクロシステム株式会社 トレースメモリに制限されない長時間トレースシステム
US6968477B2 (en) * 2002-03-07 2005-11-22 International Business Machines Corporation System and method for system surveillance using firmware progress code
US6925540B2 (en) * 2002-05-02 2005-08-02 Intel Corporation Systems and methods for chassis identification
US7010639B2 (en) * 2003-06-12 2006-03-07 Hewlett-Packard Development Company, L.P. Inter integrated circuit bus router for preventing communication to an unauthorized port
US7577832B2 (en) * 2004-12-14 2009-08-18 Hewlett-Packard Development Company, L.P. Apparatus and method for booting a system
KR20060109522A (ko) * 2005-04-15 2006-10-23 삼성전자주식회사 컴퓨터 시스템 진단 방법 및 장치
US7676666B2 (en) * 2006-02-02 2010-03-09 Dell Products L.P. Virtual BIOS firmware hub
JP4586750B2 (ja) * 2006-03-10 2010-11-24 日本電気株式会社 コンピュータシステムおよび起動監視方法
US7853958B2 (en) * 2006-06-28 2010-12-14 Intel Corporation Virtual machine monitor management from a management service processor in the host processing platform
US8886985B2 (en) * 2008-07-07 2014-11-11 Raritan Americas, Inc. Automatic discovery of physical connectivity between power outlets and IT equipment

Also Published As

Publication number Publication date
TW200941210A (en) 2009-10-01
JP2009205633A (ja) 2009-09-10
US20090222633A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
EP0820013B1 (fr) Procédé de surveillance en temps réel d'un système informatique pour son administration et l'aide à sa maintenance en phase d'exploitation
FR2724026A1 (fr) Procede et dispositif pour l'identification de pannes dans un systeme complexe
FR2606903A1 (fr) Procede et dispositif de gestion de points d'arret dans un moniteur de logiciel
US8055887B2 (en) Dynamically updating barcode data
FR2697355A1 (fr) Appareil, système et procédé de surveillance d'un processus industriel continu.
US20100238037A1 (en) Alert protocol for indicating a failure condition in a distributed system
FR2882165A1 (fr) Systeme et procede de traitements embarques d'essais en vol
FR2928211A1 (fr) Systeme et procede de traitement d'informations capables d'effectuer une notification d'etat detaillee.
US8984484B2 (en) Video sequence recording during a testing session on a data processing device to enable fault detection
EP0543698B1 (fr) Dispositif d'éxploitation des informations relatives aux pannes détectées par une ou plusieurs unités centrales d'un aéronef
WO2016184912A1 (fr) Procede et systeme de prediction de la realisation d'un etat predetermine d'un objet
EP3304226B1 (fr) Procédé de surveillance et d'expertise du fonctionnement d'une installation industrielle pilotée par un contrôleur programmable et équipement mettant en oeuvre ledit procédé
EP1026589A1 (fr) Procédé et outil d'analyse et de localisation de pannes matérielles dans une machine informatique
WO2021116633A1 (fr) Plateforme de gestions de micro services concernant la gestion d'une batterie
WO2022228012A1 (fr) Procédé, appareil et système de gestion d'exception, et dispositif électronique
EP0170559A1 (fr) Système de contrôle et d'enregistrement d'évènements, destiné aux installations de sécurité
CN115662488A (zh) 一种ssd可靠性测试方法及系统
FR2707773A1 (fr) Circuit intégré du type microcontroleur à mémoire morte masquée contenant un programme générique de test, station de test et procédé de fabrication correspondants.
US20220245042A1 (en) Predicting motherboard connector failures
CN113535502B (zh) 用于服务器系统的错误日志收集方法
EP1418478B1 (fr) Appareil de lecture de connecteurs d'identification
EP1372074A1 (fr) Procédé et système de gestion des événements
EP3754506A1 (fr) Procédé de validation automatique de cots et dispositif pour la mise en oeuvre du procédé
FR2939532A1 (fr) Procede et dispositif de detection de non regression d'un systeme d'entree/sortie dans un environnement de simulation
US11822407B2 (en) Power fault detection for computing device expansion modules

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20131031