FR2916573A1

FR2916573A1 - Silicon-on-insulator substrate fabricating method for complementary MOS circuit, involves eliminating silicium oxide layer to reveal germanium layer, and waxing galium arsenide base metal from silicium oxide layer

Info

Publication number: FR2916573A1
Application number: FR0755157A
Authority: FR
Inventors: Jean Francois Damlencourt
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 2007-05-21
Filing date: 2007-05-21
Publication date: 2008-11-28

Abstract

The method involves providing a Silicon-on-insulator (SOI) substrate (1) with a silicium support (2) for supporting a dielectric layer (3) and a thin silicium layer (4), and forming epitaxy of a silicon-germanium layer from the silicium layer. The silicum layer is oxidized at high temperature till obtaining a germanium layer resting on the dielectric layer based on a germanium enrichment technique. The germanium layer is covered with a silicium oxide layer that is eliminated so as to reveal the germanium layer. Galium arsenide base metal is waxed from the silicium oxide layer.

Description

PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DEMETHOD FOR MANUFACTURING SOI SUBSTRATE ASSOCIATING ZONES BASED ON

SILICIUM ET DES ZONES A BASE DE GaAs SILICON AND ZONES BASED ON GaAs

DESCRIPTION DOMAINE TECHNIQUE L'invention se rapporte à un procédé de fabrication d'un substrat SOI associant des zones à base de silicium et des zones à base de GaAs. Par l'expression à base de GaAs , on entend aussi bien le matériau GaAs que les composés ternaires et quaternaires associées au GaAs comme par exemple InGaAs, InGaAsP, InGaAsAl, etc... ÉTAT DE LA TECHNIQUE ANTÉRIEURE Actuellement, la microélectronique sur silicium (CMOS) et la technologie des matériaux semiconducteurs III-V à base de GaAs (matériau très utilisé pour les applications optroniques) suivent des voies de réalisation technologiques distinctes. En effet, les dispositifs combinant des composants CMOS et des composants en GaAs sont obtenus généralement par des techniques d'hybridation telles que le report de composants en GaAs achevés sur des circuits CMOS achevés et leurs connexions électriques (par exemple par des fils conducteurs ou par des techniques de bosses ou bumps en anglais). L'une des raisons à cela est que les substrats utilisés pour réaliser des circuits CMOS ne sont pas les mêmes que ceux utilisés pour faire croître des matériaux GaAs. Les circuits CMOS sont réalisés sur des substrats de silicium massif ou sur des substrats SOI (silicium-sur-isolant) tandis que les matériaux GaAs sont obtenus par croissance sur des substrats en germanium ou sur des substrats en GeOI (germanium-sur-isolant) désorientés idéalement de 6 par rapport aux plans (001) ou encore sur des substrats massifs de GaAs. Ces voies de réalisation technologiques rendent, à l'heure actuelle, impossible la fabrication de circuits CMOS et la croissance de GaAs sur un même substrat. TECHNICAL FIELD The invention relates to a method for manufacturing an SOI substrate combining silicon-based zones and GaAs-based zones. GaAs-based expression is understood to mean both the GaAs material and the ternary and quaternary compounds associated with GaAs, for example InGaAs, InGaAsP, InGaAsAl, etc. STATE OF PRIOR ART Currently, silicon-based microelectronics ( CMOS) and GaAs-based III-V semiconductor material technology (a material widely used for optronic applications) follow distinct technological pathways. Indeed, the devices combining CMOS components and GaAs components are generally obtained by hybridization techniques such as the transfer of GaAs components completed on completed CMOS circuits and their electrical connections (for example by conducting wires or by mogul or bump techniques in English). One of the reasons for this is that the substrates used to make CMOS circuits are not the same as those used to grow GaAs materials. The CMOS circuits are made on solid silicon substrates or on SOI substrates (silicon-on-insulator) while the GaAs materials are obtained by growth on germanium substrates or on GeOI (germanium-on-insulator) substrates. ideally disoriented by 6 with respect to the (001) planes or on massive GaAs substrates. These technological embodiments make it currently impossible to manufacture CMOS circuits and the growth of GaAs on the same substrate.

La technique de report/connexion de composants GaAs sur un circuit CMOS présente plusieurs inconvénients. Cette technique est coûteuse, surtout si plusieurs composants à base de GaAs doivent être reportés sur un circuit CMOS. Il existe aussi une barrière technologique à la miniaturisation des objets. En effet, le report d'un composant GaAs sur un circuit CMOS se fait aujourd'hui avec une précision d'au mieux 1 }gym, ce qui nécessite de prévoir des règles de dessin très relâchées, d'où beaucoup de pertes de place et un handicap à la miniaturisation. En outre, cette technique est difficile à mettre en oeuvre car elle demande plus d'efforts à faire (en termes de design, de technologie,...) pour réduire les pertes de couplage d'un composant par rapport à un autre et cela bien souvent au détriment de la performance des composants. Une intégration monolithique sur un même substrat, c'est-à-dire un substrat comportant à la fois des zones Si ou SOI, pour réaliser des circuits CMOS, et des zones Ge ou GeOI désorienté (idéalement de 6 par rapport aux plans (001)), pour réaliser la croissance de GaAs, peut permettre de résoudre certains des inconvénients mentionnés ci-dessus. Le document WO 2004/010496 Al divulgue un procédé de réalisation d'un substrat présentant une zone en GaAs coexistant avec une zone en silicium. La fabrication d'un tel substrat débute par le collage d'une couche de germanium sur un substrat de silicium recouvert d'une couche d'oxyde de silicium. Par élimination partielle de la couche de germanium suivie d'étapes de croissance, ou obtient une zone de silicium adjacente à une zone de GaAs épitaxiée sur du germanium. Ce procédé présente plusieurs inconvénients. Le substrat de départ est un substrat GeOI, donc un substrat rare et cher. Le germanium servant à la croissance de GaAs est non désorienté, ce qui peut provoquer des problèmes de domaines d'antiphase lors de la croissance de GaAs. Les dispositifs en silicium sont réalisés sur du silicium massif. On ne peut donc pas bénéficier des avantages électrostatiques du SOI (réduction des effets de canaux courts, réduction des capacités de jonction, gains en radiofréquence,...). De manière générale, ce procédé ne permet pas une cointégration SOI-GeOI-GaAsOI. Le brevet US 6 171 936 B1 divulgue un procédé de fabrication d'une structure présentant des zones en GaAs coexistant avec des zones en silicium à partir duquel on forme des zones en SiGe via des couches tampon en SiGe graduel. Les composants CMOS sont réalisés sur le silicium massif et des couches de GaAs sont épitaxiées sur du germanium terminant les zones en SiGe et à partir de surfaces de germanium non- désorientées. Ce procédé présente plusieurs inconvénients. Les dispositifs en silicium sont réalisés sur du silicium massif, ce qui présente les mêmes inconvénients que pour le procédé du document WO 2004/010 496 Al. La réalisation de la couche de GaAs se fait via la croissance de couches tampon de SiGe graduel qui présentent une épaisseur importante (plusieurs }gym), ce qui revient cher et engendre une contrainte mécanique pouvant être gênante. En effet, une plaque déformée est difficile à traiter. Enfin, le GaAs n'est pas sur isolant , ce qui entraîne les mêmes remarques que pour les dispositifs en silicium. EXPOSÉ DE L'INVENTION L'invention permet de remédier aux inconvénients de l'art antérieur. Il est proposé un procédé de fabrication d'un substrat SOI associant au moins une zone à base de silicium et au moins une zone en matériau à base de GaAs dans la couche mince du substrat SOI, le procédé étant caractérisé en ce qu'il comprend les étapes suivantes . - fourniture d'un substrat SOI comprenant un support présentant une face en matériau diélectrique supportant une couche mince de silicium, la couche mince de silicium étant d'orientation parallèle au plan (100) ou (110) ou (111) ou étant désorientée d'un angle compris entre 2 et 10 - préservation d'au moins une zone de la couche mince de silicium, - épitaxie, à partir de la couche mince de silicium non préservée, d'une couche de Si1_XGex, -oxydation à haute température, selon la technique d'enrichissement en germanium, jusqu'à obtenir une couche de germanium reposant sur la face en matériau diélectrique du support, la couche de germanium étant alors recouverte d'une couche d'oxyde de silicium, - élimination de la couche d'oxyde de silicium, révélant ainsi la couche de germanium, - croissance de matériau à base de GaAs à partir du germanium révélé à l'étape précédente. De préférence, la couche de silicium présente une face en silicium désorienté d'un angle compris entre 4 et 8 . De préférence encore, la couche de silicium présente une face en silicium désorienté d'un angle de 6 . Le matériau diélectrique du support peut être choisi parmi SiO2, Si3N4 et Al2O3. The transfer / connection technique of GaAs components on a CMOS circuit has several disadvantages. This technique is expensive, especially if several GaAs-based components have to be carried over to a CMOS circuit. There is also a technological barrier to the miniaturization of objects. Indeed, the transfer of a GaAs component on a CMOS circuit is today with a precision of at best 1} gym, which requires to provide very relaxed design rules, resulting in a lot of space loss and a handicap to miniaturization. In addition, this technique is difficult to implement because it requires more effort to do (in terms of design, technology, ...) to reduce the coupling losses of one component compared to another and this often at the expense of component performance. A monolithic integration on the same substrate, that is to say a substrate comprising both Si or SOI zones, to produce CMOS circuits, and Ge or GeOI zones disoriented (ideally 6 with respect to the planes (001 )), to achieve the growth of GaAs, can solve some of the disadvantages mentioned above. WO 2004/010496 A1 discloses a method for producing a substrate having a GaAs zone coexisting with a silicon zone. The manufacture of such a substrate begins with the bonding of a germanium layer on a silicon substrate covered with a silicon oxide layer. By partial elimination of the germanium layer followed by growth steps, or obtains a silicon zone adjacent to a GaAs zone epitaxied on germanium. This method has several disadvantages. The starting substrate is a GeOI substrate, therefore a rare and expensive substrate. The germanium used for the growth of GaAs is non-disoriented, which can cause problems of antiphase domains during the growth of GaAs. The silicon devices are made on solid silicon. We can not therefore benefit from the electrostatic advantages of the SOI (reduction of the effects of short channels, reduction of the junction capacities, gains in radiofrequency, ...). In general, this method does not allow SOI-GeOI-GaAsOI cointegration. US Patent 6,171,936 B1 discloses a method of manufacturing a structure having GaAs areas coexisting with silicon areas from which SiGe areas are formed via graded SiGe buffer layers. The CMOS components are made on solid silicon and GaAs layers are epitaxially grown on germanium terminating the SiGe zones and from non-disoriented germanium surfaces. This method has several disadvantages. The silicon devices are made on solid silicon, which has the same disadvantages as for the method of document WO 2004/010 496 A1. The GaAs layer is produced by the growth of gradual SiGe buffer layers which present a large thickness (several} gym), which is expensive and generates a mechanical stress that can be troublesome. Indeed, a deformed plate is difficult to treat. Finally, the GaAs is not insulator, which leads to the same remarks as for silicon devices. DISCLOSURE OF THE INVENTION The invention overcomes the disadvantages of the prior art. There is provided a method of manufacturing an SOI substrate associating at least one silicon-based area and at least one zone of GaAs-based material in the thin layer of the SOI substrate, the method being characterized in that it comprises the following steps. supply of an SOI substrate comprising a support having a dielectric material face supporting a thin layer of silicon, the silicon thin film being oriented parallel to the (100) or (110) or (111) plane or being disoriented by an angle of between 2 and 10 - preservation of at least one zone of the thin layer of silicon, - epitaxy, from the thin layer of unsprung silicon, of a layer of Si1_XGex, -oxidation at high temperature, according to the germanium enrichment technique, until a germanium layer resting on the dielectric material side of the support, the germanium layer being then covered with a layer of silicon oxide, - elimination of the layer of germanium, silicon oxide, thus revealing the germanium layer; - growth of GaAs-based material from the germanium revealed in the previous step. Preferably, the silicon layer has a silicon face disoriented by an angle of between 4 and 8. More preferably, the silicon layer has a silicon face disoriented by an angle of 6. The dielectric material of the support may be selected from SiO 2, Si 3 N 4 and Al 2 O 3.

L'étape de préservation d'au moins une zone de la couche mince de silicium peut consister à déposer une couche de protection sur ladite zone de la couche mince de silicium. Le procédé peut comporter en outre la préservation d'au moins une zone de germanium obtenu afin d'y empêcher la croissance de matériau à base de GaAs. Au moins un composant, notamment un composant électronique, peut être réalisé dans ladite zone de silicium avant l'étape de préservation d'au moins une zone de la couche mince de silicium. The step of preserving at least one zone of the thin silicon layer may consist in depositing a protective layer on said zone of the thin silicon layer. The method may further include preserving at least one germanium zone obtained to prevent the growth of GaAs-based material therein. At least one component, in particular an electronic component, can be made in said silicon zone before the step of preserving at least one zone of the thin silicon layer.

Selon un mode de réalisation, après la croissance du matériau à base de GaAs, on réalise d'abord au moins un composant, notamment un composant électronique, dans la zone de silicium, puis au moins un composant, notamment un composant opto-électronique, dans la zone en matériau à base de GaAs. Selon une application particulière, au moins un composant électronique est réalisé dans ladite zone en silicium, au moins un récepteur transformant un signal optique en signal électrique est réalisé dans ladite zone en germanium préservée, au moins un émetteur transformant un signal électrique en signal optique est réalisé dans ladite zone en matériau à base de GaAs, au moins un premier guide optique et un deuxième guide optique sont réalisés à partir d'une zone préservée de la couche mince de silicium, de sorte que le premier guide optique permet de véhiculer un signal optique jusqu'au récepteur qui transmet un signal électrique correspondant à une entrée du composant électronique, et de sorte que le deuxième guide optique permet de véhiculer un signal optique correspondant à un signal électrique émis par une sortie du composant électrique et transitant par l'émetteur. According to one embodiment, after the growth of the GaAs-based material, at least one component, in particular an electronic component, is first made in the silicon zone, then at least one component, in particular an opto-electronic component, in the area made of GaAs material. According to a particular application, at least one electronic component is made in said silicon zone, at least one receiver transforming an optical signal into an electrical signal is produced in said preserved germanium zone, at least one transmitter transforming an electrical signal into an optical signal is formed in said zone made of GaAs-based material, at least a first optical waveguide and a second optical waveguide are made from a preserved zone of the thin silicon layer, so that the first optical waveguide conveys a signal optical to the receiver which transmits an electrical signal corresponding to an input of the electronic component, and so that the second optical guide can convey an optical signal corresponding to an electrical signal emitted by an output of the electrical component and passing through the transmitter .

BRÈVE DESCRIPTION DES DESSINS L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels : - les figures 1A à 1F sont des vues en coupe transversale illustrant le procédé de fabrication selon la présente invention, - la figure 2 est une vue de dessus 5 montrant un exemple de circuits CMOS reliés par des interconnexions optiques. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS L'invention permet de réaliser sur un même 10 substrat à la fois des zones SOI appropriées à la réalisation de N-CMOS (on choisira l'orientation de la couche de silicium de cette zone en fonction de l'application, par exemple du silicium (100) pour les applications CMOS) et des zones de GeOI (dont la couche 15 de Ge est désorientée ou non désorientée par rapport au plan (100)) appropriées à la croissance de GaAs. Le GaAs est avantageusement utilisé pour ses propriétés optiques (laser) ou électriques (transistors HBT, HEMT ou N-MOS) car la mobilité des électrons dans le GaAs 20 est très élevée. Les figures 1A à 1F sont des vues en coupe transversale illustrant le procédé de fabrication selon la présente invention. La figure 1A montre un substrat SOI 1 25 approprié pour la mise en oeuvre de la présente invention. Le substrat 1 comprend un support 2 en silicium d'orientation (100), (110) ou (111). Le support 2 supporte une couche de matériau diélectrique 3 et une couche mince de silicium 4. La couche de 30 matériau diélectrique 3 peut être du SiO2, du Si3N4 ou de l'Al203. De préférence, cette couche est en oxyde thermique. La couche mince 4 est en silicium d'orientation parallèle au plan (100), (110) ou (111) ou désorientée d'un angle compris entre 2 et 10 , typiquement entre 4 et 8 et idéalement 6 . BRIEF DESCRIPTION OF THE DRAWINGS The invention will be better understood and other advantages and particularities will appear on reading the following description, given by way of non-limiting example, accompanied by the appended drawings among which: FIGS. 1A to 1F Fig. 2 is a top view showing an example of CMOS circuits connected by optical interconnects. DETAILED DESCRIPTION OF PARTICULAR EMBODIMENTS The invention makes it possible to produce on the same substrate at the same time SOI zones suitable for the production of N-CMOS (the orientation of the silicon layer of this zone will be chosen according to the application, eg silicon (100) for CMOS applications) and GeOI areas (whose Ge layer is disoriented or non-disoriented with respect to the (100) plane) suitable for GaAs growth. GaAs is advantageously used for its optical (laser) or electrical properties (HBT, HEMT or N-MOS transistors) because the mobility of electrons in GaAs 20 is very high. Figs. 1A to 1F are cross-sectional views illustrating the manufacturing method according to the present invention. Figure 1A shows an SOI substrate 1 suitable for carrying out the present invention. The substrate 1 comprises a silicon support 2 of orientation (100), (110) or (111). The support 2 supports a layer of dielectric material 3 and a thin layer of silicon 4. The layer of dielectric material 3 may be SiO 2, Si 3 N 4 or Al 2 O 3. Preferably, this layer is in thermal oxide. The thin film 4 is made of silicon oriented parallel to the (100), (110) or (111) plane or disoriented by an angle of between 2 and 10, typically between 4 and 8 and ideally 6.

La suite du procédé va permettre d'obtenir, dans cet exemple de réalisation, un substrat présentant, au niveau de la couche active, une zone de silicium et une zone de GaAs. Pour cela, on conserve et on protège le silicium de la couche mince à l'endroit désiré pour la zone de silicium et on substitue le silicium de la couche mince à l'endroit désiré pour la zone de GaAs. La figure 1B montre une couche formant masque de protection 9 formée sur la couche mince 4. Le masque de protection 9 peut être en nitrure de silicium. Un tel masque de protection permet de préserver des zones de la couche mince de silicium où il est prévu de réaliser un ou plusieurs N-MOS. Aux endroits non masqués, il peut être prévu d'obtenir la croissance de GaAs et/ou de réaliser un ou plusieurs P- MOS. Ensuite, on fait croître par épitaxie une couche de SiGe (ou de Si1_XGex) 5 sur la zone de la couche mince de silicium 4 non préservée par le masque de protection 9. C'est ce que montre la figure 1C. On procède ensuite à une étape d'enrichissement en germanium. Cette étape repose d'une part sur la miscibilité totale du germanium et du silicium (qui ont la même structure cristalline), d'autre part sur la différence d'affinité chimique entre le germanium et le silicium vis-à-vis de l'oxygène. On peut se référer à ce sujet à l'article A Novel Fabrication Technique of Ultrathin and Relaxed SiGe Buffer Layers with High Ge Fraction for Sub-100 nm Strained Silicon-on-Insulator MOSFETs de T. TEZUKA et al., Jpn. J. Appl. Phys. Vol. 40 (2001), 2866-2874. Une oxydation haute température, à une température comprise entre 900 C et 1200 C, par exemple 1050 C, de la couche de SiGe 5 est réalisée. L'oxydation est menée de façon à consommer le silicium de la couche de SiGe 5 et celui de la partie de la couche mince 4 sous-jacente à la couche 5, pour former de l'oxyde de silicium. Le germanium n'étant pas soluble dans SiO2, il est confiné au contact de la couche de matériau diélectrique 3. A l'issue de cette étape d'oxydation, on obtient la structure représentée à la figure 1D où la référence 6 désigne la couche de germanium obtenue, la référence 7 désigne la couche d'oxyde de silicium résultant de l'oxydation et la référence 4' désigne la partie subsistante de la couche mince de silicium. Si le silicium de la couche mince 4 est désorienté d'un angle de 6 , la couche de germanium sur isolant obtenue est aussi désorientée d'un angle de 6 . Ensuite, le masque de protection 9 et la couche d'oxyde de silicium 7 sont éliminés. Cette élimination peut se faire par voie humide. On peut utiliser H3PO4 pour éliminer la couche de protection 9 si celle-ci est en SiN et HF pour éliminer la couche de SiO2 7. Ces gravures sont sélectives l'une par rapport à l'autre et l'ordre de gravure est peu important. Malgré tout, on peut préférer éliminer d'abord SiN puis la couche d'oxyde 7. On obtient la structure représentée à la figure 1E et qui présente une partie 4' en silicium juxtaposée à une couche 6 de germanium. Ensuite, comme le montre la figure 1F, on fait croître une couche de GaAs 8 sur la couche de germanium 6. Le germanium et le GaAs ayant des paramètres de maille concordants, un angle de désorientation de 6 de la couche de germanium permet d'éviter les problèmes liés aux domaines d'antiphase lors de la croissance. La zone de silicium permettra la réalisation de composants selon la technologie CMOS. Chronologiquement, en fonctions des budgets thermiques que peuvent subir chaque type de composant, on peut par exemple réaliser : - d'abord des MOSFET sur le substrat SOI (dans la future zone de silicium) de la figure 1A, puis la formation de germanium et de GaAs et enfin les composants sur la zone de GaAs ; ou - d'abord la formation de germanium et de GaAs, ensuite les MOSFET sur la zone du silicium et enfin les composants sur la zone de GaAs. L'invention n'est pas limitée à la croissance du matériau GaAs. Elle s'applique également aux composés ternaires et quaternaires associés aux GaAs, comme par exempel InGaAs, InGaAsP, InGaAsAl, etc... Grâce à l'invention, il est possible d'obtenir sur un même substrat des zones SOI, des zones GeOI (en protégeant une zone de germanium avant la croissance de GaAs sur une autre zone de germanium) et des zones GaAs sur GeOI. Cette approche est intéressante pour réaliser des circuits avec interconnexions optiques intra-puces du type : - CMOS et guides optiques sur SOI, - émetteurs de lumière (par transformation d'un signal électrique en un signal lumineux) sur GaAs, - détecteurs de lumière (par transformation d'un signal lumineux en un signal électrique) sur GeOI. La figure 2 est une vue de dessus illustrant cette possibilité. Cette vue montre deux circuits CMOS 11 et 12 réalisés sur SOI, deux émetteurs de lumière réalisés sur GeOI 13 et 15, deux détecteurs de lumière réalisés sur GaAs 14 et 16 et deux guides optiques 17 et 18 réalisés en utilisant Si comme coeur de guide et SiO2 comme couches de confinement. The remainder of the process will make it possible to obtain, in this exemplary embodiment, a substrate having, at the level of the active layer, a silicon zone and a GaAs zone. For this purpose, the silicon is preserved and protected from the thin layer at the desired location for the silicon zone and the silicon of the thin layer is substituted at the desired location for the GaAs zone. Figure 1B shows a protective mask layer 9 formed on the thin layer 4. The protective mask 9 may be silicon nitride. Such a protective mask makes it possible to preserve areas of the thin layer of silicon where it is intended to produce one or more N-MOS. In non-masked areas, it can be expected to grow GaAs and / or to make one or more P-MOS. Then, epitaxially grown a layer of SiGe (or Si1_XGex) 5 on the area of the thin silicon layer 4 not preserved by the protective mask 9. This is shown in Figure 1C. An enrichment step in germanium is then carried out. This step relies on the total miscibility of germanium and silicon (which have the same crystalline structure), on the other hand on the difference in chemical affinity between germanium and silicon vis-à-vis the oxygen. One can refer to this topic in the article A Novel Technical Fabrication of Ultrathin and Relaxed SiGe Buffer Layers with High Ge Fraction for Sub-100 nm Strained Silicon-on-Insulator MOSFETs by T. TEZUKA et al., Jpn. J. Appl. Phys. Flight. 40 (2001), 2866-2874. A high temperature oxidation, at a temperature of between 900 ° C. and 1200 ° C., for example 1050 ° C., of the SiGe 5 layer is carried out. The oxidation is conducted so as to consume the silicon of the SiGe layer 5 and that of the part of the thin layer 4 underlying layer 5, to form silicon oxide. Since germanium is not soluble in SiO 2, it is confined in contact with the layer of dielectric material 3. At the end of this oxidation step, the structure shown in FIG. 1D is obtained where reference 6 designates the layer of germanium obtained, the reference 7 designates the silicon oxide layer resulting from the oxidation and the reference 4 'designates the remaining part of the thin layer of silicon. If the silicon of the thin layer 4 is disoriented by an angle of 6, the resulting germanium on insulator layer is also disoriented by an angle of 6. Then, the protective mask 9 and the silicon oxide layer 7 are eliminated. This removal can be done wet. H3PO4 can be used to remove the protective layer 9 if it is made of SiN and HF to eliminate the SiO 2 layer 7. These etchings are selective with respect to each other and the etching order is not important. . Nevertheless, it may be preferable to first eliminate SiN and then the oxide layer 7. The structure shown in FIG. 1E is obtained and which has a silicon portion 4 'juxtaposed with a layer 6 of germanium. Then, as shown in FIG. 1F, a layer of GaAs 8 is grown on the germanium layer 6. The germanium and the GaAs having matching mesh parameters, a disorientation angle of 6 of the germanium layer makes it possible to avoid problems related to antiphase domains during growth. The silicon zone will allow the realization of components according to the CMOS technology. Chronologically, as a function of the thermal budgets that each type of component can undergo, it is possible for example to realize: first MOSFETs on the SOI substrate (in the future silicon zone) of FIG. 1A, then the formation of germanium and GaAs and finally the components on the GaAs zone; or - first the formation of germanium and GaAs, then the MOSFETs on the silicon zone and finally the components on the GaAs zone. The invention is not limited to the growth of the GaAs material. It also applies to ternary and quaternary compounds associated with GaAs, as for example InGaAs, InGaAsP, InGaAsAl, etc. Thanks to the invention, it is possible to obtain on the same substrate SOI zones, GeOI zones. (by protecting a germanium zone before GaAs growth on another germanium zone) and GaAs zones on GeOI. This approach is interesting for making circuits with intra-chip optical interconnections of the type: - CMOS and optical guides on SOI, - light emitters (by transformation of an electrical signal into a light signal) on GaAs, - light detectors ( by transforming a light signal into an electrical signal) on GeOI. Figure 2 is a top view illustrating this possibility. This view shows two CMOS circuits 11 and 12 made on SOI, two light emitters made on GeOI 13 and 15, two light detectors made on GaAs 14 and 16 and two optical guides 17 and 18 made using Si as the guide core and SiO2 as confinement layers.

Ainsi des flux d'information peuvent circuler dans les deux sens entre les circuits CMOS 11 et 12. Un signal électrique émis par le circuit CMOS 12 est transformé en signal lumineux par l'émetteur de lumière 13. Ce signal lumineux est véhiculé par le guide optique 17 jusqu'au détecteur 14 qui fournit un signal électrique au circuit CMOS 11. Un signal électrique émis par le circuit CMOS 11 est transformé en signal lumineux par l'émetteur de lumière 15. Ce signal lumineux est véhiculé par le guide optique 18 jusqu'au détecteur 16 qui fournit un signal électrique au circuit CMOS 12. Cette approche peut être mise en oeuvre en jouant à la fois sur les épaisseurs d'oxyde (par contrôle de gravure et/ou de dépôt) et sur l'épaisseur de couches épitaxiées. Par exemple, il est possible de graver l'oxyde enterré et de contrôler l'épaisseur de Ge, pour pouvoir réaliser un émetteur ou un détecteur dans la couche de GaAs qui soit aligné avec des composants actifs ou passifs situés dans la couche de Si, afin de minimiser les pertes de couplage. Thus information flows can flow in both directions between the CMOS circuits 11 and 12. An electrical signal emitted by the CMOS circuit 12 is transformed into a light signal by the light emitter 13. This light signal is conveyed by the guide 17 to the detector 14 which supplies an electrical signal to the CMOS circuit 11. An electrical signal emitted by the CMOS circuit 11 is transformed into a light signal by the light emitter 15. This light signal is conveyed by the optical guide 18 until to the detector 16 which supplies an electrical signal to the CMOS circuit 12. This approach can be implemented by playing at the same time on the oxide thicknesses (by control of etching and / or deposition) and on the thickness of layers epitaxial. For example, it is possible to burn the buried oxide and to control the thickness of Ge, to be able to realize a transmitter or a detector in the layer of GaAs which is aligned with active or passive components located in the Si layer, to minimize coupling losses.

Claims

A method of manufacturing an SOI substrate associating at least one silicon-based area (4 ') and at least one area of GaAs-based material (8) in the thin layer of the SOI substrate (1), the method characterized in that it comprises the following steps: - supply of an SOI substrate (1) comprising a support having a dielectric material face supporting a thin layer of silicon (4), the thin silicon layer (4) being of orientation parallel to the plane (100) or (110) or (111) or being disoriented by an angle of between 2 and 10, - preservation of at least one zone (4 ') of the thin layer of silicon (4) ), - epitaxially, from the thin layer of unspreserved silicon, a layer of Si1_XGex (5), -oxidation at high temperature, according to the germanium enrichment technique, to obtain a layer of germanium ( 6) resting on the dielectric material face of the support, the germanium layer (6) being then coated with a silicon oxide layer (8), - removal of the silicon oxide layer, thereby revealing the germanium layer, --growth of GaAs-based material (8) from the germanium (7) disclosed in FIG. 'previous step.

2. The method of claim 1, wherein the thin layer of silicon (4) has a silicon surface disoriented by an angle between 4 and 8.

3. The method of claim 2, wherein the thin silicon layer (4) has a silicon face disoriented by an angle of 6.

4. Method according to any one of claims 1 to 3, wherein the dielectric material of the support is made of material selected from SiO2, Si3N4 and Al2O3.

5. Method according to any one of claims 1 to 4, wherein the step of preserving at least one area of the thin silicon layer (4 ') comprises depositing a protective layer (9) on said area. of the thin layer of silicon.

6. Method according to any one of claims 1 to 5, further comprising the preservation of at least one germanium zone obtained to prevent the growth of GaAs-based material.

7. Method according to any one of claims 1 to 6, wherein at least one component is made in said silicon zone before the step of preserving at least one zone of the thin silicon layer.

8. Process according to any one of claims 1 to 6, wherein, after the growth of the GaAs-based material, at least one component is first made in the silicon zone, then at least one component in the zone. made of GaAs material.

9. The method of claim 6, wherein at least one electronic component (11, 12) is formed in said silicon zone, at least one receiver (14, 16) transforming an optical signal into an electrical signal is produced in said zone. preserved germanium, at least one transmitter (13, 15) transforming an electrical signal into an optical signal is produced in said zone made of GaAs-based material, at least a first optical guide (17) and a second optical guide (18) are produced from a preserved area of the thin silicon layer, so that the first optical guide (17) can convey an optical signal to the receiver (14, 16) which transmits an electrical signal corresponding to an input of the component electronics (11, 12), and so that the second optical guide (18) can convey an optical signal corresponding to an electrical signal emitted by an output of the electrical component (11, 12) and passing through the emitting tor (13, 15).