FR2851859A1 - Voltage follower interface circuit includes input branches and single output branch with complementary transistors supplying low impedance output - Google Patents
Voltage follower interface circuit includes input branches and single output branch with complementary transistors supplying low impedance output Download PDFInfo
- Publication number
- FR2851859A1 FR2851859A1 FR0302422A FR0302422A FR2851859A1 FR 2851859 A1 FR2851859 A1 FR 2851859A1 FR 0302422 A FR0302422 A FR 0302422A FR 0302422 A FR0302422 A FR 0302422A FR 2851859 A1 FR2851859 A1 FR 2851859A1
- Authority
- FR
- France
- Prior art keywords
- input
- branch
- transistor
- transistors
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/301—CMOS common drain output SEPP amplifiers
- H03F3/3011—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage
- H03F3/3013—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage using a common drain driving stage, i.e. follower stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/301—CMOS common drain output SEPP amplifiers
- H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
Description
CIRCUIT D' INTERFACEINTERFACE CIRCUIT
La présente invention concerne le domaine des circuits intégrés. The present invention relates to the field of integrated circuits.
La présente invention concerne les circuits dlinterface permettant de recopier un signal de tension variable avec un éventuel décalage de tension prédéterminé. The present invention relates to interface circuits making it possible to copy a variable voltage signal with a possible predetermined voltage offset.
Un exemple connu d'un tel circuit d'interface est un amplificateur opérationnel monté en suiveur. A known example of such an interface circuit is an operational amplifier mounted as a follower.
Un inconvénient de ce circuit est que, dans le cas o le circuit de charge présente une faible impédance d'entrée, il 10 est nécessaire que l'amplificateur opérationnel soit constitué de très gros transistors pour assurer une recopie de tension correcte. A drawback of this circuit is that, in the case where the load circuit has a low input impedance, it is necessary that the operational amplifier be made up of very large transistors to ensure correct voltage copying.
Un autre inconvénient de ce circuit est qu'il ne permet pas de recopier un signal ayant une grande excursion de 15 tension. En effet, selon le mode de réalisation de l'amplificateur opérationnel, quand le signal d'entrée est proche d'une des tensions d'alimentation, le signal de sortie sature. Another drawback of this circuit is that it does not make it possible to copy a signal having a large voltage excursion. Indeed, according to the embodiment of the operational amplifier, when the input signal is close to one of the supply voltages, the output signal saturates.
Un autre inconvénient de ce circuit est qu'il ne permet pas de recopier un signal avec un décalage constant. Another drawback of this circuit is that it does not make it possible to copy a signal with a constant offset.
Un objet de la présente invention est de prévoir un circuit d'interface peu volumineux capable de commander des circuits de charge présentant une faible impédance d'entrée. An object of the present invention is to provide a low-volume interface circuit capable of controlling load circuits having a low input impedance.
Un autre objet de la présente invention est de prévoir un tel circuit d'interface capable de recopier un signal présentant une grande excursion de tension. Another object of the present invention is to provide such an interface circuit capable of copying a signal having a large voltage excursion.
Un autre objet de la présente invention est de prévoir 5 un tel circuit d'interface capable de recopier un signal avec un décalage constant. Another object of the present invention is to provide such an interface circuit capable of copying a signal with a constant offset.
Pour atteindre ces objets, la présente invention prévoit un circuit d'interface comprenant une ou deux branches d'entrée et une branche de sortie, chaque branche étant connectée 10 entre des bornes d'alimentation supérieure et inférieure, chaque branche d'entrée comprenant un transistor dont l'électrode de commande est connectée à l'entrée du circuit d'interface, une des deux autres électrodes du transistor étant reliée à une des bornes d'alimentation, une source de courant étant placée entre 15 l'autre des bornes d'alimentation et un noeud intermédiaire relié à la dernière électrode du transistor par l'intermédiaire éventuellement d'une ou de plusieurs diodes, la branche de sortie comprenant deux transistors complémentaires, dont les électrodes de commande sont reliées aux noeuds intermédiaires 20 d'une des branches d'entrée ou à l'entrée du circuit, une des électrodes de chacun des transistors complémentaires étant connectée à la sortie du circuit, la dernière électrode de chacun des transistors étant connectée à une borne d'alimentation. To achieve these objects, the present invention provides an interface circuit comprising one or two input branches and one output branch, each branch being connected between upper and lower supply terminals, each input branch comprising a transistor, the control electrode of which is connected to the input of the interface circuit, one of the other two electrodes of the transistor being connected to one of the supply terminals, a current source being placed between the other of the terminals d power supply and an intermediate node connected to the last electrode of the transistor optionally via one or more diodes, the output branch comprising two complementary transistors, the control electrodes of which are connected to the intermediate nodes 20 of one of the input branches or at the input of the circuit, one of the electrodes of each of the complementary transistors being connected to the output of the circuit , the last electrode of each of the transistors being connected to a supply terminal.
Dans un mode de réalisation du circuit d'interface 25 susmentionné, les transistors sont des transistors CMOS, l'électrode de commande d'un transistor étant sa grille, les deux autres électrodes étant ses source et drain. In one embodiment of the above-mentioned interface circuit 25, the transistors are CMOS transistors, the control electrode of a transistor being its gate, the other two electrodes being its source and drain.
Dans un mode de réalisation du circuit d'interface susmentionné, la branche de sortie comprend un transistor PMOS 30 et un transistor NMOS, les drains des transistors PMOS et NMOS étant reliés à la sortie du circuit, la source du transistor PMOS étant reliée à la borne d'alimentation supérieure, la source du transistor NMOS étant reliée à la borne d'alimentation inférieure. In one embodiment of the above-mentioned interface circuit, the output branch comprises a PMOS transistor 30 and an NMOS transistor, the drains of the PMOS and NMOS transistors being connected to the output of the circuit, the source of the PMOS transistor being connected to the upper supply terminal, the source of the NMOS transistor being connected to the lower supply terminal.
Dans une variante du mode de réalisation décrit cidessus, le circuit comprend des première et seconde branches d'entrée, la première branche d'entrée comprenant un transistor PMOS dont le drain est connecté à la borne d'alimentation inférieure, la 5 source de courant de la première branche d'entrée étant placée entre la source du transistor PMOS de la première branche d'entrée et la borne d'alimentation supérieure, la seconde branche d'entrée comprenant un transistor NMOS dont le drain est connecté à la borne d'alimentation supérieure, la source de courant de la 10 seconde branche d'entrée étant placée entre la source du transistor NMOS et la borne d'alimentation inférieure, les grilles des transistors NMOS et PMOS étant connectées à l'entrée du circuit, la grille du transistor NMOS de la branche de sortie étant connectée à la source du transistor PMOS de la première 15 branche d'entrée, la grille du transistor PMOS de la branche de sortie étant connectée à la source du transistor NMOS de la seconde branche d'entrée. In a variant of the embodiment described above, the circuit comprises first and second input branches, the first input branch comprising a PMOS transistor whose drain is connected to the lower supply terminal, the current source of the first input branch being placed between the source of the PMOS transistor of the first input branch and the upper power supply terminal, the second input branch comprising an NMOS transistor whose drain is connected to the terminal of upper supply, the current source of the second input branch being placed between the source of the NMOS transistor and the lower supply terminal, the gates of the NMOS and PMOS transistors being connected to the input of the circuit, the gate of the NMOS transistor of the output branch being connected to the source of the PMOS transistor of the first input branch, the gate of the PMOS transistor of the output branch being connected t at the source of the NMOS transistor of the second input branch.
Dans une autre variante du mode de réalisation décrit ci-dessus, le circuit comprend une seule branche d'entrée, la 20 première branche d'entrée comprenant un transistor PMOS dont le drain est connecté à la borne d'alimentation inférieure et la grille connectée à l'entrée du circuit d'interface, la source du transistor PMOS étant connectée à la cathode d'une diode, la source de courant de la branche d'entrée étant placée entre 25 l'anode de la diode et la borne d'alimentation supérieure, la grille du transistor NMOS de la branche de sortie étant connectée à la source du transistor PMOS de la branche d'entrée, la grille du transistor PMOS de la branche de sortie étant connectée à l'entrée du circuit. In another variant of the embodiment described above, the circuit comprises a single input branch, the first input branch comprising a PMOS transistor whose drain is connected to the lower supply terminal and the gate connected at the input of the interface circuit, the source of the PMOS transistor being connected to the cathode of a diode, the current source of the input branch being placed between the anode of the diode and the terminal upper power supply, the gate of the NMOS transistor of the output branch being connected to the source of the PMOS transistor of the input branch, the gate of the PMOS transistor of the output branch being connected to the input of the circuit.
Dans une autre variante du mode de réalisation décrit ci-dessus, le circuit comprend des première et seconde branches d'entrée, la première branche d'entrée comprenant un transistor NMOS dont le drain est connecté à la borne d'alimentation supérieure, la source de courant de la première branche d'entrée 35 étant placée entre la source du transistor NMOS de la première branche d'entrée et la borne d'alimentation inférieure, la seconde branche d'entrée comprenant un transistor NMOS dont le drain est connecté à la borne d'alimentation supérieure, la source du transistor NMOS de la seconde branche étant connectée 5 à l'anode d'une première diode, la cathode de la première diode étant connectée à l'anode d'une seconde diode, la source de courant de la seconde branche d'entrée étant placée entre la cathode de la seconde diode et la borne d'alimentation inférieure, les grilles des transistors NMOS des première et seconde 10 branche d'entrée étant connectées à l'entrée du circuit d'interface, la grille du transistor NMOS de la branche de sortie étant connectée à la source du transistor NMOS de la première branche d'entrée, la grille du transistor PMOS de la branche de sortie étant connectée à la cathode de la seconde diode. In another variant of the embodiment described above, the circuit comprises first and second input branches, the first input branch comprising an NMOS transistor whose drain is connected to the upper supply terminal, the source current of the first input branch 35 being placed between the source of the NMOS transistor of the first input branch and the lower supply terminal, the second input branch comprising an NMOS transistor whose drain is connected to the upper supply terminal, the source of the NMOS transistor of the second branch being connected to the anode of a first diode, the cathode of the first diode being connected to the anode of a second diode, the current source of the second input branch being placed between the cathode of the second diode and the lower supply terminal, the grids of the NMOS transistors of the first and second 10 input branch being connected at the input of the interface circuit, the gate of the NMOS transistor of the output branch being connected to the source of the NMOS transistor of the first input branch, the gate of the PMOS transistor of the output branch being connected to the cathode of the second diode.
Dans un mode de réalisation du circuit susmentionné, la source de chacun des transistors du circuit est connectée au substrat du transistor. In one embodiment of the above-mentioned circuit, the source of each of the transistors of the circuit is connected to the substrate of the transistor.
Dans un mode de réalisation du circuit susmentionné, les transistors sont des transistors bipolaires, l'électrode de 20 commande d'un transistor étant sa base, les deux électrodes étant ses émetteur et collecteur. In one embodiment of the above-mentioned circuit, the transistors are bipolar transistors, the control electrode of a transistor being its base, the two electrodes being its emitter and collector.
De plus, la présente invention prévoit un circuit de pompe de charge comprenant des premier et second transistors PMOS commandés par des premiers signaux complémentaires, des 25 premier et second transistors NMOS commandés par des seconds signaux complémentaires, une première source de courant étant placée entre une borne de tension supérieure et les sources des transistors PMOS, une seconde source de courant étant placée entre une borne de tension inférieure et les sources des tran30 sistors NMOS, les drains des premiers transistors étant reliés à la sortie du circuit, les drains des seconds transistors étant reliés à un noeud intermédiaire, la sortie du circuit étant reliée à l'entrée d'un circuit d'interface tel que décrit cidessus, la sortie du circuit d'interface étant reliée au noeud 35 intermédiaire. Furthermore, the present invention provides a charge pump circuit comprising first and second PMOS transistors controlled by first complementary signals, first and second NMOS transistors controlled by second complementary signals, a first current source being placed between a upper voltage terminal and the sources of the PMOS transistors, a second current source being placed between a lower voltage terminal and the sources of the NMOS tran30 sistors, the drains of the first transistors being connected to the output of the circuit, the drains of the second transistors being connected to an intermediate node, the output of the circuit being connected to the input of an interface circuit as described above, the output of the interface circuit being connected to the intermediate node.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 représente un circuit d'interface selon la présente invention; la figure 2 représente un circuit d'interface selon une variante de réalisation de la présente invention; la figure 3 représente un circuit d'interface selon une autre variante de réalisation de la présente invention; et la figure 4 représente un circuit de pompe de charge incluant un circuit d'interface selon la présente invention. These objects, characteristics and advantages, as well as others of the present invention will be explained in detail in the following description of particular embodiments given without limitation in relation to the attached figures, among which: FIG. 1 represents a circuit interface according to the present invention; FIG. 2 represents an interface circuit according to an alternative embodiment of the present invention; FIG. 3 represents an interface circuit according to another alternative embodiment of the present invention; and Figure 4 shows a charge pump circuit including an interface circuit according to the present invention.
La figure 1 est un schéma d'un circuit d'interface 15 selon la présente invention. Le circuit d'interface 1 comprend deux branches d'entrée bel et be2 et une branche de sortie bsl. Figure 1 is a diagram of an interface circuit 15 according to the present invention. The interface circuit 1 comprises two input branches bel and be2 and an output branch bsl.
Chacune de ces branches est placée entre une borne d'alimentation positive vdd et la masse gnd, la borne vdd valant par exemple 2,5 volts. La branche d'entrée bel comprend un tran20 sistor PMOS Pl et une source de courant Il. Le drain du transistor Pi est relié à la masse. La source de courant Il est placée entre la borne vdd et la source du transistor Pi. La grille du transistor Pi est reliée à l'entrée E1 du circuit d'interface 1. La branche d'entrée be2 comprend un transistor 25 NMOS Ni et une source de courant I2. Le drain du transistor Ni est relié à la borne vdd. La source de courant I2 est placée entre la masse et la source du transistor Ni. La grille du transistor Ni est reliée à l'entrée E1. La branche de sortie bsl comprend un transistor NMOS N2 et un transistor PMOS P2. La 30 grille du transistor N2 est reliée au point intermédiaire A1 entre la source de courant Il et la source du transistor Pi. La grille du transistor P2 est reliée au point intermédiaire B1 entre la source de courant I2 et la source du transistor Ni. Le drain du transistor N2 est relié à la borne vdd et le drain du transistor P2 est relié à la masse. Les sources des transistors N2 et P2 sont reliées à la sortie S1 du circuit d'interface 1. Each of these branches is placed between a positive supply terminal vdd and the ground gnd, the terminal vdd being equal for example to 2.5 volts. The bel input branch includes a PMOS Pl tran20 sistor and an Il power source. The drain of transistor Pi is connected to ground. The current source It is placed between the terminal vdd and the source of the transistor Pi. The gate of the transistor Pi is connected to the input E1 of the interface circuit 1. The input branch be2 comprises a transistor 25 NMOS Ni and a current source I2. The drain of the transistor Ni is connected to the terminal vdd. The current source I2 is placed between ground and the source of the transistor Ni. The gate of the transistor Ni is connected to the input E1. The output branch bsl comprises an NMOS transistor N2 and a PMOS transistor P2. The gate of transistor N2 is connected to the intermediate point A1 between the current source II and the source of the transistor Pi. The gate of the transistor P2 is connected to the intermediate point B1 between the current source I2 and the source of the transistor Ni. The drain of transistor N2 is connected to terminal vdd and the drain of transistor P2 is connected to ground. The sources of the transistors N2 and P2 are connected to the output S1 of the interface circuit 1.
Dans les circuits CMOS standard, la tension de seuil Vtp d'un transistor PMOS est sensiblement égale à la tension de 5 seuil Vtn d'un transistor NMOS. On considérera dans la suite de la description que les tensions de seuil Vtp et Vtn sont égales à une unique tension de seuil Vt. In standard CMOS circuits, the threshold voltage Vtp of a PMOS transistor is substantially equal to the threshold voltage Vtn of an NMOS transistor. It will be considered in the following description that the threshold voltages Vtp and Vtn are equal to a single threshold voltage Vt.
La tension Va, au point A1 est sensiblement égale à la tension Ve1 sur l'entrée E1 plus une fois la tension de seuil 10 Vt. De même, la tension Vbl au point B, est sensiblement égale à la tension Ve1 moins une fois la tension de seuil Vt. Le transistor N2 est conducteur quand la tension Vs1 sur la sortie S1 est inférieure à la tension Va1 moins une fois la tension de seuil Vt. Le transistor P2 est conducteur quand la tension Vs1 15 est supérieure à la tension Vb1 plus une fois la tension de seuil Vt. La différence entre les tensions Va1 et Vb1 est égale à deux fois la tension de seuil Vt. La tension Vs1 est alors égale à (Va1+Vbl)/2 et est égale à Ve1. The voltage Va, at point A1 is substantially equal to the voltage Ve1 on the input E1 plus once the threshold voltage 10 Vt. Likewise, the voltage Vbl at point B, is substantially equal to the voltage Ve1 minus the threshold voltage Vt. The transistor N2 is conductive when the voltage Vs1 on the output S1 is less than the voltage Va1 minus the threshold voltage Vt. The transistor P2 is conductive when the voltage Vs1 15 is greater than the voltage Vb1 plus once the threshold voltage Vt. The difference between the voltages Va1 and Vb1 is equal to twice the threshold voltage Vt. The voltage Vs1 is then equal to (Va1 + Vbl) / 2 and is equal to Ve1.
Quand la tension Ve1 augmente, les tensions Va1 et Vbl 20 augmentent. Le transistor P2 se bloque et le transistor N2 est conducteur. La tension Vs1 augmente. Inversement, quand la tension Ve1 diminue, les tensions Va1 et Vb1 diminuent. Le transistor N2 se bloque et le transistor P2 est passant. La tension Vs1 diminue. When the voltage Ve1 increases, the voltages Va1 and Vbl 20 increase. The transistor P2 is blocked and the transistor N2 is conductive. The voltage Vs1 increases. Conversely, when the voltage Ve1 decreases, the voltages Va1 and Vb1 decrease. The transistor N2 is blocked and the transistor P2 is on. The voltage Vs1 decreases.
Afin d'assurer une constance des tensions de seuil et donc d'assurer une meilleure recopie du signal fourni sur l'entrée E1, on pourra prévoir pour chacun des transistors du circuit d'interface de relier leur source à la zone de substrat située sous leur grille, comme cela est illustré en figure 1. Pour ce 30 faire, les transistors du circuit d'interface doivent avoir un substrat isolé et indépendant. In order to ensure constancy of the threshold voltages and therefore to ensure a better copying of the signal supplied on the input E1, provision may be made for each of the transistors of the interface circuit to connect their source to the substrate area located under their grid, as illustrated in FIG. 1. To do this, the transistors of the interface circuit must have an isolated and independent substrate.
De plus, de préférence, la taille du transistor de chaque branche d'entrée est ajustée à la source de courant à laquelle il est relié de sorte que les tensions grille/source 35 des transistors Ni et Pl soient identiques et par exemple proches de la tension de seuil Vt, quand les transistors sont en saturation et qu'ils conduisent un courant égal à celui fourni par leur source de courant respective. In addition, preferably, the size of the transistor of each input branch is adjusted to the current source to which it is connected so that the gate / source voltages 35 of the Ni and Pl transistors are identical and for example close to the threshold voltage Vt, when the transistors are in saturation and they conduct a current equal to that supplied by their respective current source.
La figure 2 est un schéma d'un circuit d'interface 10 5 selon une variante de réalisation de la présente invention. Le circuit 10 comprend une branche d'entrée belO et une branche de sortie bslO placées entre une borne d'alimentation positive vdd et la masse gnd. La branche d'entrée belO comprend deux transistors PMOS P10 et Pll et une source de courant I10. Le drain 10 du transistor P10 est relié à la masse. La grille du transistor P10 est reliée à l'entrée E1o du circuit d'interface 10. Le transistor Pll est monté en diode, sa grille étant reliée à son drain. Le drain du transistor PFl est relié à la source du transistor P10. La source de courant I10 est placée entre la borne 15 vdd et la source du transistor P11. La branche de sortie bslO comprend un transistor NMOS N10 et un transistor PMOS P12. Le drain du transistor N1O est relié à la borne vdd. Le drain du transistor P12 est relié à la masse. Les sources des transistors N10 et P12 sont reliées à la sortie S1o du circuit d'interface 20 10. La grille du transistor N10 est reliée au point intermédiaire A1o entre la source de courant I10 et la source du transistor PFl. La grille du transistor P12 est reliée à l'entrée E1o. Figure 2 is a diagram of an interface circuit 10 5 according to an alternative embodiment of the present invention. The circuit 10 comprises an input branch belO and an output branch bslO placed between a positive supply terminal vdd and the ground gnd. The belO input branch includes two PMOS transistors P10 and Pll and a current source I10. The drain 10 of the transistor P10 is connected to ground. The gate of the transistor P10 is connected to the input E1o of the interface circuit 10. The transistor P11 is mounted as a diode, its gate being connected to its drain. The drain of the transistor PF1 is connected to the source of the transistor P10. The current source I10 is placed between the terminal 15 vdd and the source of the transistor P11. The bslO output branch includes an NMOS transistor N10 and a PMOS transistor P12. The drain of transistor N1O is connected to terminal vdd. The drain of transistor P12 is connected to ground. The sources of the transistors N10 and P12 are connected to the output S1o of the interface circuit 20 10. The gate of the transistor N10 is connected to the intermediate point A1o between the current source I10 and the source of the transistor PF1. The gate of transistor P12 is connected to the input E1o.
La tension Va1o au point A1o est égale à la tension 25 Ve1o sur l'entrée E1o plus deux fois la tension de seuil Vt. En effet, lorsque les deux transistors P11 et P10 sont conducteurs, la tension grille/source (ou source/drain) du transistor P11 est sensiblement égale à une fois la tension de seuil Vt et la tension source/grille du transistor P10 est elle aussi 30 sensiblement égale à une fois la tension de seuil Vt. Ceci est vérifié dans le cas comme précédemment o les tailles des transistors P10 et PF1 sont prévues pour que les tensions source/grille soient proches de Vt quand ils conduisent un courant égal à celui fourni par la source de courant I10. La tension Vs1o sur 35 la sortie S1o est égale à la moyenne des tensions Va1o et Ve1o qui est égale à la tension Ve10 plus une fois la tension de seuil Vt. Quelle que soit la tension Ve10, la tension en sortie Vs10 est donc toujours égale à la tension Ve10 augmentée d'une fois la tension de seuil Vt. The voltage Va1o at point A1o is equal to the voltage 25 Ve1o on the input E1o plus twice the threshold voltage Vt. Indeed, when the two transistors P11 and P10 are conductive, the gate / source (or source / drain) voltage of the transistor P11 is substantially equal to once the threshold voltage Vt and the source / gate voltage of the transistor P10 is also 30 substantially equal to once the threshold voltage Vt. This is verified in the case as above where the sizes of the transistors P10 and PF1 are provided so that the source / gate voltages are close to Vt when they conduct a current equal to that supplied by the current source I10. The voltage Vs1o on the output S1o is equal to the average of the voltages Va1o and Ve1o which is equal to the voltage Ve10 plus once the threshold voltage Vt. Whatever the voltage Ve10, the output voltage Vs10 is therefore always equal to the voltage Ve10 increased by one time the threshold voltage Vt.
Afin, comme précédemment, d'assurer une recopie décalée correcte quelle que soit la valeur de la tension Ve10, la source de chaque transistor est reliée à la zone de substrat située sous leur grille comme cela est représenté en figure 2. In order, as previously, to ensure a correct offset copy whatever the value of the voltage Ve10, the source of each transistor is connected to the substrate area located under their gate as shown in FIG. 2.
Le circuit d'interface 10 permet de recopier un signal 10 avec un décalage de tension "positif", le signal de sortie étant augmenté d'une fois la tension de seuil Vt. De façon duale, il est possible de réaliser un circuit d'interface permettant de recopier un signal avec un décalage négatif, le signal de sortie étant diminué d'une fois la tension de seuil Vt. Un tel circuit 15 d'interface comprend une seule branche d'entrée composée de deux transistors NMOS et d'une source de courant. La grille d'un des transistors NMOS est connectée à l'entrée du circuit d'interface. Le drain de ce même transistor est connecté à une borne d'alimentation positive vdd et sa source est reliée au second 20 transistor NMOS monté en diode. La source de courant est placée entre le transistor monté en diode et la masse gnd. Le circuit d'interface comprend une branche de sortie identique à celle du circuit d'interface 10. La grille du transistor NMOS de la branche de sortie est connectée à l'entrée du circuit 25 d'interface. La grille du transistor PMOS de la branche de sortie est reliée au point intermédiaire entre la source de courant et le transistor NMOS monté en diode de la branche d'entrée. The interface circuit 10 makes it possible to copy a signal 10 with a "positive" voltage offset, the output signal being increased by one time the threshold voltage Vt. In a dual way, it is possible to produce an interface circuit making it possible to copy a signal with a negative offset, the output signal being reduced once by the threshold voltage Vt. Such an interface circuit 15 comprises a single input branch made up of two NMOS transistors and a current source. The gate of one of the NMOS transistors is connected to the input of the interface circuit. The drain of this same transistor is connected to a positive supply terminal vdd and its source is connected to the second NMOS transistor mounted as a diode. The current source is placed between the diode-mounted transistor and the ground gnd. The interface circuit comprises an output branch identical to that of the interface circuit 10. The gate of the NMOS transistor of the output branch is connected to the input of the interface circuit. The gate of the PMOS transistor of the output branch is connected to the intermediate point between the current source and the NMOS transistor mounted as a diode of the input branch.
La figure 3 est un schéma d'un circuit d'interface 20 selon une autre variante de réalisation de la présente invention. 30 Le circuit d'interface 20 comprend deux branches d'entrée be2O et be2l et une branche de sortie bs2O. La branche d'entrée be2O comprend un transistor NMOS N20 et une source de courant I20. Le drain du transistor N20 est relié à la borne vdd. La source de courant I20 est placée entre la source du transistor N20 et la 35 masse. La grille du transistor N20 est reliée à l'entrée E20 du circuit d'interface 20. La branche d'entrée be2l comprend trois transistors NMOS N21, N22 et N23 et une source de courant I21. FIG. 3 is a diagram of an interface circuit 20 according to another variant embodiment of the present invention. The interface circuit 20 comprises two input branches be2O and be2l and an output branch bs2O. The be2O input branch includes an NMOS transistor N20 and a current source I20. The drain of transistor N20 is connected to terminal vdd. The current source I20 is placed between the source of the transistor N20 and the ground. The gate of transistor N20 is connected to the input E20 of the interface circuit 20. The input branch be2l comprises three NMOS transistors N21, N22 and N23 and a current source I21.
Le drain du transistor N21 est relié à la borne vdd. La grille du transistor N21 est reliée à l'entrée E20. Les transistors N22 5 et N23 sont montés en diode, leur grille étant reliée à leur drain. Le drain du transistor N22 est relié à la source du transistor N21 et le drain du transistor N23 est relié à la source du transistor N22. La source de courant I21 est placée entre la source du transistor N23 et la masse. La branche de 10 sortie bs2O comprend un transistor NMOS N24 et un transistor PMOS P20. Le drain du transistor N24 est relié à la borne vdd. The drain of transistor N21 is connected to terminal vdd. The gate of transistor N21 is connected to input E20. The transistors N22 5 and N23 are mounted as a diode, their gate being connected to their drain. The drain of transistor N22 is connected to the source of transistor N21 and the drain of transistor N23 is connected to the source of transistor N22. The current source I21 is placed between the source of transistor N23 and ground. The bs2O output branch comprises an NMOS transistor N24 and a PMOS transistor P20. The drain of transistor N24 is connected to terminal vdd.
Le drain du transistor P20 est relié à la masse. Les sources des transistors N24 et P20 sont reliées à la sortie S20 du circuit d'interface 20. La grille du transistor N24 est reliée au noeud 15 intermédiaire A20 entre la source du transistor N20 et la source de courant I20. La grille du transistor P20 est reliée au noeud intermédiaire B20 entre la source du transistor N23 et la source de courant I21. The drain of transistor P20 is connected to ground. The sources of the transistors N24 and P20 are connected to the output S20 of the interface circuit 20. The gate of the transistor N24 is connected to the intermediate node A20 between the source of the transistor N20 and the current source I20. The gate of transistor P20 is connected to the intermediate node B20 between the source of transistor N23 and the current source I21.
La tension Va20 au point A20 est égale à la tension 20 Ve20 sur l'entrée E20 moins une fois la tension de seuil Vt. La tension Vb20 au noeud B20 est égale à la tension Ve20 moins trois fois la tension de seuil Vt. En conséquence, la tension Vs20 sur la sortie S20 est égale à la tension Ve20 moins deux fois la tension de seuil Vt. The voltage Va20 at point A20 is equal to the voltage 20 Ve20 on the input E20 minus the threshold voltage Vt. The voltage Vb20 at node B20 is equal to the voltage Ve20 minus three times the threshold voltage Vt. Consequently, the voltage Vs20 on the output S20 is equal to the voltage Ve20 minus twice the threshold voltage Vt.
Le circuit d'interface 20 permet de recopier un signal avec un décalage de tension négatif égal à deux fois la tension de seuil Vt. De façon duale, il est possible de réaliser un circuit d'interface permettant de recopier un signal avec un décalage de tension positif égal à deux fois la tension de seuil 30 Vt. The interface circuit 20 makes it possible to copy a signal with a negative voltage offset equal to twice the threshold voltage Vt. In a dual way, it is possible to produce an interface circuit making it possible to copy a signal with a positive voltage offset equal to twice the threshold voltage 30 Vt.
De façon générale, un circuit d'interface selon la présente invention comprend une ou plusieurs branches d'entrée et une unique branche de sortie. Chaque branche d'entrée comprend une source de courant et un transistor commandé par le signal 35 d'entrée ainsi qu'une ou plusieurs diodes. L'unique branche de sortie est composée d'un transistor NMOS et d'un transistor PMOS montés en "push-pull" comme décrit précédemment en relation avec les figures 1 à 3. Les transistors NMOS et PMOS de la branche de sortie reçoivent des tensions de commande décalées l'une par 5 rapport à l'autre d'une tension sensiblement égale à deux fois la tension de seuil Vt. Dans le cas o une tension de commande doit être décalée par rapport à la tension du signal d'entrée, la tension de commande adéquate est fournie par une branche d'entrée. In general, an interface circuit according to the present invention comprises one or more input branches and a single output branch. Each input branch comprises a current source and a transistor controlled by the input signal as well as one or more diodes. The single output branch is composed of an NMOS transistor and a PMOS transistor mounted in "push-pull" as described above in relation to FIGS. 1 to 3. The NMOS and PMOS transistors of the output branch receive control voltages offset one from the other by a voltage substantially equal to twice the threshold voltage Vt. If a control voltage has to be offset from the voltage of the input signal, the appropriate control voltage is supplied by an input branch.
Ainsi, dans le cas o l'on souhaite obtenir une tension de 10 commande supérieure à la tension du signal d'entrée, on prévoira une branche d'entrée comprenant un transistor PMOS commandé par le signal d'entrée, son drain étant relié à la masse et sa source reliée à une source de courant par l'intermédiaire éventuellement d'une ou de plusieurs diodes. Dans le cas ou l'on 15 souhaite obtenir une tension de commande inférieure à la tension du signal d'entrée, on prévoira une branche d'entrée comprenant un transistor NMOS commandé par le signal d'entrée, son drain étant relié à la borne vdd et sa source reliée à une source de courant par l'intermédiaire éventuellement d'une ou de plusieurs 20 diodes. Thus, in the case where it is desired to obtain a control voltage greater than the voltage of the input signal, an input branch will be provided comprising a PMOS transistor controlled by the input signal, its drain being connected to the ground and its source connected to a current source possibly via one or more diodes. In the case where it is desired to obtain a control voltage lower than the voltage of the input signal, an input branch will be provided comprising an NMOS transistor controlled by the input signal, its drain being connected to the terminal vdd and its source connected to a current source possibly via one or more diodes.
Un avantage du circuit d'interface selon la présente invention est qu'il permet de recopier des signaux présentant une grande excursion de tension. Les valeurs extrêmes de la plage des tensions du signal d'entrée pour lesquelles la recopie 25 est correcte sont fonction du circuit d'interface. Dans le cas du circuit d'interface 1 de la figure 1, les valeurs extrêmes sont vdd-Vt et gnd+Vt (vdd étant une tension haute et gnd une tension basse, par exemple la masse). Dans le cas du circuit d'interface 10 de la figure 2, les valeurs extrêmes sont gnd et 30 vdd2Vt. Dans le cas du circuit d'interface 20 de la figure 3, les valeurs extrêmes sont vdd et gnd+3Vt. An advantage of the interface circuit according to the present invention is that it makes it possible to copy signals having a large voltage excursion. The extreme values of the range of the input signal voltages for which the feedback is correct depends on the interface circuit. In the case of the interface circuit 1 of FIG. 1, the extreme values are vdd-Vt and gnd + Vt (vdd being a high voltage and gnd a low voltage, for example ground). In the case of the interface circuit 10 of FIG. 2, the extreme values are gnd and 30 vdd2Vt. In the case of the interface circuit 20 of FIG. 3, the extreme values are vdd and gnd + 3Vt.
Un autre avantage du circuit d'interface de la présente invention est qu'il permet de recopier un signal avec un décalage constant. Another advantage of the interface circuit of the present invention is that it makes it possible to copy a signal with a constant offset.
De plus, les branches d'entrée ont une faible impédance de charge correspondant à la capacité de grille d'un transistor de la branche de sortie. En conséquence, les transistors des branches d'entrée peuvent être de petite taille. En outre, 5 les transistors de la branche de sortie sont commandés de sorte qu'en statique, quand le signal d'entrée ne varie pas, les transistors sont très faiblement conducteurs. Contrairement à un amplificateur monté en suiveur, la consommation statique d'un circuit d'interface selon la présente invention est très faible. 10 De plus, le montage "push-pull" des transistors de la branche de sortie est tel qu'en dynamique, quand le signal d'entrée varie, un seul des transistors est passant. L'ensemble du courant fourni ou absorbé par le transistor passant est utilisé pour faire croître ou décroître la tension de sortie. En conséquence, 15 pour une énergie fournie équivalente un circuit d'interface selon l'invention peut être réalisé avec des transistors de petite taille. In addition, the input branches have a low load impedance corresponding to the gate capacitance of a transistor of the output branch. Consequently, the transistors of the input branches can be small. In addition, the transistors of the output branch are controlled so that in static, when the input signal does not vary, the transistors are very weakly conductive. Unlike an amplifier mounted as a follower, the static consumption of an interface circuit according to the present invention is very low. In addition, the "push-pull" arrangement of the transistors of the output branch is such that in dynamics, when the input signal varies, only one of the transistors is on. All of the current supplied or absorbed by the conducting transistor is used to increase or decrease the output voltage. Consequently, for an equivalent supplied energy, an interface circuit according to the invention can be produced with small transistors.
La figure 4 est un schéma d'une application d'un circuit d'interface selon la présente invention tel que décrit 20 en relation avec la figure 1 à un circuit de pompe de charge. Le circuit de pompe de charge fait par exemple partie d'un circuit de boucle à verrouillage de phase ou PLL (de l'anglais Phase Locked Loop). Le circuit de pompe de charge comprend deux transistors PMOS P30 et P31 et deux transistors NMOS N30 et N31. 25 Une source de courant I30 est placée entre la borne vdd et un noeud P relié aux sources des transistors P30 et P31. Une source de courant I31 est placée entre la masse et un noeud N relié aux sources des transistors N30 et N31. Les drains des transistors P30 et N30 sont reliés à la sortie O du circuit de pompe de 30 charge. Les drains des transistors P31 et N31 sont reliés à un noeud I. Le transistor P31 est commandé par un signal 4I et le transistor P31 est commandé par un signal 41 complémentaire du signal 4I1. Le transistor N30 est commandé par un signal 42 et le transistor N31 est commandé par un signal +2 complémentaire 35 du signal 42. Ce circuit est destiné à charger ou décharger un condensateur C placé entre la sortie O et la masse. Le circuit d'interface 1 est placé entre les noeuds I et O. La sortie O du circuit de pompe de charge est reliée à l'entrée E1 du circuit d'interface 1. La sortie S1 du circuit d'interface 1 est reliée au noeud I. La sortie 0 du circuit de pompe de charge commande, éventuellement par l'intermédiaire d'un circuit de filtre, un oscillateur commandé en tension faisant partie du circuit de boucle à verrouillage de phase. A titre d'exemple, quand la 10 tension Vo sur la sortie O augmente, la fréquence de l'oscillateur augmente et inversement. Les signaux 41, Q1, 42 et 42 sont produits par un circuit de détection de déphasage entre un signal d'horloge de référence et un signal égal au signal produit par l'oscillateur commandé en tension et divisé par un 15 nombre N. Quand le signal 41 est actif, égal à vdd, et le signal 42 est inactif, égal à gnd, le transistor P30 est passant et le transistor N30 non passant. Le condensateur C se charge et la tension Vo augmente. La fréquence de l'oscillateur augmente. 20 Inversement, quand le signal 42 est actif et le signal 41 est inactif, le transistor N30 est passant et le transistor P30 non passant. Le condensateur C se décharge et la tension Vo diminue. FIG. 4 is a diagram of an application of an interface circuit according to the present invention as described in connection with FIG. 1 to a charge pump circuit. The charge pump circuit is for example part of a phase locked loop circuit or PLL (from the English Phase Locked Loop). The charge pump circuit includes two PMOS transistors P30 and P31 and two NMOS transistors N30 and N31. A current source I30 is placed between the terminal vdd and a node P connected to the sources of the transistors P30 and P31. A current source I31 is placed between ground and a node N connected to the sources of the transistors N30 and N31. The drains of the transistors P30 and N30 are connected to the output O of the charge pump circuit. The drains of the transistors P31 and N31 are connected to a node I. The transistor P31 is controlled by a signal 4I and the transistor P31 is controlled by a signal 41 complementary to the signal 4I1. The transistor N30 is controlled by a signal 42 and the transistor N31 is controlled by a +2 signal complementary to the signal 42. This circuit is intended to charge or discharge a capacitor C placed between the output O and the ground. The interface circuit 1 is placed between the nodes I and O. The output O of the charge pump circuit is connected to the input E1 of the interface circuit 1. The output S1 of the interface circuit 1 is connected to the node I. The output 0 of the charge pump circuit controls, possibly via a filter circuit, a voltage-controlled oscillator forming part of the phase-locked loop circuit. For example, when the voltage Vo on the output O increases, the frequency of the oscillator increases and vice versa. Signals 41, Q1, 42 and 42 are produced by a phase shift detection circuit between a reference clock signal and a signal equal to the signal produced by the voltage-controlled oscillator and divided by a number N. When the signal 41 is active, equal to vdd, and signal 42 is inactive, equal to gnd, transistor P30 is on and transistor N30 is not on. The capacitor C charges and the voltage Vo increases. The frequency of the oscillator increases. Conversely, when the signal 42 is active and the signal 41 is inactive, the transistor N30 is on and the transistor P30 is not on. The capacitor C discharges and the voltage Vo decreases.
La fréquence de l'oscillateur diminue. Quand les signaux 4>1 et 42 sont tous les deux actifs ou tous les deux inactifs, la 25 tension Vo ne varie pas et la fréquence de l'oscillateur reste inchangée. The frequency of the oscillator decreases. When the signals 4> 1 and 42 are both active or both inactive, the voltage Vo does not vary and the frequency of the oscillator remains unchanged.
Quand le transistor P30 est non passant, le transistor P31 est passant et il maintient le noeud P à la tension qu'il aurait si le transistor P30 était passant car les tensions aux 30 noeuds I et O sont égales. De même, quand le transistor N30 est non passant, le transistor N31 est passant et il maintient le noeud N à la tension qu'il aurait si le transistor N30 était passant. When the transistor P30 is non-conducting, the transistor P31 is conducting and it maintains the node P at the voltage it would have if the transistor P30 was conducting since the voltages at the 30 nodes I and O are equal. Similarly, when the transistor N30 is non-conducting, the transistor N31 is conducting and it maintains the node N at the voltage it would have if the transistor N30 was conducting.
Comme cela apparaîtra ci-après, le circuit de pompe de 35 charge décrit ci-dessus présente un avantage important par rapport à un circuit classique de pompe de charge ne comportant pas de circuit d'interface selon la présente invention pour alimenter les drains des transistors P31 et N31 avec une tension égale à celle de la sortie O du circuit de pompe de charge. As will appear below, the charge pump circuit described above has an important advantage compared to a conventional charge pump circuit not comprising an interface circuit according to the present invention for supplying the drains of the transistors. P31 and N31 with a voltage equal to that of the output O of the charge pump circuit.
En effet, dans un circuit classique de pompe de charge, les drains des transistors P31 et N31 sont reliés respectivement à la masse et à la borne vdd. Quand les transistors "de maintien" P31 et N31 sont actifs, les noeuds N et P sont à une tension intermédiaire entre la masse et la tension de 10 la borne vdd, la tension intermédiaire dépendant de la taille des transistors P31 et N31 et du courant fourni par les sources I30 et I31. De façon générale, les signaux complémentaires 01/01 ou 02/02 commutent avec un léger retard l'un par rapport à l'autre, de façon en principe à ce que les deux transistors 15 soient non conducteurs avant d'inverser la sélection. Au moment o le transistor N30 redevient passant, la tension au noeud N varie en fonction de l'ordre et de la durée de commutation des transistors N30 et N31. Cependant, quelles que soient les variations de la tension au noeud N pendant la commutation, la 20 tension après commutation est toujours plus faible que la tension avant commutation, la tension après commutation étant d'autant plus faible que la tension au noeud O est faible. De façon similaire, au moment o le transistor P30 redevient passant, la tension au noeud P après commutation est toujours 25 plus élevée que la tension avant commutation, la tension après commutation étant d'autant plus élevée que la tension au noeud O est élevée. Or les sources de courant I30 et I31 présentent des capacités parasites respectivement Cp et Cn telles que représentées en pointillés en figure 4. Quand la tension au noeud P 30 augmente, le condensateur Cp doit se décharger et le courant de charge fourni est imputé de la valeur du courant de décharge. De même, quand la tension au noeud N diminue, le condensateur Cp doit se décharger et le courant de décharge absorbé par la source I30 est imputé de la valeur du courant de décharge du 35 condensateur Cp. Le courant de charge ou de décharge n'étant pas strictement égal au courant délivré par les sources de courant I30 et I31, la tension au noeud O ne varie pas dans les proportions voulues ce qui nuit au bon fonctionnement du circuit de boucle à verrouillage de phase. De plus, quand un des tran5 sistors P30 et N30 devient passant alors que l'autre était déjà passant, le courant de charge ou de décharge parasite entraîne des surtensions ou des soustensions parasites qui font varier la tension Vo de façon intempestive. Les erreurs induites par ces phénomènes parasites sont d'autant plus grandes que le 10 fonctionnement du circuit de détection de déphasage est tel qu'il commande des changements fréquents des signaux 41 et 4>2. In fact, in a conventional charge pump circuit, the drains of the transistors P31 and N31 are respectively connected to ground and to the terminal vdd. When the "holding" transistors P31 and N31 are active, the nodes N and P are at an intermediate voltage between ground and the voltage of the terminal vdd, the intermediate voltage depending on the size of the transistors P31 and N31 and on the current supplied by sources I30 and I31. Generally, the complementary signals 01/01 or 02/02 switch with a slight delay relative to each other, so in principle that the two transistors 15 are non-conductive before reversing the selection. When the transistor N30 turns on again, the voltage at the node N varies as a function of the order and the switching duration of the transistors N30 and N31. However, whatever the variations in the voltage at node N during switching, the voltage after switching is always lower than the voltage before switching, the voltage after switching being lower the lower the voltage at node O . Similarly, when the transistor P30 turns on again, the voltage at node P after switching is always higher than the voltage before switching, the voltage after switching being higher the higher the voltage at node O. However, the current sources I30 and I31 have parasitic capacities respectively Cp and Cn as shown in dotted lines in FIG. 4. When the voltage at node P 30 increases, the capacitor Cp must discharge and the charge current supplied is imputed by the discharge current value. Likewise, when the voltage at node N decreases, the capacitor Cp must discharge and the discharge current absorbed by the source I30 is imputed by the value of the discharge current of the capacitor Cp. As the charge or discharge current is not strictly equal to the current delivered by the current sources I30 and I31, the voltage at the node O does not vary in the desired proportions which is detrimental to the proper functioning of the latching loop circuit of phase. In addition, when one of the tran5 sistors P30 and N30 becomes conducting while the other was already conducting, the parasitic charging or discharging current causes parasitic overvoltages or overvoltages which inadvertently vary the voltage Vo. The errors induced by these parasitic phenomena are all the greater when the operation of the phase-shift detection circuit is such that it controls frequent changes of the signals 41 and 4> 2.
Contrairement au circuit classique de pompe de charge, le circuit de pompe de charge de la figure 4 comprenant un circuit d'interface selon la présente invention est tel que 15 quels que soient l'ordre et la durée de commutation des paires de transistors N30/N31 et P30/P31 lors des changements des signaux 41 et 42 les tensions au noeud N ou P avant et après commutation sont égales. L'ensemble des phénomènes parasites décrits ci-dessus pour un circuit classique sont inexistants 20 dans le circuit de la figure 4. Unlike the conventional charge pump circuit, the charge pump circuit of FIG. 4 comprising an interface circuit according to the present invention is such that whatever the order and the duration of switching of the pairs of transistors N30 / N31 and P30 / P31 when the signals 41 and 42 change, the voltages at node N or P before and after switching are equal. All of the parasitic phenomena described above for a conventional circuit are nonexistent in the circuit of FIG. 4.
Un avantage du circuit de pompe de charge comportant un circuit d'interface selon la présente invention est qu'il permet de faire varier la tension de commande de l'oscillateur conformément aux signaux de commande du circuit de détection de 25 déphasage, notamment quand les signaux de commande varient avec une fréquence élevée. An advantage of the charge pump circuit comprising an interface circuit according to the present invention is that it makes it possible to vary the control voltage of the oscillator in accordance with the control signals of the phase shift detection circuit, in particular when the control signals vary with high frequency.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, un circuit d'interface selon la 30 présente invention peut être réalisé avecdes transistors BICMOS. De façon générale, les transistors NMOS des circuits décrits peuvent être remplacés par des transistors NPN et les transistors PMOS remplacés par des transistors PNP. De même, le circuit de pompe de charge décrit précédemment pourrait être 35 réalisé avec des transistors bipolaires. Of course, the present invention is susceptible to various variants and modifications which will appear to those skilled in the art. In particular, an interface circuit according to the present invention can be produced with BICMOS transistors. In general, the NMOS transistors of the circuits described can be replaced by NPN transistors and the PMOS transistors replaced by PNP transistors. Likewise, the charge pump circuit described above could be produced with bipolar transistors.
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0302422A FR2851859B1 (en) | 2003-02-27 | 2003-02-27 | INTERFACE CIRCUIT |
| US10/789,806 US20040239384A1 (en) | 2003-02-27 | 2004-02-27 | Interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0302422A FR2851859B1 (en) | 2003-02-27 | 2003-02-27 | INTERFACE CIRCUIT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2851859A1 true FR2851859A1 (en) | 2004-09-03 |
| FR2851859B1 FR2851859B1 (en) | 2006-03-03 |
Family
ID=32843044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0302422A Expired - Fee Related FR2851859B1 (en) | 2003-02-27 | 2003-02-27 | INTERFACE CIRCUIT |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040239384A1 (en) |
| FR (1) | FR2851859B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004040278B4 (en) * | 2004-08-19 | 2012-07-12 | Infineon Technologies Ag | Polar modulator for mobile radio and method for polar modulation of a signal |
| US9722580B1 (en) * | 2016-07-12 | 2017-08-01 | SK Hynix Inc. | Process information extractor circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232273A (en) * | 1979-01-29 | 1980-11-04 | Rca Corporation | PNP Output short circuit protection |
| US5212457A (en) * | 1992-05-19 | 1993-05-18 | At&T Bell Laboratories | Input buffer with reduced offset for operational amplifiers or the like |
| US5323122A (en) * | 1993-11-02 | 1994-06-21 | Analog Devices, Inc. | Rapid slewing unity gain buffer amplifier with boosted parasitic capacitance charging |
| EP1041713A1 (en) * | 1999-03-30 | 2000-10-04 | STMicroelectronics S.r.l. | Voltage follower circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780689A (en) * | 1987-07-20 | 1988-10-25 | Comlinear Corporation | Amplifier input circuit |
| US5049653A (en) * | 1989-02-02 | 1991-09-17 | Comlinear Corporation | Wideband buffer amplifier with high slew rate |
| US5177451A (en) * | 1991-07-26 | 1993-01-05 | Burr-Brown Corporation | Unity gain amplifier with high slew rate and high bandwidth |
| US5475335A (en) * | 1994-04-01 | 1995-12-12 | National Semiconductor Corporation | High voltage cascaded charge pump |
| DE69513185T2 (en) * | 1995-12-06 | 2000-06-21 | International Business Machines Corp., Armonk | Highly symmetrical bidirectional power source |
| US5670869A (en) * | 1996-05-30 | 1997-09-23 | Sun Microsystems, Inc. | Regulated complementary charge pump with imbalanced current regulation and symmetrical input capacitance |
| US6124755A (en) * | 1997-09-29 | 2000-09-26 | Intel Corporation | Method and apparatus for biasing a charge pump |
| US6160451A (en) * | 1999-04-16 | 2000-12-12 | That Corporation | Operational amplifier output stage |
-
2003
- 2003-02-27 FR FR0302422A patent/FR2851859B1/en not_active Expired - Fee Related
-
2004
- 2004-02-27 US US10/789,806 patent/US20040239384A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232273A (en) * | 1979-01-29 | 1980-11-04 | Rca Corporation | PNP Output short circuit protection |
| US5212457A (en) * | 1992-05-19 | 1993-05-18 | At&T Bell Laboratories | Input buffer with reduced offset for operational amplifiers or the like |
| US5323122A (en) * | 1993-11-02 | 1994-06-21 | Analog Devices, Inc. | Rapid slewing unity gain buffer amplifier with boosted parasitic capacitance charging |
| EP1041713A1 (en) * | 1999-03-30 | 2000-10-04 | STMicroelectronics S.r.l. | Voltage follower circuit |
Non-Patent Citations (1)
| Title |
|---|
| MANETAKIS K ET AL: "Current-feedback opamp suitable for CMOS VLSI technology", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 32, no. 12, 6 June 1996 (1996-06-06), pages 1090 - 1092, XP006005262, ISSN: 0013-5194 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2851859B1 (en) | 2006-03-03 |
| US20040239384A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0578526B1 (en) | High-voltage switch circuit | |
| EP1916762B1 (en) | Quartz oscillator with amplitude control and an extended temperature range. | |
| JP2805991B2 (en) | Substrate bias generation circuit | |
| FR2616602A1 (en) | POWER SUPPLY CIRCUIT FOR INTEGRATED CIRCUIT IN MOS TECHNOLOGY | |
| EP1326154B1 (en) | Charge pump with a very wide output voltage range | |
| FR2668668A1 (en) | Substrate voltage generator for a semiconductor device | |
| FR2800214A1 (en) | CHARGE PUMP TYPE VOLTAGE LIFTING CIRCUIT | |
| EP4037170A1 (en) | Synchronisation of an electronic device | |
| EP2184855B1 (en) | Integrated circuit with leakage current dependent gate polarisation of a power transisitor | |
| FR2863420A1 (en) | Power-on-reset device, e.g. for radio frequency identification tag , has two same size MOS transistors in mirror current configuration, and current sources delivering currents whose values change depending on state of signal | |
| EP0750244B1 (en) | Negative voltage generating charge pump circuit | |
| EP0323367B1 (en) | Power-on reset circuit for a mos integrated circuit | |
| EP4068606A1 (en) | Voltage converter | |
| EP3032729B1 (en) | Dc-dc converter with cold starting | |
| EP4037174A1 (en) | Synchronisation of an electronic device | |
| FR2712439A1 (en) | Circuit and method for generating a delayed output signal. | |
| FR2851859A1 (en) | Voltage follower interface circuit includes input branches and single output branch with complementary transistors supplying low impedance output | |
| EP1942577B1 (en) | Integrated circuit with minimised power consumption in stand-by state | |
| FR3113139A1 (en) | Voltage comparator | |
| EP3579233B1 (en) | Basic cell and priming pumps comprising such a basic cell | |
| EP4030621B1 (en) | Dynamic comparator | |
| EP0860948B1 (en) | Buffer amplifier for controlling bus | |
| FR3075407A1 (en) | CONTROL CIRCUIT FOR POLARIZING TRANSISTORS | |
| FR2758021A1 (en) | Voltage level increaser circuit for dynamic memory word lines | |
| EP1603238A1 (en) | Inhibition circuit with hysterisis and low consumption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20071030 |