FR2838892A1 - Method and device for encrypting digital data - Google Patents
Method and device for encrypting digital data Download PDFInfo
- Publication number
- FR2838892A1 FR2838892A1 FR0205028A FR0205028A FR2838892A1 FR 2838892 A1 FR2838892 A1 FR 2838892A1 FR 0205028 A FR0205028 A FR 0205028A FR 0205028 A FR0205028 A FR 0205028A FR 2838892 A1 FR2838892 A1 FR 2838892A1
- Authority
- FR
- France
- Prior art keywords
- data
- exclusive
- encryption
- address
- fact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
Abstract
Description
l'amplificateur (1) presente un gain reglable.the amplifier (1) has an adjustable gain.
1 28388921 2838892
La presente invention concerne un procede et un dispositif de chiffrement de The present invention relates to a method and a device for encrypting
donnees numeriques.numerical data.
Wile trouvera particulierement son application dans le domaine du chiffrement entre une memoire a acces aleatoire (Random Access Memory, RAM) et un processeur. Dans le domaine du cryptage en general, on conna/t du document US-B1 Wile will particularly find its application in the field of encryption between random access memory (Random Access Memory, RAM) and a processor. In the field of encryption in general, we know about US-B1
6.320.964 un accelerateurcryptographlque. 6,320,964 a cryptographic accelerator.
Cet accelerateur cryptographique comprend un selecteur et une pluralite de This cryptographic accelerator includes a selector and a plurality of
bus couplee au selecteur.bus coupled to the selector.
o Certains des bus comprennent des moyens de realisation d'une permutation o Some of the buses include means for performing a permutation
de bits de donnees parmi d'autres operations. bits of data among other operations.
Ces autres operations peuvent etre des operations ou exclusif ou des These other operations may be operations or exclusive or
substitutions selon le principe general du standard DES (Data Encryption Standard). substitutions according to the general principle of the DES (Data Encryption Standard) standard.
Ce document reflete l'etat de la technique general dans le domaine du chiffrement de donnees dans la mesure ou il presente une combinaison de differents moyens de chiffrement et particulierement des permutations, des substitutions et des This document reflects the state of the art in the field of data encryption to the extent that it presents a combination of different means of encryption and particularly permutations, substitutions and
operations << ou exclusif >> par le biais de moyens logiciels. operations "or exclusive" through software means.
En effet, dans les systemes cryptographiques actuels, I'implementation est Indeed, in the current cryptographic systems, the implementation is
soit completement logicielle soit une association de moyens logiciels et Hardware. either completely software or an association of software and hardware.
o Ce type de systeme de chiffrement a ['inconvenient d'etre lent ce qui pese fortement sur certains echanges de donnees et particulierement entre un processeur o This type of encryption system has the disadvantage of being slow which weighs heavily on certain data exchanges and particularly between a processor
et une memoire a acces aleatoire habituellement utilisee pour des echanges rapides. and a memory with random access usually used for fast exchanges.
Par ailleurs, les systemes de chiffrement mis en couvre selon l'art anterieur impliquent de nombreux echanges de donnees (notamment des cles) entre le Moreover, the encryption systems covered by the prior art involve numerous data exchanges (including keys) between the
processeur et la memoire.processor and memory.
Cela pese egalement sur la rapidite d'execution de ['ensemble du processus It also weighs on the speed of execution of the whole process
de chiffrement.encryption.
La presente invention a pour objectif de proposer un procede et un dispositif de chiffrement de donnees numeriques qui permettent de ne pas handicaper la The aim of the present invention is to propose a method and a device for encrypting digital data that makes it possible not to handicap the
o rapidite des echanges de donnees.o speed of data exchange.
Pour ce faire, I'invention a l'avantage d'operer un chiffrement de fac,on plus rapide. En effet, son implantation strictement hardware assure une grande rapidite To do this, the invention has the advantage of operating a faster encryption. Indeed, its strictly hardware implementation ensures rapidity
du chiffrement.encryption.
2 28388922 2838892
On notera que ['implementation purement hardware du dispositif de chiffrement va a l'encontre d'un prejuge constant dans l'etat de la technique selon lequel il est necessaire de disposer d'une couche logicielle pour assurer un chiffrement avec une souplesse d'utilisation notamment quant a la saisie et les modifications de cles de chiffrement. La presente invention a vaincu ce prejuge en proposant un nouveau dispositif et procede de chiffrement implantes uniquement en hardware tout en Note that the purely hardware implementation of the encryption device goes against a constant prejudice in the state of the art that it is necessary to have a software layer to provide encryption with a flexibility of use in particular as regards the entry and modifications of encryption keys. The present invention overcomes this prejudice by proposing a new device and method of encryption implants only in hardware while
assurant un chiffrement efficace des donnees. ensuring efficient data encryption.
Un autre avantage de ['invention est qu'elle ne necessite que peu d'echanges Another advantage of the invention is that it requires little exchange
o avec le microprocesseur.o with the microprocessor.
Un autre but de ['invention est de proposer un systeme de chiffrement Another object of the invention is to propose an encryption system
particulierement efficace et difficile a pirater. particularly effective and difficult to hack.
D'autres buts et avantages apparatront au cours de la description qui suit Other purposes and advantages will become apparent from the following description
d'un mode de realisation prefere de ['invention qui n'est cependant qu'indicatif. of a preferred embodiment of the invention which is however only indicative.
s La presente invention concerne un dispositif de chiffrement de donnees numeriques comportant une chane de chiffrement avec: - des moyens de permutation des bits de donnees; - des moyens de substitution des bits de donnees; - des moyens d'execution d'une operation logique << ou exclusif > > caracterise o par le fait que lesdits moyens de permutation, de substitution et d'execution vent des The present invention relates to a device for encrypting digital data comprising an encryption chain with: means for permutation of the data bits; means for substituting the data bits; means for executing a logic operation << or exclusive >> characterized by the fact that said means of permutation, substitution and execution wind
moyens implementes materiellement.means implemented materially.
Ce d ispositif pou rra se presenter su ivant l es modes de real isation i ntrod u its ci apres: - les moyens d'execution d'une operation logique << ou exclusif >> comportent s au moins un moyen d'execution situe vers le milieu de la chane de chiffrement; - les moyens d'execution d'une operation logique << ou exclusif >> comportent au moins une porte logique << ou exclusif >> avec une entree pour les donnees a chiffrer et une entree pour une valeur fonction de l'adresse de stockage en memoire de donnees a chiffrer; - la valeur fonction de 1'adresse est 1'adresse ellememe; - la valeur fonction de l'adresse est une partie de l'adresse obtenue par troncature; - la valeur fonction de l'adresse est obtenue par extension de l'adresse; This device can be presented following the following modes of implementation: - the means for executing an "exclusive" logical operation include at least one means of execution located towards the middle of the encryption chain; the means for executing an << exclusive or >> logical operation comprise at least one << exclusive >> logic gate with an input for the data to be encrypted and an input for a value according to the storage address. in memory of data to be encrypted; the value function of the address is the address itself; the function value of the address is a part of the address obtained by truncation; the value function of the address is obtained by extension of the address;
3 28388923 2838892
- les moyens d'execution d'une operation logique << ou exclusif >> comportent au moins une porte logique << ou exclusif >> avec une entree pour les donnees a chiffrer et une entree pour une valeur aleatoire; - la valeur aleatoire est modifiee a chaque remise a zero du dispositif; - les moyens de substitution comportent des tables de substitution de donnees the means for executing an "exclusive" logical operation comprise at least one "exclusive" logic gate with an input for the data to be encrypted and an input for a random value; the random value is modified at each reset of the device; the means of substitution comprise data substitution tables
par paquets.in packages.
L'invention concerne egalement un procede de chiffrement de donnees numeriques comportant une chane d'etapes de chiffrement dans laquelle: on effectue des permutations des bits de donnees; o - on effectue des substitutions des bits de donnees; - on execute des operations logiques << ou exclusif >> caracterise par le fait qu'on effectue les etapes de chiffrement par utilisation de moyens implementes materiellement. Selon des variantes preferees, ce procede comporte les etapes suivantes: - on execute au moins une operation logique << ou exclusif >> vers le milieu des etapes de chiffrement; - on execute au moins une operation logique << ou exclusif >> par operation entre les donnbes a chiffrer et une valeur fonction de l'adresse de stockage en memoire des donnees a chiffrer; - on utilise comme valeur fonction de 1'adresse 1'adresse elle-meme; - on obtient la valeur fonction de l'adresse en tronquant ladite adresse; - on obtient la valeur fonction de l'adresse par extension de l'adresse - on execute au moins une operation logique << ou exclusif >> par operation entre les donnees a chiffrer et une valeur aleatoire; The invention also relates to a process for encrypting digital data comprising a chain of encryption steps in which: permutations of the data bits are performed; o - substitutions of the data bits are made; Logical operations "or exclusive" are carried out, characterized by the fact that the encryption steps are carried out using materially implemented means. According to preferred variants, this method comprises the following steps: at least one "exclusive" logical operation is executed towards the middle of the encryption steps; at least one "exclusive" logical operation is executed by operation between the data to be encrypted and a value that is a function of the storage address in memory of the data to be encrypted; the address itself is used as the function value of the address; the value depending on the address is obtained by truncating said address; - we obtain the function value of the address by extension of the address - we perform at least one logical operation << or exclusive >> operation between the data to be encrypted and a random value;
- on modifie la valeur aleatoire a chaque remise a zero. the random value is modified at each reset.
- on effectue au moins une substitution des bits de donnees par paquets de bits. Les dessins cijoints vent donnes a titre d'exemples et ne vent pas limitatifs de ['invention. Ils representent seulement un mode de realisation de ['invention et at least one substitution of the data bits in packet of bits is carried out. The accompanying drawings are given by way of examples and are not limiting of the invention. They represent only one embodiment of the invention and
o permettront de la comprendre aisement. o will make it easy to understand.
La figure 1 schematise 1'utilisation preferentielle de 1'invention pour un Figure 1 schematizes the preferred use of the invention for a
chiffrement de donnees entre un processeur et une memoire a acces aleatoire. encrypting data between a processor and a memory with random access.
La figure 2 illustre un mode de realisation prefere du dispositif selon FIG. 2 illustrates a preferred embodiment of the device according to
['invention avec differentes etapes de chiffrement. invention with different encryption steps.
4 28388924 2838892
En reference a la figure 1, le dispositif et le procede selon ['invention peuvent etre mis en ceuvre entre un processeur 1 et une memoire du type a acces aleatoire 2 With reference to FIG. 1, the device and the method according to the invention can be implemented between a processor 1 and a memory of the random access type.
afin de chiffrer les donnees transmises par le bus de donnees 13. in order to encrypt the data transmitted by the data bus 13.
Toute autre application a divers echanges de donnees n'est cependant pas exclue de la presente invention. On a presente en figure 2 un mode de realisation prefere de ['invention pour Any other application to various data exchanges is, however, not excluded from the present invention. FIG. 2 shows a preferred embodiment of the invention for
le chiffrement de bits de donnees entrant 11. Incoming data bit encryption 11.
Le repere 12 illustre les bits de donnees sortant issus du chiffrement. The mark 12 illustrates the outgoing data bits from the encryption.
En reference a cette figure, differents moyens de permutations 3, 4, 5 vent With reference to this figure, different permutation means 3, 4, 5 wind
o presents a differents niveaux de la chane de chiffrement. o present at different levels of the encryption chain.
Avantageusement, ces moyens de permutation 3, 4, 5 vent alternes avec d'autres moyens de chiffrement et particulierement des moyens de substitution de Advantageously, these means of permutation 3, 4, 5 wind alternate with other means of encryption and particularly means of substitution of
bits de donnees 6a, 6b, 6c, 6d, 7a, 7b, 8. data bits 6a, 6b, 6c, 6d, 7a, 7b, 8.
Par ailleurs, des moyens d'exbcution d'une operation logique K OU exclusif >> Moreover, means for executing an exclusive K OR logic operation >>
s vent egalement presents et representes ici sous forme de portes logiques 9, 10. are also present and shown here as logical gates 9, 10.
A titre prefere, la chane de chiffrement s'organise comme suit: N x (alternances permutations/ Substitutions), XOR avec V, XOR avec RN (pas de permutations avec RN), M x alternances permutations / Substitutions), N et M ≥1 de As a preference, the ciphering chain is organized as follows: N x (alternations permutations / Substitutions), XOR with V, XOR with RN (no permutations with RN), M x alternations permutations / Substitutions), N and M ≥ 1 of
preference au moins deux.preferably at least two.
o En reference a la figure 2, la chane de chiffrement peut debuter par une With reference to FIG. 2, the encryption chain may start with a
permutation 3 suivie d'une etape de substitution par les moyens 6a, 6b, 6c, 6d. permutation 3 followed by a step of substitution by means 6a, 6b, 6c, 6d.
La substitution est operee par des tables de substitution de donnees et preferentiellement realisee par une pluralite de tables disposees en parallele pour The substitution is performed by tables of substitution of data and preferentially realized by a plurality of tables arranged in parallel for
chiffrer des paquets distincts de bits de donnees. encrypt separate packets of data bits.
s Dans l'exemple de donnees echangees sur 16 bits, on pourra utiliser quatre s In the example of data exchanged on 16 bits, it will be possible to use four
tables de substitution de quatre bits. four-bit substitution tables.
On pourra egalement comme dans le cas des tables de substitution 7a, 7b We can also as in the case of substitution tables 7a, 7b
utiliser deux tables de chiffrement de 8 bits. use two 8-bit encryption tables.
Toujours en reference a la figure 2, on peut egalement constituer une table o de substitution reperee 8 de 16 bits et realisee de fa,con unique pour effectuer les Still with reference to FIG. 2, it is also possible to constitute a 16 bit substitution register table 8, made in a unique manner to perform the
tables de substitution de ['ensemble des bits de donnees. substitution tables of the set of data bits.
Suite a des tables de substitution representees aux reperes 6a, 6b, 6c, 6d, Following substitution tables represented at the 6a, 6b, 6c, 6d,
on realise une nouvelle permutation au niveau 4. we perform a new permutation at level 4.
S'ensu it une nouvel le etape de substitution au niveau 7a, 7b. A new step of substitution at level 7a, 7b follows.
s 2838892 On realise alors une operation logique << ou exclusif >> par l'intermediaire de la s 2838892 A "or exclusive" logical operation is then carried out through the intermediary of the
porte 9.door 9.
On visualise clairement a la figure 2, que cette etape d'operation << ou It is clear in FIG. 2 that this stage of operation << or
exclusif >> est positionnee sensiblement au milieu de la chane de chiffrement. exclusive >> is positioned substantially in the middle of the encryption chain.
s A titre prefere, on utilise pour ltoperation logique << ou exclusif >> une entree s For the most part, we use for logical ltoperation << or exclusive >> an entry
d'une valeur fonction de l'adresse de stockage en memoire des donnees a chiffrer. a value depending on the storage address in memory of the data to be encrypted.
Dans ce cadre, on a represente par la lettre V une entree de donnees In this context, the letter V represents a data entry
representative de l'adresse en memoire. representative of the address in memory.
A titre d'exemple, la valeur fonction de l'adresse peut etre l'adresse elle o meme, une valeur obtenue par troncature de l'adresse ou, plus generalement, une By way of example, the function value of the address can be the address itself or a value obtained by truncation of the address or, more generally, a
valeur obtenue par extension de l'adresse. value obtained by extension of the address.
Cela dependra de la longueur relative des donnees a chiffrer et de leur adresse. Par extension on signifie que les bits de l'adresse vent recopies et ou tronques afin que la valeur obtenue comporte un meme nombre de bits que la donnees avec This will depend on the relative length of the data to be encrypted and their address. By extension we mean that the bits of the wind address are copied and / or truncated so that the value obtained has the same number of bits as the data with
laquelle on doit effectue un << ou exclusif >>. which one must perform an "exclusive" or "exclusive".
Suite a cette etape, on realise une nouvelle etape d'operation logique << ou Following this step, we realize a new logical operation step << or
exclusif >> reperee 10.exclusive >> spotted 10.
Au niveau de cette porte, une entree est associee aux donnees a chiffrer et o une autre entree est associee a ['entree d'un nombre aleatoire RN utilise par la porte 10. La realisation d'une porte << ou exclusif >> 10 avec une entree d'une valeur aleatoire RN a l'avantage avec un faible surcout et peu de perte de rapidite de gener les attaques longues a base d'accumulation de resultats necessitant beaucoup de At this gate, an input is associated with the data to be encrypted and another input is associated with the input of a random number RN used by the gate 10. The realization of a << or exclusive >> gate 10 with an RN value entry has the advantage with a low overhead and little loss of speed to generate the long-term attacks based on accumulation of results requiring a lot of
traitement et done parfois impliquant des remises a zero. treatment and therefore sometimes involving zeroing.
Dans ce cadre, on changera avantageusement la valeur aleatoire RN a In this context, we will advantageously change the random value RN a
chaque remise a zero du dispositif.each reset of the device.
En ce qui concerne la porte << ou exclusif >> 9, elle a egalement l'avantage de ne pas peser sur la rapidite du chiffrement et notamment en proposant des etapes de so troncature ou d'extension de la valeur d'adresse pour ['adapter a la longueur des With regard to the << or exclusive >> gate 9, it also has the advantage of not weighing on the speed of the encryption and in particular by proposing stages of truncation or extension of the address value for [ to adapt to the length of
donnees de chiffrement qui vent des operations techniquement rapides. encryption data that drives technically fast operations.
L'operation logique effectuee par la porte 10 peut etre suivie d'une etape supplementaire de permutation au repere 5 puis preferentiellement de substitution The logical operation performed by the gate 10 can be followed by an additional step of permutation to the reference 5 and then preferentially of substitution
par la table 8.by the table 8.
6 28388926 2838892
Ces operations 5, 8 peuvent etre renouvelees M fois comme figure. These operations 5, 8 can be renewed M times as a figure.
En sortie, on obtient des donnees chiffrees reperees 12. At the output, we obtain ciphered data identified 12.
On real ise a i nsi u n ch iffrement efficace ctest-a-dire d iffici le a percer tout en It is possible to perform effectively, that is, to drill through it all while
assu rant u ne g ra nd e rapid ite d 'execution des operations de chiffrem ent. ensuring a rapid execution of encryption operations.
On notera que dans le mode de realisation prefere illustre, tres peu d'echanges vent necessaires entre le processeur et le dispositif de chiffrement Note that in the preferred embodiment illustrated, very little exchange necessary between the processor and the encryption device
notamment en ce qui concerne les parametres de chiffrement. especially with regard to the encryption parameters.
En effet, I'ensemble du dispositif etant fixe au niveau materiel (implementation hardware) les parametres de chiffrement tels que des cles n'ont pas Indeed, the entire device is fixed at the hardware level (implementation hardware) encryption parameters such as keys do not have
o a etre transmises par le microprocesseur. o to be transmitted by the microprocessor.
En effet, son implantation strictement hardware assure une grande rapidite Indeed, its strictly hardware implementation ensures rapidity
du chiffrement.encryption.
On notera que ['implementation purement hardware du dispositif de chiffrement va a l'encontre d'un prejuge constant dans l'etat de la technique selon lequel il est necessaire de disposer d'une couche logicielle pour assurer un chiffrement avec une souplesse d'utilisation notamment quant a la saisie et les Note that the purely hardware implementation of the encryption device goes against a constant prejudice in the state of the art that it is necessary to have a software layer to provide encryption with a flexibility of use in particular as regards the seizure and
modifications de cles de chiffrement. encryption key changes.
La presente invention a vaincu ce prejuge en proposant un nouveau dispositif et procede de chiffrement implantes uniquement en hardware tout en The present invention overcomes this prejudice by proposing a new device and method of encryption implants only in hardware while
assurant un chiffrement efficace des donnees. ensuring efficient data encryption.
7 28388927 2838892
REFERENCESREFERENCES
1. Processeur 2. Memoire a acces aleatoire 3, 4, 5, 5'. Moyens de permutation 6a, 6b, 6c, 6d. Moyens de substitution 7a, 7b. Moyens de substitution 8, 8'. Moyens de substitution 9. Porte logique to 10. Porte logique 11. Bits de donnees entrant 12. Bits de donnees sortant 13. Bus de donnees V. Valeur RN. Valeur aleatoire 1. Processor 2. Random Access Memory 3, 4, 5, 5 '. Means of permutation 6a, 6b, 6c, 6d. Means of substitution 7a, 7b. Means of substitution 8, 8 '. Means of substitution 9. Logical gate to 10. Logical gate 11. Incoming data bits 12. Outgoing data bits 13. Data bus V. RN value. Random value
8 28388928 2838892
Claims (14)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0205028A FR2838892A1 (en) | 2002-04-23 | 2002-04-23 | Method and device for encrypting digital data |
PCT/FR2003/001190 WO2003092219A1 (en) | 2002-04-23 | 2003-04-15 | Method and device for encryption of digital data |
EP03747142A EP1502381A1 (en) | 2002-04-23 | 2003-04-15 | Method and device for encryption of digital data |
AU2003249148A AU2003249148A1 (en) | 2002-04-23 | 2003-04-15 | Method and device for encryption of digital data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0205028A FR2838892A1 (en) | 2002-04-23 | 2002-04-23 | Method and device for encrypting digital data |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2838892A1 true FR2838892A1 (en) | 2003-10-24 |
Family
ID=28686262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0205028A Pending FR2838892A1 (en) | 2002-04-23 | 2002-04-23 | Method and device for encrypting digital data |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1502381A1 (en) |
AU (1) | AU2003249148A1 (en) |
FR (1) | FR2838892A1 (en) |
WO (1) | WO2003092219A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2438511A1 (en) * | 2010-03-22 | 2012-04-11 | LRDC Systems, LLC | A method of identifying and protecting the integrity of a set of source data |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007026977B4 (en) * | 2006-06-07 | 2012-03-08 | Samsung Electronics Co., Ltd. | Cryptographic system and associated operating method and computer program product |
KR100837270B1 (en) | 2006-06-07 | 2008-06-11 | 삼성전자주식회사 | Smart card and data security method thereof |
US8958550B2 (en) * | 2011-09-13 | 2015-02-17 | Combined Conditional Access Development & Support. LLC (CCAD) | Encryption operation with real data rounds, dummy data rounds, and delay periods |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0618701A2 (en) * | 1993-03-11 | 1994-10-05 | Nec Corporation | Hardware arrangement for enciphering bit blocks while renewing a key at each iteration |
EP0802653A2 (en) * | 1996-04-15 | 1997-10-22 | Vlsi Technology, Inc. | Multi-cycle non-parallel data encryption engine |
-
2002
- 2002-04-23 FR FR0205028A patent/FR2838892A1/en active Pending
-
2003
- 2003-04-15 AU AU2003249148A patent/AU2003249148A1/en not_active Abandoned
- 2003-04-15 WO PCT/FR2003/001190 patent/WO2003092219A1/en not_active Application Discontinuation
- 2003-04-15 EP EP03747142A patent/EP1502381A1/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0618701A2 (en) * | 1993-03-11 | 1994-10-05 | Nec Corporation | Hardware arrangement for enciphering bit blocks while renewing a key at each iteration |
EP0802653A2 (en) * | 1996-04-15 | 1997-10-22 | Vlsi Technology, Inc. | Multi-cycle non-parallel data encryption engine |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2438511A1 (en) * | 2010-03-22 | 2012-04-11 | LRDC Systems, LLC | A method of identifying and protecting the integrity of a set of source data |
EP2438511B1 (en) * | 2010-03-22 | 2019-07-03 | LRDC Systems, LLC | A method of identifying and protecting the integrity of a set of source data |
Also Published As
Publication number | Publication date |
---|---|
WO2003092219A1 (en) | 2003-11-06 |
AU2003249148A1 (en) | 2003-11-10 |
EP1502381A1 (en) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3326107B1 (en) | Supporting configurable security levels for memory address ranges | |
US20170288869A1 (en) | Secure key storage using physically unclonable functions | |
US9553722B2 (en) | Generating a key based on a combination of keys | |
US9135450B2 (en) | Systems and methods for protecting symmetric encryption keys | |
US9900770B2 (en) | Instruction for accelerating SNOW 3G wireless security algorithm | |
US6792438B1 (en) | Secure hardware random number generator | |
US20170085370A1 (en) | Sm4 acceleration processors, methods, systems, and instructions | |
JP2007128124A (en) | Reconfigurable processor or device | |
US8929539B2 (en) | Instructions to perform Groestl hashing | |
US20160196218A1 (en) | Secure distributed backup for personal device and cloud data | |
FR2980285A1 (en) | SYSTEMS AND METHODS FOR MANAGING CRYPTOGRAPHIC KEYS IN A SECURE MICROCONTROLLER | |
WO2017045484A1 (en) | Xts-sm4-based storage encryption and decryption method and apparatus | |
Springall et al. | Measuring the security harm of TLS crypto shortcuts | |
US20080240421A1 (en) | Method and apparatus for advanced encryption standard (AES) block cipher | |
FR3029719A1 (en) | ENCRYPTION METHOD WITH DYNAMIC CONFUSION AND DIFFUSION LAYERS | |
FR2838892A1 (en) | Method and device for encrypting digital data | |
FR2880750A1 (en) | MICROPROCESSOR CARD AND CRYPTOGRAPHIC METHOD FOR PROTECTING A SECRET KEY | |
US9607086B2 (en) | Providing prevalence information using query data | |
McGregor et al. | Architectural enhancements for fast subword permutations with repetitions in cryptographic applications | |
CN114091086A (en) | Rapid realization method of SM4 algorithm based on bit slice | |
US20200007329A1 (en) | Accelerator for encrypting or decrypting confidential data with additional authentication data | |
Smid | From DES to AES | |
TWI728933B (en) | Hybrid multistage algorithm encryption and decryption system, transmitting device thereof, and receiving device thereof | |
Nilsson et al. | Key-hiding on the ARM platform | |
Cianfriglia et al. | Kite attack: Reshaping the cube attack for a flexible GPU-based maxterm search |