FR2836749A1 - Cellule memoire a programmation unique - Google Patents

Abstract

L'invention concerne une cellule mémoire à programmation unique d'une valeur binaire, comportant, en parallèle entre deux bornes (1, 2) d'application d'une tension d'alimentation (Vp, Vr) : deux branches comprenant chacune une première résistance de programmation (Rp1, Rp2) en silicium polycristallin, connectée entre une première borne d'alimentation (1) et une borne de lecture différentielle (4, 6) de l'état de la cellule; et au moins un interrupteur de programmation (NN1, MN2) reliant une desdites bornes de lecture à la deuxième borne d'alimentation (2).

Description

<Desc/Clms Page number 1>

CELLULE MÉMOIRE À PROGRAMMATION UNIQUE
La présente invention concerne le domaine des mémoires à programmation unique (OTP) et, plus particulièrement, la réalisation d'une cellule mémoire à programmation unique qui permet le stockage d'un code binaire dans un circuit intégré, sans que ce code soit observable.

Aujourd'hui, pour réaliser une mémoire à programmation unique, on peut utiliser des éléments de type fusibles constitués de pistes en silicium polycristallin. De tels fusibles ont l'inconvénient d'avoir un état (ouvert ou fermé) détectable optiquement. En effet, un élément fusible en silicium polycristallin est détruit en le soumettant à un courant de l'ordre du dixième d'ampère, ce qui engendre une détérioration physique de la piste conductrice le constituant. Un autre inconvénient est que le fort courant nécessaire impose de détruire le fusible à la fabrication et est peu compatible avec la réalisation d'une cellule mémoire à programmation unique dont la programmation peut être faite dans la vie du produit.

Une deuxième catégorie connue de mémoires à programmation unique est constituée des mémoires EPROM. Ces mémoires ont l'inconvénient de nécessiter des transistors (transistors à grilles flottantes) qui engendrent des étapes de fabrication supplémentaires par rapport aux étapes des

<Desc/Clms Page number 2>

technologies MOS standard. Un autre inconvénient est que le contenu d'une telle cellule mémoire est observable, hors fonctionnement, par examen des charges contenues dans cette cellule, c'est-à-dire au moyen d'un microscope à balayage électronique. En effet, le nombre de charges dans les grilles flottantes des transistors est différent selon la programmation de la cellule mémoire. Cette différence du nombre de charges peut être détectée par un microscope à balayage électronique, ce qui nuit à l'inviolabilité du stockage. On trouve aussi des mémoires à programmation unique réalisées par des EEPROM et des mémoires flash non effaçables qui présentent des inconvénients similaires à ceux indiqués ci-dessus.

Un autre inconvénient des mémoires EPROM est qu'elles sont sensibles aux ultraviolets.

Un exemple d'application de la présente invention concerne le domaine des cartes à puce dans lesquelles des codes binaires doivent être stockés sans risquer d'être pirater par un fraudeur. Ces codes peuvent représenter des clés d'algorithme de transaction ou tout autre clé de chiffrement, d'identification ou d'authentification. Plus généralement, la présente invention s'applique à tout système dans lequel on souhaite programmer de façon irréversible (c'est-à-dire par une programmation unique) un mot binaire dans un circuit intégré, sans que le résultat de cette programmation soit observable.

La présente invention vise à proposer une nouvelle structure de cellule mémoire à programmation unique qui présente ces caractéristiques.

L'invention vise également à proposer une cellule mémoire à programmation unique qui puisse être programmée après fabrication du circuit intégré, alors que celui-ci est dans son environnement applicatif.

L'invention vise également à proposer une cellule mémoire dont la programmation ne soit pas observable, que ce soit optiquement ou, hors fonctionnement, par microscope à balayage électronique.

<Desc/Clms Page number 3>

L'invention vise également à proposer une cellule mémoire à programmation unique qui puisse être réalisée dans la même technologie que les transistors MOS du circuit intégré auquel elle est jointe, et sans être sensible aux ultraviolets.

Pour atteindre ces objets et d'autres, la présente invention prévoit une cellule mémoire à programmation unique d'une valeur binaire, comportant : en parallèle entre deux bornes d'application d'une tension d'alimentation, deux branches comprenant chacune une première résistance de programmation en silicium polycristallin, connectée entre une première borne d'alimentation et une borne de lecture différentielle de l'état de la cellule ; et au moins un interrupteur de programmation reliant une desdites bornes de lecture à la deuxième borne d'alimentation.

Selon un mode de réalisation de la présente invention, chaque branche comporte un interrupteur de programmation.

Selon un mode de réalisation de la présente invention, la programmation s'effectue en diminuant, de façon irréversible et stable dans la plage de courants de fonctionnement en lecture de la cellule, la valeur d'une des résistances de programmation.

Selon un mode de réalisation de la présente invention, une des bornes d'alimentation est reliée, par l'intermédiaire d'un sélecteur, à au moins deux tensions d'alimentation parmi lesquelles une tension d'alimentation de fonctionnement en lecture relativement faible et une tension d'alimentation de programmation relativement élevée.

Selon un mode de réalisation de la présente invention, chaque branche comprend, entre le point de lecture et la deuxième borne d'alimentation, une résistance fixe, les résistances fixes des deux branches étant, de préférence, identiques.

Selon un mode de réalisation de la présente invention, la cellule comporte un amplificateur différentiel de lecture dont les deux bornes d'entrée sont respectivement reliées

<Desc/Clms Page number 4>

auxdits points de lecture, la sortie de l'amplificateur différentiel fournissant l'état de la cellule mémoire.

Selon un mode de réalisation de la présente invention, chaque branche comporte, entre le point de lecture et la deuxième borne d'alimentation : un transistor de lecture, la grille du transistor de lecture de chaque branche étant reliée au point de lecture de l'autre branche définissant une borne de sortie de la cellule et un transistor de sélection.

Selon un mode de réalisation de la présente invention, lesdites résistances de programmation sont deux résistances en silicium polycristallin identiques en taille et en dopage éventuel.

Selon un mode de réalisation de la présente invention, le ou les interrupteurs de programmation sont des transistors MOS à canal N.

Selon un mode de réalisation de la présente invention, le ou les interrupteurs de programmation sont des transistors MOS à canal P.

Selon un mode de réalisation de la présente invention, la cellule comprend un circuit de commande en programmation fournissant, au moins, des signaux de commande individuels aux interrupteurs de programmation et un signal de sélection au commutateur d'alimentation.

L'invention prévoit également un procédé de programmation d'une cellule mémoire consistant à imposer temporairement, dans l'une des branches sélectionnée par un des interrupteurs de programmation, la circulation d'un courant supérieur à un courant pour lequel la valeur de la résistance de programmation de la branche concernée présente un maximum.

Selon un mode de mise en oeuvre de la présente invention, on effectue les étapes suivantes :

<Desc/Clms Page number 5>

augmenter pas à pas le courant dans la résistance de programmation sélectionnée par 11 interrupteur de programmation d'une des branches ; et mesurer, après chaque application d'un courant supérieur, la valeur de cette résistance dans son environnement fonctionnel de lecture.

Selon un mode de mise en oeuvre de la présente invention, on utilise une table prédéterminée de correspondance entre le courant de programmation et la résistance finale souhaitée pour appliquer, à la résistance de programmation sélectionnée, le courant de programmation adapté.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de mise en oeuvre et de réalisation particuliers, faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente le schéma électrique d'une cellule mémoire à programmation unique selon un premier mode de réalisation de la présente invention ; la figure 2 représente le schéma électrique d'une cellule mémoire à programmation unique selon un deuxième mode de réalisation de la présente invention ; la figure 3 représente le schéma électrique d'une cellule mémoire à programmation unique selon un troisième mode de réalisation de la présente invention ; la figure 4 représente, par une vue partielle en perspective très schématique, un mode de réalisation d'une résistance en silicium polycristallin constitutive d'une cellule mémoire selon la présente invention ; la figure 5 illustre, par un réseau de courbes, la programmation d'une cellule mémoire selon un mode de mise en oeuvre de la présente invention ; et la figure 6 représente, de façon très schématique et sous forme de blocs, un exemple d'application de la présente invention à la génération d'un identifiant d'un circuit intégré.

<Desc/Clms Page number 6>

Les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, les différents circuits de lecture et d'exploitation des mots binaires stockés dans une cellule mémoire selon l'invention n'ont pas été détaillés. L'invention peut être mise en oeuvre quelle que soit l'exploitation faite du code binaire stocké dans une ou plusieurs de ces cellules mémoires.

Une caractéristique d'une cellule mémoire selon la présente invention est qu'elle comprend deux branches résistives en parallèle. Chaque branche est constituées d'au moins une résistance programmable en silicium polycristallin.

La figure 1 représente un premier mode de réalisation d'une cellule mémoire selon l'invention.

Selon ce mode de réalisation, chaque branche résistive est constituée de deux résistances en série, la mesure d'un niveau mémorisé s'effectuant en connectant les points milieux des associations en série aux entrées respectives d'un amplificateur différentiel. La résistance non programmable de chaque branche est court-circuitable au moyen d'un interrupteur de programmation.

Une première branche de la cellule mémoire comprend, en série entre deux bornes 1 et 2 d'application d'une tension d'alimentation, une première résistance programmable Rpl et une première résistance fixe Rfl. Une deuxième branche de la cellule mémoire comprend, en série entre les bornes 1 et 2, une deuxième résistance programmable Rp2 et une deuxième résistance fixe Rf2.

Le point milieu 4, entre les résistances Rpl et Rfl, est relié à une première entrée (par exemple, non inverseuse) d'un amplificateur différentiel 5 de lecture. Le point milieu 6, entre les résistances Rp2 et Rf2, est relié à l'autre entrée (par exemple inverseuse) de l'amplificateur différentiel 5. La sortie de

<Desc/Clms Page number 7>

l'amplificateur différentiel 5 fournit l'état 0 ou 1 stocké dans la cellule mémoire.

On voit bien que, si les résistances Rfl et Rf2 sont de même valeur, la moindre différence entre les résistances Rpl et Rp2 conditionne l'état de sortie de l'amplificateur de lecture 5. En d'autres termes, dans l'exemple représenté, si la résistance Rpl est supérieure à la résistance Rp2, le potentiel du point 6 est supérieur au potentiel du point 4. Il en découle un état zéro (niveau V-) en sortie de l'amplificateur 5. Dans le cas contraire (résistance Rpl inférieure à résistance Rp2), le point 4 est à un potentiel supérieur au point 6. Il en découle un niveau haut en sortie de l'amplificateur 5 donc un état 1.

Selon l'invention, deux interrupteurs de programmation MN1 et MN2 (dans cet exemple, des transistors MOS à canal N) relient respectivement les points 4 et 6 à la borne 2. Cette borne 2 constitue une borne d'application d'un potentiel d'alimentation de référence V- (par exemple, la masse). Les transistors MN1 et MN2 sont commandables individuellement par un circuit 7 de programmation (CTRL). Côté alimentation positive (borne 1), la tension de fonctionnement (lecture) Vr est différente d'une tension de programmation Vp. La sélection entre les deux tensions s'effectue, par exemple, au moyen d'un sélecteur K dont une borne est reliée à la borne d'alimentation positive 1 de la cellule mémoire. Les deux autres bornes 8 et 9 de l'interrupteur K sont respectivement reliées à des bornes d'application des potentiels de programmation Vp et de lecture Vr. Dans l'exemple représenté, l'amplificateur 5 est alimenté par la tension de lecture Vr. Cette tension est généralement telle que le courant dans la cellule est inférieur à la centaine de microampères et plus précisément de l'ordre de 1 à 10 microampères.

Selon l'invention, les résistances Rpl et Rp2 sont réalisées de façon identique, c'est-à-dire constituées de pistes en silicium polycristallin ayant des dimensions identiques et des dopages identiques. Les résistances Rfl et Rf2 sont

<Desc/Clms Page number 8>

également préférentiellement identiques. La programmation opérée par l'invention sert à déséquilibrer les résistances de programmation Rpl et Rp2 comme cela sera expliqué par la suite.

Une caractéristique de la présente invention est de prévoir une programmation de la cellule mémoire en provoquant une diminution irréversible de la valeur d'une des résistances de programmation Rpl ou Rp2 selon l'état souhaité, en forçant la circulation d'un courant dans la résistance à programmer qui soit supérieure au courant pour laquelle la valeur de la résistance présente un maximum. Cette caractéristique de l'invention sera mieux comprise par la suite en relation avec les figures 4 et 5. Pour l'instant, on se contentera de dire que le transistor MN1 permet de court-circuiter la résistance Rfl et de faire circuler, dans la résistance Rpl, un courant imposé par le niveau de la tension de programmation Vp qui a pour effet d'en diminuer la valeur. Quant au transistor MN2, il sert, pour l'autre branche, à court-circuiter la résistance Rf2 et à diminuer la valeur de la résistance Rp2 lorsque celle-ci est alimentée par la tension de programmation Vp. Selon celle des résistances Rpl ou Rp2 dont on diminue la valeur par rapport à l'autre, l'état stocké dans la cellule est différent. Selon l'invention, la tension de programmation (propre à engendrer un courant, par exemple, de l'ordre d'un à 10 milliampères) est supérieure à la tension de lecture pour que le courant de programmation soit situé au-delà de la plage de courants (jusqu'à 100 microampères) de fonctionnement de la cellule mémoire.

Les transistors MN1 et MN2 permettent en fait de protéger les résistances Rfl et Rf2 lorsque la cellule mémoire est alimentée par la tension Vp sensiblement plus élevée que la tension Vr. Ils évitent également, si les résistances Rfl et Rf2 sont en silicium polycristallin, de modifier leurs valeurs lors de la programmation.

Initialement (en sortie de fabrication), l'état de la cellule mémoire est indéterminé pourvu que les résistances Rpl

<Desc/Clms Page number 9>

et Rp2, respectivement Rfl et Rf2, soient de dimensions identiques.

En variante, on peut pré-programmer la valeur d'origine (avant programmation des résistances Rpl et Rp2) en prévoyant des valeurs différentes pour les résistances Rfl et Rf2. Une telle variante permet, connaissant l'état non programmé des cellules, de n'utiliser qu'un transistor de programmation pour diminuer la résistance Rpl ou Rp2 de la branche contenant la résistance Rfl ou Rf2 la plus faible. Bien sûr, on doit alors tenir compte, pour le choix des résistances Rpl et Rp2, de la différence entre les valeurs des résistances Rfl et Rf2 et de la diminution de valeur qui sera effectuée pour programmer la cellule.

L'état programmé dans une cellule mémoire selon l'invention n'est observable, ni optiquement, ni au moyen d'un microscope électronique à balayage. En effet, contrairement à l'accumulation de charges effectuée dans une grille flottante, la programmation opérée par l'invention est invisible dans la mesure où elle ne fait que modifier la valeur d'une des résistances en silicium polycristallin, sans qu'elle soit chargée en permanence. De plus, cette modification caractéristique de l'invention est non destructrice à la différence d'un fonctionnement fusible qui consiste à détériorer physiquement la structure d'une résistance en silicium polycristallin. Elle est donc également invisible optiquement.

Un autre avantage de l'invention qui ressort déjà de la description qui précède est que le niveau stocké dans une cellule mémoire n'est pas observable par des attaques de type observation de consommation électrique. En effet, la signature en courant (consommation en courant) de la cellule mémoire est indépendante de l'état stocké, la résistance équivalente des deux branches en parallèle étant la même, quelle que soit celle des résistances Rpl ou Rp2 qui a vu sa valeur diminuer pour fixer l'état programmé.

<Desc/Clms Page number 10>

La figure 2 représente, par une vue à rapprocher de celle de la figure 1, un deuxième mode de réalisation d'une cellule mémoire à programmation unique selon la présente invention. La seule différence entre ces deux modes de réalisation est que, en figure 2, on prévoit une programmation au moyen de deux transistors MOS à canal P MPI et MP2 au lieu de transistors MOS à canal N. Cela revient à retourner la structure par rapport aux bornes 1 et 2 d'alimentation. En d'autres termes, les résistances fixes Rfl et Rf2 relient la borne d'alimentation positive 1 aux drains respectifs 4 et 6 des transistors MPI et MP2. Les résistances de programmation Rpl et Rp2 relient respectivement ces points 4 et 6 à la borne d'alimentation de référence 2. Les transistors MPI et MP2 sont commandés individuellement par le circuit 7 qui contrôle également la position du commutateur K sélectionnant le mode de fonctionnement en programmation ou en lecture. Bien que cela n'ait pas été représenté en figure 2, l'amplificateur différentiel 5 est toujours alimenté par la tension Vr.

Fonctionnellement, la seule différence entre les figures 1 et 2 est que les niveaux de commande fournis par le circuit 7 sont inversés pour les transistors MPI et MP2 en raison de leur type de canal.

Le mode de réalisation de la figure 1 constitue toutefois un mode de réalisation préféré en raison du moindre encombrement des transistors MOS à canal N par rapport aux transistors à canal P.

La figure 3 représente un troisième mode de réalisation d'une cellule mémoire à programmation unique selon la présente invention.

Comme pour les deux autres modes de réalisation, la cellule comporte deux branches résistives en parallèle entre deux bornes 1 et 2 d'alimentation, et deux interrupteurs de programmation MN1 et MN2 (dans cet exemple, des transistors MOS à canal N), un circuit de commande 7 et un sélecteur K entre deux tensions d'alimentation, respectivement de lecture Vr et de

<Desc/Clms Page number 11>

programmation Vp. La programmation d'une cellule telle qu'illustrée par la figure 3 est similaire à celle des cellules des figures 1 et 2. Ce qui change ici, c'est la structure de la cellule pour en permettre la lecture.

Une caractéristique de ce mode de réalisation est d'intégrer l'amplificateur de lecture différentiel dans les branches résistives, évitant ainsi le recours aux résistances fixes Rfl et Rf2. Dans le mode de réalisation des figures 1 et 2, les résistances Rfl et Rf2 peuvent être réalisées sous la forme de transistors MOS.

Dans le mode de réalisation de la figure 3, une première branche, dite gauche dans l'orientation de la figure, comporte en série, la résistance Rpl, un transistor MOS de lecture MNR1, et un transistor MOS de sélection MNS1. L'interconnexion entre la résistance Rpl et le transistor MN1R (donc le drain de ce transistor) constitue une première borne S de sortie dite arbitrairement directe (non inversée). La borne S correspond également au point 4 de liaison de la résistance Rpl au transistor de programmation MN1. Une deuxième branche, dite droite dans l'orientation de la figure, comporte en série, la résistance Rp2, un transistor MOS de lecture MNR2, et un transistor MOS de sélection MNS2. L'interconnexion entre la résistance Rp2 et le transistor MNR2 (donc le drain de ce transistor) constitue une deuxième borne NS de sortie inverse par rapport à la borne S. La borne NS correspond également au point 6 de liaison de la résistance Rp2 au transistor de programmation MN2. La grille du transistor MNR2 est reliée à la borne 4 tandis que la grille du transistor MNR1 est reliée à la borne 6 pour obtenir l'effet d'un bistable. Les grilles des transistors MNS1 et MNS2 sont reliées ensemble à une borne R destinée à recevoir un signal de sélection en lecture de la cellule 1. Ce signal correspond, de préférence, au signal de sélection de la cellule dans un agencement matriciel de plusieurs cellules mémoires. Il est alors fourni par le décodeur

<Desc/Clms Page number 12>

de colonnes ou de lignes. Dans l'exemple représenté, tous les transistors sont à canal N.

Le fonctionnement en lecture d'une cellule selon ce mode de réalisation est le suivant. Le circuit 7 de commande provoque la commutation du sélecteur K vers le potentiel Vr. De préférence, il s'agit de son état de repos dans la mesure où l'autre état ne sert qu'en programmation (donc en principe une seule fois). La borne d'entrée R reçoit un signal (actif à l'état haut) de sélection (ou de configuration en lecture) de la cellule, rendant conducteur les deux transistors MNS1 et MNS2.

Il en découle qu'une des bornes S et NS voit son potentiel croître plus vite que l'autre. Ce déséquilibre provient de la différence de valeur entre les résistances Rpl et Rp2. Il provoque la conduction d'un des transistors MNR1 et MNR2. En raison du croisement des grilles de ces transistors, celui qui conduit le premier est celui dont la grille participe au chemin électrique (depuis la borne 1) de constante de temps la plus faible (la résistance de valeur la plus faible engendre une constante de temps plus faible), donc celui dont le potentiel de drain croît moins vite que l'autre. Une fois conducteur, ce transistor MNR force son drain (donc la borne de sortie S ou NS correspondante) à la masse, ce qui confirme le blocage du transistor MNR de l'autre branche, donc l'état haut sur la borne de sortie correspondant.

La programmation d'une cellule selon ce mode de réalisation s'effectue de la même manière que pour les deux premiers modes de réalisation à l'aide des transistors MN1 et MN2.

Toutefois, les transistors MNS1 et MNS2 de la cellule doivent être bloqués dans la programmation (entrée R au niveau bas). Ils servent à protéger les transistors de lecture MNR1 et MNR2 en rendant leurs sources flottantes, évitant ainsi l'apparition de tension grille-source destructrice en raison de la tension d'alimentation Vp. De plus, en déconnectant les transistors MNR par leurs sources, les transistors MNS empêchent qu'ils voient entre drain et source la tension élevée Vp. Par conséquent, les

<Desc/Clms Page number 13>

transistors MNR et MNS peuvent être dimensionnés en fonction de la tension de lecture Vr. Seuls les transistors de programmation MN ont besoin d'être dimensionnés pour tenir la tension Vp et supporter le courant relativement élevé (par rapport à la plage de fonctionnement en lecture) servant à programmer la cellule.

Un avantage de ce mode de réalisation est qu'il combine la cellule de stockage et son amplificateur de lecture.

Comme pour les modes de réalisation des figures 1 et 2, le mode de réalisation de la figure 3 s'applique à des transistors MOS à canal N (mode de réalisation représenté) ou à canal P. La transposition du mode de réalisation de la figure 3 à des transistors MOS à canal P est à la portée de l'homme du métier.

La figure 4 illustre, par une vue partielle très schématique en perspective, un mode de réalisation d'une résistance en silicium polycristallin du type des résistances de programmation Rpl et Rp2 selon l'invention.

Une telle résistance (désignée par 31 en figure 4) est constituée d'une piste (dite aussi barreau) en silicium polycristallin obtenue par gravure d'une couche déposée sur un substrat 32 isolant. Le substrat 32 est indifféremment directement constitué du substrat du circuit intégré ou est constitué d'une couche isolante formant un substrat isolant ou équivalent pour la résistance 31. La résistance 31 est connectée, par ses deux extrémités, à des pistes conductrices (par exemple, métalliques) 33 et 34 destinées à raccorder le barreau résistif aux autres éléments du circuit intégré. La représentation schématique de la figure 4 ne fait pas référence aux différentes couches isolantes et conductrices constituant généralement le circuit intégré. Pour simplifier, on s'est contenté de représenter le barreau résistif 31 posé sur le substrat isolant 32 et en contact, par les extrémités de sa face supérieure, avec les deux pistes métalliques 33 et 34. En pratique, les liaisons de l'élément résistif 31 aux autres composants du circuit intégré sont obtenues par des pistes plus larges en silicium poly-

<Desc/Clms Page number 14>

cristallin partant des extrémités du barreau 31 dans l'alignement de celui-ci. En d'autres termes, l'élément résistif 31 est généralement formé en rendant un tronçon d'une piste en silicium polycristallin plus étroit que le reste de la piste.

La résistance R de l'élément 31 est donnée par la formule suivante :

où p désigne la résistivité du matériau (silicium polycristallin le cas échéant dopé) constituant la piste dans laquelle est gravé l'élément 31, où L désigne la longueur de l'élément 31, et où s désigne sa section, c'est-à-dire sa largeur l par son épaisseur e. La résistivité p de l'élément 31 dépend, entre autres, du dopage éventuel du silicium polycristallin le constituant.

Le plus souvent, lors de la réalisation d'un circuit intégré, on prévoit les résistances en faisant référence à une notion dite de résistance par carreau P (square resistance). Cette résistance par carreau se définit comme étant la résistivité du matériau divisée par l'épaisseur avec laquelle il est déposé. En reprenant la relation ci-dessus donnant la résistance d'un élément 31, la résistance est donc donnée par la relation :

Le quotient L/l correspond à ce que l'on appelle le nombre de carreaux (square number) constituant l'élément résistif 31. Cela représente, vu de dessus, le nombre de carreaux de dimension donnée fonction de la technologie, mis côte à côte pour former l'élément 31.

La valeur de la résistance en silicium polycristallin est donc définie, à la fabrication, d'après les paramètres cidessus, conduisant à des résistivités et résistances dites nominales. Généralement, l'épaisseur e du silicium polycristallin est fixée par d'autres paramètres de fabrication du circuit intégré. Par exemple, cette épaisseur est fixée par

<Desc/Clms Page number 15>

l'épaisseur souhaitée pour les grilles des transistors MOS du circuit intégré.

Une caractéristique de la présente invention est d'imposer temporairement, dans une résistance en silicium polycristallin (Rpl ou Rp2) dont on souhaite diminuer irréversiblement la valeur, un courant de programmation ou de contrainte, supérieur à un courant pour lequel la résistance passe par une valeur maximale, ce courant étant au-delà de la plage de courants de fonctionnement normal (en lecture) de cette résistance. En d'autres termes, on diminue la résistivité du silicium polycristallin dans la plage de courants de fonctionnement, de façon stable et irréversible, en imposant temporairement dans l'élément résistif correspondant la circulation d'un courant au-delà de la plage de courants de fonctionnement.

Une autre caractéristique de l'invention est que le courant servant à diminuer la valeur de la résistance est, à la différence d'un élément fusible, non destructif pour l'élément en silicium polycristallin.

La figure 5 illustre, par un réseau de courbes donnant la résistance d'un élément en silicium polycristallin du type de celui représenté en figure 4 en fonction du courant le traversant, un mode de mise en oeuvre de la présente invention pour programmer une des résistances de la cellule mémoire.

On suppose que le silicium polycristallin ayant servi à la fabrication de l'élément résistif 31 (Rpl ou Rp2) présente une résistivité nominale conférant à l'élément 31, pour les dimensions l, L et e données, une valeur de résistance Rnom. Cette valeur nominale (d'origine) de la résistance correspond à la valeur prise de façon stable par l'élément résistif 31 dans la plage de courants de fonctionnement du système, c'est-à-dire généralement pour des courants inférieurs à 100 A.

Selon l'invention, pour diminuer la valeur de la résistance et passer de façon irréversible et stable, par exemple, à une valeur R1 inférieure à Rnom, on applique aux bornes de l'élément résistif 31 un courant (par exemple Il), dit

<Desc/Clms Page number 16>

de contrainte, supérieur à un courant Im pour lequel la valeur de la résistance R de l'élément 31 est maximale sans toutefois être infinie. Comme l'illustre la figure 5, une fois que ce courant Il a été appliqué à l'élément résistif 31, on obtient, dans la plage Al de courants de fonctionnement du circuit intégré, une résistance stable de valeur R1. En fait, l'allure Snom de la résistance en fonction du courant est stable pour des courants relativement faibles (inférieurs à 100 SA). Cette allure se met à croître pour des courants sensiblement supérieurs de l'ordre de quelques milliampères, voire plus (plage A2). C'est dans cette plage de courants que l'allure Snom passe par un maximum pour la valeur Im. La résistance décroît ensuite progressivement. En figure 5, on a illustré une troisième plage A3 de courants correspondant à la plage généralement utilisée pour réaliser des fusibles. Il s'agit de courants de l'ordre du dixième d'ampère où la résistance se met à croître brusquement jusqu'à devenir infinie. Par conséquent, on peut considérer que l'invention utilise la plage intermédiaire A2 de courants entre la plage de fonctionnement Al et la plage destructrice A3, pour diminuer de façon irréversible la valeur de la résistance ou plus précisément de la résistivité de l'élément en silicium polycristallin.

En effet, une fois passé le maximum de l'allure Snom de la résistivité en fonction du courant, la valeur prise par la résistance dans la plage de courants de fonctionnement se trouve inférieure à la valeur Rnom. La nouvelle valeur, par exemple R1, dépend de la valeur la plus élevée du courant (ici, Il) qui a été appliqué pendant la phase de diminution irréversible. On notera en effet que la diminution irréversible opérée par l'invention s'effectue dans une phase spécifique de programmation, hors du fonctionnement normal en lecture (plage Al) du circuit intégré, c'est-à-dire hors du fonctionnement normal de la résistance.

Le cas échéant, une fois que la valeur de la résistance en silicium polycristallin a été abaissée vers une

<Desc/Clms Page number 17>

valeur inférieure (par exemple RI en figure 5), on peut encore procéder à une diminution irréversible de cette valeur. Il suffit pour cela de dépasser le courant maximum Il de la nouvelle allure 81 de la résistance en fonction du courant. Par exemple, on peut accroître la valeur du courant jusqu'à atteindre une valeur I2. Quand le courant est alors de nouveau diminué, on obtient une valeur R2 pour la résistance dans sa plage de fonctionnement normal. La valeur R2 est inférieure à la valeur RI et, bien sûr, à la valeur Rnom. Dans l'application aux cellules mémoires des figures 1 et 2, cela peut permettre d'inverser la programmation un nombre de fois limité.

On voit que toutes les allures de la résistance en fonction du courant se rejoignent sur la pente de décroissance de la valeur de la résistance, après être passé par le maximum de l'allure. Ainsi, pour un élément résistif donné (p, L, s), les courants Il, I2, etc. qui doivent être atteints, pour passer à une valeur de résistance inférieure, sont indépendants de la valeur de la résistance (Rnom, RI, R2) à partir de laquelle on provoque la diminution.

Ce qui a été exprimé ci-dessus comme valeur de résistance correspond en fait à une diminution de la résistivité du silicium polycristallin constituant l'élément résistif. Les inventeurs considèrent que l'on assiste à une modification stable de la structure cristalline du silicium polycristallin et que l'on assiste, en quelque sorte, à un fluage du matériau, la structure cristalline finale obtenue dépendant du courant maximum atteint.

Bien sûr, on veillera à ne pas dépasser la plage de courants de paramétrage A2 (de l'ordre de quelques milliampères) afin de ne pas risquer de détruire la résistance en silicium polycristallin. Cette précaution ne posera en pratique pas de problème dans la mesure où l'utilisation du silicium polycristallin pour constituer un fusible requiert des courants nettement plus élevés (de l'ordre du dixième d'ampère) qui ne sont pas disponibles une fois le circuit fabriqué.

<Desc/Clms Page number 18>

La réalisation pratique d'une résistance en silicium polycristallin selon l'invention ne diffère pas de la réalisation d'une résistance classique. Partant d'un substrat isolant, on dépose une couche de silicium polycristallin que l'on grave en fonction des dimensions souhaitées pour la résistance. Comme l'épaisseur de silicium polycristallin déposée est généralement fixée par la technologie, les deux dimensions que l'on peut régler sont la largeur et la longueur. Généralement, on redépose un isolant sur le barreau de silicium polycristallin ainsi obtenu. Dans le cas d'une interconnexion en ligne, on aura modifié la largeur l par rapport aux pistes d'accès plus larges pour être fortement conductrices. Dans le cas d'un accès aux extrémités du barreau par le dessus comme cela est illustré en figure 4, on réalisera des vias dans l'isolant sur-jacent (non représenté) du barreau de silicium polycristallin pour connecter des pistes métalliques 33 et 34 de contact.

En pratique, pour disposer de la capacité de réglage de résistance la plus importante avec un courant de contrainte minimum, on cherchera à utiliser une épaisseur minimale et une largeur minimale pour les éléments résistifs. Dans ce cas, seule la longueur L conditionne la valeur nominale de la résistance une fois la structure du silicium polycristallin fixée. Le dopage éventuel du silicium polycristallin, quel que soit son type, n'entrave pas la mise en oeuvre de l'invention. La seule différence liée au dopage est la résistivité nominale avant contrainte et les résistivités obtenues pour des courants de contraintes donnés. En d'autres termes, pour un élément de dimensions données, cela conditionne le point de départ de la valeur de la résistance, et par voie de conséquence, les valeurs de résistance obtenues pour des courants de contrainte donnés.

Pour passer de la valeur nominale à une valeur de résistance ou résistivité inférieure, ou pour passer d'une valeur donnée (inférieure à la valeur nominale) à une valeur

<Desc/Clms Page number 19>

encore inférieure, on peut selon l'invention utiliser plusieurs méthodes.

Selon un premier mode de mise en oeuvre, on fait

croi croître progressivement (pas à pas) le courant dans la résis- tance. Après chaque application d'un courant supérieur, on revient dans la plage de courants de fonctionnement et on mesure la valeur de la résistance. Tant que le point Im de courant n'est pas atteint, cette valeur de résistance restera à la valeur Rnom. Dès que le point Im en courant est dépassé, on change de courbe (allure S) et la valeur mesurée lorsque l'on repasse sur les courants de fonctionnement devient une valeur inférieure à la valeur Rnom. Si cette nouvelle valeur convient, on en reste là. Dans le cas contraire, on réapplique des courants supérieurs pour dépasser la nouvelle valeur maximale de l'allure courante. Dans ce cas, il n'est pas nécessaire de repartir des courants minimaux comme lorsque l'on démarre de la résistance nominale. En effet, la valeur du courant pour laquelle la résistance va de nouveau diminuer est forcément supérieure à la valeur du courant de contrainte Il appliqué pour passer sur l'allure courante. La détermination du pas à appliquer est à la portée de l'homme du métier et n'est pas critique en ce qu'elle conditionne essentiellement le nombre de diminutions possibles. Plus le pas est élevé, plus les sauts entre les valeurs seront importants.

Selon un deuxième mode de mise en oeuvre, on prédétermine, par exemple par mesures, les différents courants à appliquer pour passer des différentes valeurs de résistance à des valeurs inférieures. Cette prédétermination tient compte bien entendu de la nature du silicium polycristallin utilisé ainsi que préférentiellement de la résistance par carreau c'est- à-dire de la résistivité du matériau et de l'épaisseur dans laquelle il est déposé. En effet, comme les allures illustrées par la figure 5 peuvent également être lues comme allure de la résistance par carreau, on est en mesure de transposer les valeurs calculées aux différentes résistances d'un circuit

<Desc/Clms Page number 20>

intégré définies par les largeurs et longueurs des tronçons résistifs. Selon ce deuxième mode de mise en oeuvre, on est alors en mesure de prédéterminer la valeur du courant de contrainte à appliquer à l'élément résistif pour diminuer, de façon irréversible et stable, sa valeur.

Selon l'invention, la diminution irréversible de la résistance ou résistivité peut être effectuée après fabrication lorsque le circuit est dans son environnement fonctionnel. En d'autres termes, le circuit 7 de commande et les transistors de programmation décrits en relation avec les figures 1 et 2 peuvent être intégrés avec la ou les cellules mémoires.

Le changement de courbes, c'est-à-dire la diminution de la valeur de résistance en fonctionnement normal est quasi immédiate dès que le courant de contrainte correspondant est appliqué. Par quasi-immédiat, on entend une durée de quelques dizaines voir centaines de microsecondes qui suffisent pour appliquer la contrainte correspondante au barreau de silicium polycristallin et diminuer la valeur de sa résistance. Cette valeur empirique dépend de la taille (physique) du barreau. On pourra choisir une durée de quelques millisecondes par sécurité.

De plus, on peut considérer que, une fois la durée minimale atteinte, toute durée supplémentaire d'application du courant de contrainte ne modifie pas, au moins au premier ordre, la résistance atteinte. En outre, même si dans une application particulière on considère ne pas pouvoir négliger l'influence de la durée d'application de la contrainte, les deux modes préférés de mise en oeuvre (prédéterminer des valeurs de contraintes en durée et en intensité, ou progression pas à pas jusqu'à la valeur souhaitée) sont parfaitement compatibles avec la prise en compte de la durée d'application de la contrainte.

A titre d'exemple particulier de mise en oeuvre, on a réalisé une résistance en silicium polycristallin dopée N+ ayant une section de 0,225 micromètre carré (1 = 0,9 m, e = 0,25 m) et une longueur L de 45 micromètres. Avec le silicium polycristallin utilisé et le dopage correspondant, la résistance

<Desc/Clms Page number 21>

nominale était d'environ 6300 Ohms. Cela correspond à une résistance par carreau d'environ 126 Ohms (50 carreaux). En appliquant à cette résistance un courant supérieur à trois milliampères, on a provoqué une diminution de sa valeur, stable pour un fonctionnement sous des courants allant jusqu'à 500 microampères. Avec un courant de 3,1 milliampères, la valeur de la résistance a été abaissée à environ 4500 Ohms. En appliquant à la résistance un courant de 4 milliampères, on a diminué la valeur de la résistance jusqu'environ 3000 Ohms. Les valeurs obtenues de résistances ont été les mêmes pour des durées de contraintes allant de 100 microsecondes à plus de 100 secondes.

Bien entendu, les exemples ci-dessus ainsi que les ordres de grandeurs donnés de courants et de résistances pour les différentes plages concernent les technologies actuelles.

Les courants des plages Al, A2 et A3 pourront être différents (inférieurs) pour des technologies plus avancées et peuvent être transposés à des densités de courant. Le principe de l'invention n'en est pas modifié. On a toujours trois plages et on utilise la plage intermédiaire pour forcer la diminution de résistivité.

La tension de programmation Vp peut être une tension variable selon que les niveaux de courant de programmation sont prédéterminés ou sont inconnus et doivent être obtenus par une augmentation par paliers.

Selon une variante de réalisation, le courant de programmation forcé dans la résistance Rpl ou Rp2 est fixé par la commande (tension de grille) du transistor de programmation correspondant, la tension Vp étant alors fixe.

Un avantage de la présente invention est qu'une cellule mémoire à programmation unique est ainsi réalisable dans la même technologie que les transistors MOS classiques et sans étape supplémentaire.

Un autre avantage d'une cellule mémoire selon l'invention par rapport à une cellule EPROM est qu'elle est insensible aux ultraviolets.

<Desc/Clms Page number 22>

Le stockage d'un code binaire dans un circuit intégré au moyen de cellule mémoire à programmation unique selon l'invention s'effectue, de préférence, avec une programmation disponible sur le circuit intégré fini c'est-à-dire dans son environnement applicatif. Cela est rendu possible grâce aux courants relativement faibles nécessaires pour programmer les résistances des cellules mémoires. Toutefois, cela n'exclut pas une programmation lors de la fabrication. Dans ce cas, l'interrupteur K et le circuit de commande 7 prévus en figures 1,2 et 3 sont omis. La possibilité de programmer la cellule mémoire dans son environnement applicatif est particulièrement avantageux et constitue donc un mode de réalisation préféré de l'invention.

Un autre avantage de l'invention est que la modification irréversible de la valeur de la résistance programmée n'est pas destructrice et ne risque donc pas d'endommager d'autres parties du circuit. Cela permet notamment de prévoir une diminution de la valeur de la résistance après fabrication, et même au cours de sa vie dans son circuit applicatif.

Bien entendu, pour le stockage d'un mot de plusieurs bits, on prévoit autant de cellules mémoires que le mot comporte de bits. Le circuit de commande en programmation 7 peut alors être commun. En particulier, un même signal peut sélectionner la tension d'alimentation de toutes les cellules mémoires lors d'une phase de programmation. Les signaux de commande des transistors MOS de programmation doivent toutefois rester individualisés pour permettre de différencier des états 0 et 1 selon les différentes cellules. La réalisation d'un circuit de commande est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.

Initialement, les résistances Rpl et Rp2 étant identiques, l'état de lecture avant programmation est indéterminé. Cela n'est toutefois pas gênant pour l'utilisation d'une mémoire à programmation unique.

<Desc/Clms Page number 23>

La mise en oeuvre de l'invention permet en fait de programmer plusieurs fois une même cellule mémoire sans toutefois permettre un nombre infini de programmations. En effet, si lors de la première programmation on ne force pas une résistance stable trop faible, on peut encore inverser la programmation en diminuant la valeur de la résistance programmable de l'autre branche à un niveau encore inférieure.

La figure 6 représente, de façon très schématique et sous forme de blocs, un exemple de circuit d'exploitation d'un réseau de cellules mémoires 10 à programmation unique selon l'invention. Dans cet exemple, on suppose la présence de n cellules mémoires du type de celle illustrée par les figures 1, 2 ou 3. Une unité centrale de traitement 11 (CPU) reçoit un signal de configuration de la mémoire, soit en programmation (PG), soit en utilisation (USE). Pour une programmation, on utilise par exemple un générateur aléatoire 12 (RNG) fournissant n bits au réseau de cellules mémoires 10. En d'autres termes, le générateur aléatoire 12 fournit le code binaire devant être inscrit par programmation des différentes cellules selon l'invention. En utilisation, l'unité centrale 11 déclenche une lecture (READ) du circuit 10. Le circuit 10 fournit alors un mot binaire ID, par exemple, d'identification de la puce de circuit intégré contenant les cellules mémoires. Dans une telle application de stockage d'un identifiant d'une puce de circuit intégré, le recours à des cellules mémoires à programmation unique selon l'invention présente de nombreux avantages.

Un premier avantage est 11 auto-génération à l'intérieur de la puce de circuit intégré de son identifiant, ce qui évite tout risque de fuite par intervention humaine.

Un autre avantage est que le caractère aléatoire du mot d'identification stocké dépend complètement du générateur aléatoire 12 et non plus, comme dans certaines applications classiques, d'un réseau de paramètres physiques.

Un autre avantage de l'invention est que le code stocké ne dépend plus, dans son contenu, d'un code logiciel

<Desc/Clms Page number 24>

quelconque. On améliore ainsi la sécurité du système contre des piratages éventuels.

Un autre avantage de l'invention est que le nombre de cycles d'extraction n'est pas limité.

Pour la programmation d'une mémoire selon l'invention, on pourra dissocier plusieurs phases distinctes dans la vie du produit. Par exemple, on prévoit une première zone (première série de résistances) programmables à l'issue de la fabrication pour contenir un code"fabricant". Le reste de la mémoire est laissé disponible pour être programmé (en une ou plusieurs fois) par l'utilisateur (final ou non).

Un autre exemple d'application de la présente invention concerne le blocage d'un circuit intégré suite à la détection d'une tentative de fraude. Des processus de détection de tentatives de fraude sont parfaitement connus. Ils servent à identifier qu'une puce de circuit intégré (par exemple, du type carte à puce prépayée ou non) a subi une attaque pour, soit utiliser les unités prépayées, soit découvrir une clé secrète de la puce. Dans un tel cas, on souhaite invalider le fonctionnement ultérieur de la puce pour éviter que la fraude porte ses fruits. Par la mise en oeuvre de l'invention, il est possible de mémoriser une quantité secrète au moyen d'une mémoire à programmation unique propre à l'invention. Si au cours de la vie du circuit intégré, on détecte une tentative de fraude justifiant l'invalidation de la puce, on provoque automatiquement la programmation d'une ou plusieurs cellules mémoires dans un état inverse. En inversant même un seul bit de la quantité secrète, le système ne pourra plus authentifier la puce correctement, ce qui conduit à un blocage complet et irréversible de la puce.

Selon un autre exemple d'application, on utilise une cellule mémoire à programmation unique de l'invention pour verrouiller une puce de circuit intégré dans un mode de fonctionnement particulier, par exemple, suite à un nombre

<Desc/Clms Page number 25>

d'utilisations limité, ou imposer un sens de progression d'un compteur.

On notera que l'invention est aisément transposable d'une technologie à une autre.

Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la réalisation pratique des résistances de programmation en silicium polycristallin est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.

De plus, selon une variante de réalisation, on pourra utiliser une seule tension d'alimentation pour la cellule mémoire. On évite ainsi la sélection de la tension d'alimentation entre les niveaux Vp et Vr. Dans ce cas, on choisit une tension d'alimentation suffisante pour imposer la contrainte souhaitée à la programmation des résistances Rpl et Rp2 (figures 1,2 et 3). Les valeurs des résistances Rfl et Rf2 (figures 1 et 2) ou les dimensions des transistors MNS1, MNS2, MNR1 et MNR2 (figure 3) sont alors choisies en conséquence (par exemple, des valeurs suffisamment élevées des résistances Rfl et Rf2 pour imposer aux bornes des résistances de programmation une tension suffisamment faible garantissant un fonctionnement dans une plage de courants inférieure à la dizaine ou centaine de microampères). Un tel mode de réalisation ne constitue cependant pas un mode de réalisation préféré dans la mesure où il impose une consommation permanente de courant relativement important.

En outre, l'invention s'applique aussi bien à une lecture en parallèle de plusieurs cellules, qu'à une lecture série. L'adaptation du circuit de commande est à la portée de l'homme du métier.

Enfin, on pourra effectuer une mesure différentielle en courant et non en tension. Là encore, l'adaptation du circuit au moyen de miroirs de courant est à la portée de l'homme du métier.

Claims (14)

REVENDICATIONS

1. Cellule mémoire à programmation unique d'une valeur binaire, caractérisée en ce qu'elle comporte : en parallèle entre deux bornes (1, 2) d'application d'une tension d'alimentation (Vp, Vr), deux branches comprenant chacune une première résistance de programmation (Rpl, Rp2) en silicium polycristallin, connectée entre une première borne d'alimentation (1) et une borne de lecture différentielle (4,6) de l'état de la cellule ; et au moins un interrupteur de programmation (MN1, MN2 ; MPI, MP2) reliant une desdites bornes de lecture à la deuxième borne d'alimentation (2).

2. Cellule mémoire selon la revendication 1, caractérisé en ce que chaque branche comporte un interrupteur de programmation (MN1, MN2 ; MPI, MP2).

3. Cellule mémoire selon la revendication 1 ou 2, caractérisée en ce que la programmation s'effectue en diminuant, de façon irréversible et stable dans la plage de courants de fonctionnement en lecture de la cellule, la valeur d'une des résistances de programmation (Rpl, Rp2).

4. Cellule mémoire selon l'une quelconque des revendications 1 à 3, caractérisée en ce qu'une des bornes d'alimentation (1, 2) est reliée, par l'intermédiaire d'un sélecteur (K), à au moins deux tensions d'alimentation parmi lesquelles une tension d'alimentation de fonctionnement en lecture (Vr) relativement faible et une tension d'alimentation de programmation (Vp) relativement élevée.

5. Cellule mémoire selon l'une quelconque des revendications 1 à 4, caractérisée en ce que chaque branche comprend, entre le point de lecture (4,6) et la deuxième borne d'alimentation (2), une résistance fixe (Rfl, Rf2), les résistances fixes des deux branches étant, de préférence, identiques.

6. Cellule mémoire selon la revendication 5, caractérisée en ce qu'elle comporte un amplificateur différentiel (5)

<Desc/Clms Page number 27>

de lecture dont les deux bornes d'entrée sont respectivement reliées auxdits points de lecture (4,6), la sortie de l'ampli- ficateur différentiel (5) fournissant l'état de la cellule mémoire.

7. Cellule mémoire selon l'une quelconque des revendications 1 à 4, caractérisée en ce que chaque branche comporte, entre le point de lecture (4,6) et la deuxième borne d'alimentation (2) : un transistor de lecture (MNR1, MNR2), la grille du transistor de lecture de chaque branche étant reliée au point de lecture de l'autre branche définissant une borne de sortie (S, NS) de la cellule ; et un transistor de sélection (MNS1, MNS2).

8. Cellule mémoire selon l'une quelconque des revendications 1 à 7, caractérisée en ce que lesdites résistances de programmation (Rpl, Rp2) sont deux résistances en silicium polycristallin identiques en taille et en dopage éventuel.

9. Cellule mémoire selon l'une quelconque des revendications 1 à 8, caractérisée en ce que le ou les interrupteurs de programmation sont des transistors MOS à canal N (MN1, MN2).

10. Cellule mémoire selon l'une quelconque des revendications 1 à 8, caractérisée en ce que le ou les interrupteurs de programmation sont des transistors MOS à canal P (MP1, MP2).

11. Cellule mémoire selon l'une quelconque des revendications 1 à 10, caractérisée en ce qu'elle comprend un circuit (7) de commande en programmation fournissant, au moins, des signaux de commande individuels aux interrupteurs de programmation (MN1, MN2 ; MP1, MP2) et un signal de sélection au commutateur d'alimentation (K).

12. Procédé de programmation d'une cellule mémoire selon l'une quelconque des revendications 1 à 11, caractérisé en ce qu'il consiste à imposer temporairement, dans l'une des branches sélectionnée par un des interrupteurs de programmation, la circulation d'un courant supérieur à un courant pour lequel

<Desc/Clms Page number 28>

la valeur de la résistance de programmation de la branche concernée présente un maximum.

13. Procédé selon la revendication 12, caractérisé en ce qu'il comprend les étapes suivantes : augmenter pas à pas le courant dans la résistance de programmation sélectionnée par l'interrupteur de programmation d'une des branches ; et mesurer, après chaque application d'un courant supérieur, la valeur de cette résistance dans son environnement fonctionnel de lecture.

14. Procédé selon la revendication 12, caractérisé en ce qu'il consiste à utiliser une table prédéterminée de correspondance entre le courant de programmation et la résistance finale souhaitée pour appliquer, à la résistance de programmation sélectionnée, le courant de programmation adapté.