FR2808157A1 - Satellite decoder set top tuner having first stage amplifier/attenuator integrated output monitored and set level compared/adjusted and then reception channel set. - Google Patents
Satellite decoder set top tuner having first stage amplifier/attenuator integrated output monitored and set level compared/adjusted and then reception channel set. Download PDFInfo
- Publication number
- FR2808157A1 FR2808157A1 FR0005142A FR0005142A FR2808157A1 FR 2808157 A1 FR2808157 A1 FR 2808157A1 FR 0005142 A FR0005142 A FR 0005142A FR 0005142 A FR0005142 A FR 0005142A FR 2808157 A1 FR2808157 A1 FR 2808157A1
- Authority
- FR
- France
- Prior art keywords
- stage
- power
- signal
- analog
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000017105 transposition Effects 0.000 claims description 17
- 101100518501 Mus musculus Spp1 gene Proteins 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000001914 filtration Methods 0.000 claims description 12
- 102100024348 Beta-adducin Human genes 0.000 claims description 5
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 claims description 5
- 101100120142 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIR1 gene Proteins 0.000 claims description 5
- 101150063504 CAN2 gene Proteins 0.000 claims description 4
- 108091006418 SLC25A13 Proteins 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 102100036601 Aggrecan core protein Human genes 0.000 claims 1
- 102100034033 Alpha-adducin Human genes 0.000 claims 1
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 claims 1
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 claims 1
- 108091006419 SLC25A12 Proteins 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 101150008604 CAN1 gene Proteins 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
Synthonisateur du type à fréquence intermédiaire nulle et procédé de commande correspondant. Zero intermediate frequency type synthesizer and corresponding control method.
L'invention concerne le décodage d'un canal de transmission radiofréquence véhiculant des informations numériques codées. Elle s'applique avantageusement mais non limitativement à la télédiffusion numérique par satellite telle que définie dans la spécification européenne DVB-S (Digital Video Broadcasting-satellite) basée sur les normes de compression MPEG, et utilisant par exemple pour véhiculer les informations, une modulation numérique en quadrature. L'invention concerne ainsi plus particulièrement les synthonisateurs ("tuner" en langue anglaise), en particulier du type à fréquence intermédiaire nulle, tels que par exemple ceux incorporés dans les récepteurs- satellite avec décodeurs de données d'images comprimées ("Set-top box" en langue anglaise). The invention relates to the decoding of a radiofrequency transmission channel conveying coded digital information. It applies advantageously but not exclusively to digital satellite broadcasting as defined in the European DVB-S specification (Digital Video Broadcasting-satellite) based on MPEG compression standards, and using for example to convey the information, a modulation digital quadrature. The invention thus relates more particularly to the "tuner" in English, in particular to the zero intermediate frequency type, such as for example those incorporated in satellite receivers with decoders of compressed image data ("Set- top box "in English language).
Les signaux de télévision en provenance d'un satellite sont amplifiés et convertis dans une bande de fréquences prédéterminée (typiquement 950-2150 MHz) par l'intermédiaire d'une parabole et d'un convertisseur à faible bruit situé au foyer de la parabole. The television signals from a satellite are amplified and converted into a predetermined frequency band (typically 950-2150 MHz) through a parabola and a low-noise converter located at the focus of the dish.
Ce signal est ensuite envoyé à l'entrée du synthonisateur du récepteur. Le synthonisateur a pour but de sélectionner le canal désiré et de sortir un signal en bande de base sur la voie en phase (voie 1) et sur la voie en quadrature (voie Q. Ce signal est ensuite converti en un signal numérique et démodulé. Les traitements de décodage de canal comportent ensuite également un bloc qui distingue, typiquement au moyen d'une logique majoritaire les zéros des uns, puis effectuent l'ensemble de la correction d'erreur, c'est-à-dire typiquement un décodage de Viterbi, le désentrelacement, un décodage de Reed-Solomon et le débrassage. Le dispositif de décodage de canal fournit en sortie des paquets qui sont décodés de façon classique dans un dispositif de décodage de source conforme aux normes MPEG de façon à redélivrer en sortie signaux audio et vidéo initiaux transmis via le satellite. This signal is then sent to the input of the receiver's synthesizer. The purpose of the synthesizer is to select the desired channel and output a baseband signal on the in-phase (channel 1) and quadrature channels (channel Q). This signal is then converted to a digital signal and demodulated. The channel decoding processes then also include a block which distinguishes, typically by means of majority logic, the zeros of the ones, then performs the whole of the error correction, that is to say typically a decoding of Viterbi, deinterleaving, Reed-Solomon decoding, and unblocking The channel decoding device outputs packets that are decoded in a conventional manner in a MPEG compliant source decoding device to re-output signals. audio and video transmitted via the satellite.
l'entrée du récepteur, le signal reçu est composé l'ensemble des canaux émis pour le satellite et transposés dans la bande fréquence 950-2150 La puissance globale reçue est sensiblement egale à la puissance moyenne sur un canal augmentée de dix fois logarithme népérien nombre des canaux. Ce signal possède une variation importante, de l'ordre de 50 dBm. At the input of the receiver, the received signal is composed of all the channels transmitted for the satellite and transposed in the frequency band 950-2150. The overall power received is approximately equal to the average power over a channel increased by ten times logarithmic number. channels. This signal has a significant variation, of the order of 50 dBm.
Actuellement, dans l'ensemble des récepteurs, le signal reçu en entrée normalement filtré par un filtre de type large bande (dont la bande passante est de l'ordre de plusieurs centaines de MHz) disposé juste après l'amplificateur d'entrée faible bruit, et ce afin d'éviter saturation des étages suivants du synthonisateur (notamment étages d'amplification à gain commandé ainsi que les mélangeurs l'étage de transposition de fréquence). Par ailleurs, les solutions actuelles prévoient de réaliser à l'extérieur de la puce contenant l'étage d'amplification à gain commandé ainsi que l'étage de transposition de fréquence, l'amplificateur d'entrée a faible bruit ainsi que les filtres large bande. Ces filtres, dont les fréquences de coupure sont ajustables par la sélection du canal désirée, sont alors réalisés par des composants discrets tels que diodes "varicap". Currently, in all receivers, the input signal normally filtered by a broadband type filter (whose bandwidth is of the order of several hundred MHz) arranged just after the low noise input amplifier in order to avoid saturation of the following stages of the synthesizer (in particular gain controlled amplification stages as well as the mixers the frequency transposition stage). Furthermore, the current solutions provide for the realization outside the chip containing the controlled gain amplification stage as well as the frequency transposition stage, the low noise input amplifier as well as the wide filters. gang. These filters, whose cutoff frequencies are adjustable by the selection of the desired channel, are then made by discrete components such as "varicap" diodes.
Or, de tels composants présentent une taille trop importante incompatible avec une réalisation totalement intégrée du synthonisateur. L'invention vise à apporter une solution à ce problème. However, such components are too large size incompatible with a fully integrated embodiment of the synthesizer. The invention aims to provide a solution to this problem.
Un but de l'invention est de proposer un synthonisateur totalement réalisable de façon intégrée sur le substrat de silicium, et ce, tout en évitant la saturation des différents éléments du synthonisateur. An object of the invention is to provide a synthonizer fully achievable in an integrated manner on the silicon substrate, and while avoiding saturation of the various elements of the synthesizer.
L'invention propose donc un procédé de commande d'un synthonisateur du type à fréquence intermédiaire nulle, comprenant un bloc analogique comportant un premier étage atténuateur/amplificateur à gain commandé connecté en amont d'un étage de transposition de fréquence comportant des moyens de filtrage en bande de base, un bloc numérique connecté au bloc analogique par un étage de conversion analogique/numérique. Selon une caractéristique générale de l'invention, le procédé de commande comprend une phase d'initialisation dans laquelle on calcule la puissance globale moyenne de l'intégralité du signal reçu par le synthonisateur, on compare dans le bloc numérique cette puissance globale calculée avec une première valeur de référence prédéterminée correspondant à une puissance maximale souhaitée en un endroit prédéterminé du bloc analogique, par exemple à l'entrée mélangeurs de l'étage de transposition de fréquence. On règle alors le gain du premier étage atténuateur/amplificateur jusqu'à minimiser l'écart entre la puissance globale calculée et la valeur de référence. The invention therefore proposes a method for controlling a null intermediate frequency type synthonizer, comprising an analog block comprising a first attenuator / gain controlled amplifier stage connected upstream of a frequency conversion stage comprising filtering means. in baseband, a digital block connected to the analog block by an analog / digital conversion stage. According to a general characteristic of the invention, the control method comprises an initialization phase in which the average global power of the totality of the signal received by the synthesizer is calculated, comparing, in the digital block, this global power calculated with a first predetermined reference value corresponding to a desired maximum power at a predetermined location of the analog block, for example at the mixer input of the frequency transposition stage. The gain of the first attenuator / amplifier stage is then adjusted to minimize the difference between the calculated overall power and the reference value.
Le procédé de commande selon l'invention comporte par ailleurs une phase de fonctionnement normal dans laquelle, le gain du premier étage atténuateur/modificateur étant figé, on sélectionne des canaux du signal reçu. The control method according to the invention furthermore comprises a normal operating phase in which, the gain of the first attenuator / modifier stage being fixed, channels of the received signal are selected.
D'une façon générale, on peut calculer la puissance globale moyenne de l'intégralité du signal reçu par le synthonisateur à partir de tout signal disponible dans le bloc analogique en amont premier filtre de ce bloc analogique. Ainsi, lorsque les mélangeurs de .l'étage de transposition de fréquence ne sont pas équipés de filtres, premier filtre rencontré dans le bloc analogique est le filtre bande de base. On pourra donc dans ce cas utiliser tout signal pris en amont de ce filtre bande de base. Ceci étant, généralement les mélangeurs utilisés dans un étage de transposition de fréquence d'un synthonisateur comportent intrinsequement un filtre. Dans ce cas, une analyse de la puissance globale du signal reçu est réalisée avant les mélangeurs, ces éléments étant les derniers de la chaîne de réception analogique recevant l'ensemble de la puissance de différents canaux. Ceci étant, il est préférable, en particulier pour raisons de conception du circuit intégré, d'utiliser le signal disponible entre la sortie du premier étage atténuateur/amplificateur et l'entrée l'étage de transposition de fréquence. In general, the average overall power of the entire signal received by the synthesizer can be calculated from any signal available in the analog block upstream of the first filter of this analog block. Thus, when the mixers of the frequency transposition stage are not equipped with filters, the first filter encountered in the analog block is the baseband filter. We can therefore in this case use any signal taken upstream of the baseband filter. This being so, generally the mixers used in a frequency transposition stage of a synthesizer intrinsically comprise a filter. In this case, an analysis of the overall power of the received signal is performed before the mixers, these elements being the last of the analog reception chain receiving all the power of different channels. This being so, it is preferable, in particular for design reasons of the integrated circuit, to use the available signal between the output of the first attenuator / amplifier stage and the input of the frequency transposition stage.
Selon une mise en oeuvre du procédé selon l'invention, le calcul de la puissance globale moyenne de l'intégralité du signal reçu est effectué dans le bloc numérique, c'est-à-dire en aval de l'étage de conversion analogique/numérique. Ce calcul de la puissance globale moyenne comporte alors par exemple un calcul du module du signal échantillonné ainsi qu'une intégration numérique sur un certain nombre d'échantillons, typiquement 221. Ceci étant, il serait possible en variante de prévoir un filtre analogique intégrateur dans le bloc analogique destiné à effectuer la moyenne du signal analogique à partir duquel on souhaite calculer la puissance globale moyenne. Puis, le signal de sortie filtre (tension), représentatif de la puissance moyenne globale du signal reçu, serait alors échantillonné dans l'étage de conversion analogique/numérique. En théorie, il ne serait alors nécessaire d'utiliser qu'un seul echantillon pour effectuer la comparaison avec la valeur de référence. Mais, en pratique, on effectuerait cette comparaison avec une valeur moyenne calculée sur un nombre très limité d'échantillons, par exemple trois ou quatre. According to one implementation of the method according to the invention, the calculation of the overall mean power of the entirety of the received signal is carried out in the digital block, that is to say downstream of the analog conversion stage / digital. This calculation of the overall mean power then comprises, for example, a calculation of the sampled signal module as well as a numerical integration over a certain number of samples, typically 221. This being the case, it would be possible alternatively to provide an integrating analog filter in the analog block for averaging the analog signal from which it is desired to calculate the average overall power. Then, the filter output signal (voltage), representative of the overall average power of the received signal, would then be sampled in the analog / digital conversion stage. In theory, it would then be necessary to use only one sample to compare with the reference value. But in practice, this comparison would be made with an average value calculated on a very limited number of samples, for example three or four.
Le procédé selon l'invention est également particulièrement avantageux lorsque le bloc analogique du synthonisateur comporte en outre un deuxième étage amplificateur à gain commandé connecte en aval des moyens de filtrage en bande de base. Dans ce cas, selon un mode de mise en oeuvre du procédé, on calcule, dans la phase de fonctionnement normal, la puissance moyenne du canal sélectionné, on compare dans le bloc numérique cette puissance moyenne du canal calculée avec une deuxième valeur de référence prédéterminée correspondant à une puissance canal maximale souhaitée à l'entrée de l'étage de conversion analogique/numérique et on règle le gain du deuxième étage amplificateur jusqu'à minimiser l'écart entre la puissance de canal calculée ladite deuxième valeur de référence. The method according to the invention is also particularly advantageous when the analog block of the synthesizer further comprises a second controlled gain amplifier stage connected downstream of the baseband filtering means. In this case, according to one embodiment of the method, the average power of the selected channel is calculated in the normal operating phase, the average power of the calculated channel is compared in the digital block with a second predetermined reference value. corresponding to a desired maximum channel power at the input of the analog / digital conversion stage and adjusting the gain of the second amplifier stage to minimize the difference between the calculated channel power and said second reference value.
d'autres termes, après la phase d'initialisation, le signal est commuté vers les mélangeurs de l'étage de transposition de fréquence, et le deuxième étage d'amplification à gain commandé, intégré au filtre de bande de base, permet de régler de façon fine le niveau à l'entrée du convertisseur de façon à avoir une puissance correspondant au maximum de dynamique de l'étage de conversion analogique/numérique. other words, after the initialization phase, the signal is switched to the mixers of the frequency transposition stage, and the second gain controlled amplification stage, integrated in the baseband filter, is used to adjust in a fine way the level at the input of the converter so as to have a power corresponding to the maximum dynamic of the analog / digital conversion stage.
fait, selon l'invention, de calculer dans phase d'initialisation la puissance globale du signal reçu et de régler le gain du premier etage atténuateur/amplificateur à gain commandé, puis d'ajuster le gain du deuxième étage amplificateur dans la phase de fonctionnement normal permet un meilleur équilibrage entre la commande des gains des deux étages amplificateurs à gain commandé. according to the invention, calculating in the initialization phase the overall power of the received signal and adjusting the gain of the first attenuator stage / controlled gain amplifier, then adjusting the gain of the second amplifier stage in the operating phase normal allows a better balance between the control of the gains of the two stages controlled gain amplifiers.
En effet, dans les solutions de l'art antérieur, prévoyant des filtres externes de type large bande, à composants discrets, commandables en fonction de la sélection du canal désirée, il n'y a pas de phase d'initialisation dans laquelle on calcule la puissance globale de l'intégralité du signal reçu. La puissance du signal est en effet calculée à la sortie bloc analogique, après conversion analogique/numérique, sur un signal filtré comportant outre le canal sélectionné, les canaux immédiatement adjacents. Et, c'est à partir de ce seul calcul de puissance que l'on règle les gains des différents étages d'amplification à gain commandé. Or, l'inconvénient de cette solution réside dans le fait que l'on ne possède alors qu'une seule source d'information concernant la puissance de réception sur le synthonisateur et que cette information est située à la sortie de la chaine analogique. Et, cette information est déjà filtrée et ne possède donc qu'une partie du signal d'entrée à savoir le canal désiré et éventuellement les canaux adjacents. La précision de réglage des différents amplificateurs à gain commandé est donc moins précise que celle utilisée dans la présente invention qui utilise deux calculs de puissance différents, dans la phase d'initialisation et dans la phase de fonctionnement normal, pour régler de façon indépendante les gains des deux étages d'amplification à gain commandé. Indeed, in the solutions of the prior art, providing external broadband type filters, discrete components, controllable depending on the selection of the desired channel, there is no initialization phase in which it calculates the overall power of the entire received signal. The power of the signal is in fact calculated at the analog block output, after analog / digital conversion, on a filtered signal comprising, in addition to the selected channel, the immediately adjacent channels. And, it is from this single power calculation that we adjust the gains of the different stages of amplification controlled gain. However, the disadvantage of this solution lies in the fact that there is then only one source of information on the reception power on the synthesizer and that this information is located at the output of the analog channel. And, this information is already filtered and therefore has only part of the input signal namely the desired channel and possibly the adjacent channels. The adjustment accuracy of the different controlled gain amplifiers is therefore less precise than that used in the present invention which uses two different power calculations, in the initialization phase and in the normal operating phase, to independently adjust the gains. two stages of controlled gain amplification.
En outre, si l'on suppose maintenant qu'un de réception parasite se situe au voisinage du canal sélectionné, celui-ci va influer fortement dans le calcul de la puissance effectuée bout de chaine analogique dans les solutions de l'art antérieur. En conséquence, le gain du premier étage amplificateur va avoir tendance à être minimisé pour éviter une saturation des éléments suivants, ce qui va conduire à une augmentation du gain du deuxième étage amplificateur façon à obtenir le maximum de dynamique à l'entrée de l'étage de conversion analogique/numérique. In addition, if it is now assumed that a parasitic reception is in the vicinity of the selected channel, it will have a strong influence in the calculation of the power performed end of analog channel in the solutions of the prior art. Consequently, the gain of the first amplifier stage will tend to be minimized to avoid saturation of the following elements, which will lead to an increase in the gain of the second amplifier stage so as to obtain the maximum of dynamics at the input of the amplifier. analog / digital conversion stage.
Par contre, dans le procédé selon l'invention, puissance du pic parasite est "diluée" dans la puissance globale du signal reçu. Ceci va conduire, dans la phase d'initialisation, à régler le premier étage amplificateur avec un gain un peu plus élevé que dans l'art antérieur. De ce fait, dans phase de fonctionnement normal, le calcul de la puissance de canal effectué en sortie de la chaine analogique va conduire à régler le gain du deuxième étage amplificateur avec un gain plus faible que dans l'art antérieur. On obtient donc une plus grande marge de manoeuvre sur le réglage gain du deuxième amplificateur et également un meilleur équilibrage dans la commande des gains. On the other hand, in the method according to the invention, the power of the parasitic peak is "diluted" in the overall power of the received signal. This will lead, in the initialization phase, to adjust the first amplifier stage with a gain a little higher than in the prior art. Therefore, in normal operation phase, the calculation of the channel power performed at the output of the analog channel will lead to adjusting the gain of the second amplifier stage with a lower gain than in the prior art. We thus obtain a greater margin of maneuver on the gain control of the second amplifier and also a better balance in the control of gains.
L'invention a également pour objet un dispositif de synthonisation du type à fréquence intermédiaire nulle, comprenant une entrée signal, un bloc analogique comportant un premier étage atténuateur/amplificateur à gain commandé connecté entre l'entrée de signal et un étage de transposition de fréquence comportant des moyens de filtrage bande de base, et un bloc numérique connecté au bloc analogique par un étage de conversion analogique/numérique. The subject of the invention is also a zero-intermediate-frequency type synthonisation device comprising a signal input, an analog block comprising a first attenuator / controlled gain amplifier stage connected between the signal input and a frequency transposition stage. comprising baseband filter means, and a digital block connected to the analog block by an analog / digital conversion stage.
Selon une caractéristique générale de l'invention, le dispositif comprend - moyen commandable d'aiguillage de signal, incorpore dans le bloc analogique, possédant une borne d'entrée connectée à l'entrée de signal, première borne de sortie connectée à l'entrée des moyens de filtrage en bande de base, une deuxième borne de sortie connectée directement à l'entrée de l'étage de conversion analogique/numérique, des premiers moyens de calcul, connectés à la deuxième borne de sortie moyen d'aiguillage, aptes à calculer la puissance globale moyenne de l'intégralité du signal reçu par le synthonisateur, - des premiers moyens de comparaison, incorporés dans bloc numérique, aptes à comparer cette puissance globale calculée avec une première valeur de référence prédéterminée correspondant a une puissance maximale souhaitée en un endroit prédéterminé du bloc analogique, des premiers moyens de réglage aptes à régler le gain du premier etage atténuateur/amplificateur en fonction du résultat de ladite comparaison, et - des moyens de commande aptes dans une phase d'initialisation, à commander les moyens d'aiguillage de façon à relier leur borne d'entrée et leur deuxième borne de sortie, jusqu'à minimiser l'écart entre la puissance globale calculée et ladite première valeur de référence, et dans une phase de fonctionnement normal au cours de laquelle un canal du signal reçu est sélectionné, à commander les moyens d'aiguillage de façon à relier leur borne d'entrée et leur première borne de sortie, le gain du premier étage atténuateur/amplificateur étant figé. According to a general characteristic of the invention, the device comprises a controllable signal switching means, incorporated in the analog block, having an input terminal connected to the signal input, and a first output terminal connected to the input. baseband filtering means, a second output terminal connected directly to the input of the analog / digital conversion stage, first calculation means connected to the second average switching output terminal, capable of calculate the average overall power of the entire signal received by the synthesizer, - first comparison means, incorporated in the digital block, able to compare this calculated global power with a first predetermined reference value corresponding to a desired maximum power in one predetermined location of the analog block, first adjustment means adapted to adjust the gain of the first stage att enuateur / amplifier according to the result of said comparison, and - control means adapted in an initialization phase, to control the switching means to connect their input terminal and their second output terminal, until to minimize the difference between the calculated overall power and said first reference value, and in a normal operating phase during which a channel of the received signal is selected, to control the switching means so as to connect their terminal input and their first output terminal, the gain of the first attenuator / amplifier stage being frozen.
Selon un mode de réalisation du dispositif, bloc analogique du synthonisateur comporte en outre un deuxième étage amplificateur à gain commandé connecté en aval des moyens de filtrage bande de base. Le synthonisateur comprend alors également - des deuxièmes moyens de calcul, connectés à la sortie des moyens de filtrage en bande de base, aptes à calculer dans la phase de fonctionnement normal la puissance moyenne du canal sélectionné, - des deuxièmes moyens de comparaison, incorporés dans le bloc numérique, aptes à comparer cette puissance moyenne de canal calculée avec une deuxième valeur de référence prédéterminée correspondant à une puissance de canal maximale souhaitée à l'entrée de l'étage de conversion analogique/numérique, et - des deuxièmes moyens de réglage aptes ' régler le gain du deuxième étage amplificateur jusqu'à minimiser l'écart entre la puissance de canal calculée et ladite deuxième valeur de référence. According to one embodiment of the device, the analog block of the synthesizer further comprises a second gain controlled amplifier stage connected downstream of the baseband filtering means. The synthonizer then also comprises - second computing means, connected to the output of the baseband filtering means, able to calculate in the normal operating phase the average power of the selected channel, - second comparison means, incorporated in the the digital block, able to compare this calculated average channel power with a second predetermined reference value corresponding to a desired maximum channel power at the input of the analog / digital conversion stage, and second suitable adjustment means adjusting the gain of the second amplifier stage to minimize the difference between the calculated channel power and said second reference value.
Préférentiellement, les moyens d'aiguillage du signal sont disposés entre la sortie du premier étage atténuateur/amplificateur et l'entrée de l'étage de transposition de fréquence. Preferably, the signal switching means are arranged between the output of the first attenuator / amplifier stage and the input of the frequency transposition stage.
Le bloc numérique peut incorporer les premiers moyens de calcul. The digital block can incorporate the first calculation means.
Le dispositif selon l'invention est avantageusement entièrement réalisé de façon intégrée sur un substrat semiconducteur. The device according to the invention is advantageously entirely integrated in a semiconductor substrate.
L'invention propose également un récepteur de signaux de télévision numérique par satellite, comprenant dispositif de synthonisation tel que celui défini ci-avant. The invention also proposes a receiver for digital satellite television signals, comprising a device for synthonization as defined above.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de en oeuvre, nullement limitatifs, et des dessins annexés, sur lesquels la figure 1 est un synoptique schématique de l'architecture interne dispositif de synthonisation de fréquence selon l'invention; et - la figure 2 est un organigramme schématique des principales étapes d'un procédé de commande selon l'invention. Other advantages and features of the invention will appear on examining the detailed description of embodiments and implementations, in no way limiting, and the accompanying drawings, in which FIG. 1 is a schematic block diagram of the internal architecture. frequency synthesizing device according to the invention; and FIG. 2 is a schematic flow diagram of the main steps of a control method according to the invention.
Sur la figure 1, la référence RDS désigne un récepteur/décodeur satellite ("Set-top box" en langue anglaise) connecté à une antenne parabolique ANT captant des signaux de télévision numérique, et destiné à recevoir et à décoder ces signaux. In FIG. 1, the reference RDS designates a satellite receiver / decoder ("Set-top box" in English) connected to an ANT satellite antenna that captures digital television signals, and intended to receive and decode these signals.
Ce récepteur RDS comporte en tête, un dispositif de synthonisation, ou "tuner", TZ destiné sélectionner le canal désiré parmi l'ensemble des canaux présents dans le signal reçu à l'entrée de signal ESO de ce tuner. This RDS receiver comprises at the head, a device of tuning, or "tuner", TZ intended to select the desired channel among all the channels present in the signal received at the input of ESO signal of this tuner.
Ce tuner TZ, entièrement réalisé de façon intégrée en technologie CMOS sur substrat de silicium, est du type à fréquence intermédiaire nulle, c'est-à-dire qu'il n'effectue pas de transposition de fréquences à une fréquence intermédiaire mais ne comporte qu'un seul étage de transposition de fréquence, comportant ici les mélangeurs MX1 et MX2, et transposant directement le signal au voisinage de la bande de base d'un canal. En d'autres termes, l'étage de transposition de fréquence délivre directement le canal sélectionné ainsi que les canaux immédiatement adjacents. This TZ tuner, fully integrated in CMOS technology on a silicon substrate, is of the zero intermediate frequency type, that is to say that it does not transpose frequencies at an intermediate frequency but does not include a single frequency transposition stage, here comprising the mixers MX1 and MX2, and directly transposing the signal in the vicinity of the baseband of a channel. In other words, the frequency transposition stage directly delivers the selected channel as well as the immediately adjacent channels.
Le tuner TZ comporte en tête, un amplificateur faible bruit LNA connecté à l'entrée de signal ESO et ayant par exemple un gain de 15 dB. L'amplificateur LNA est suivi d'un premier étage ETA1 atténuateur/amplificateur à gain commandé. Plus précisément, cet étage ETA 1 comporte un bloc atténuateur ATN commandable, que l'on a représenté schématiquement sur la figure 1 par un interrupteur shuntant ou non l'atténuateur proprement dit. Cet atténuateur permet, lorsqu'il est actionné, une atténuation de signal de -20 dB par exemple. The tuner TZ comprises at the head, a low noise amplifier LNA connected to the signal input ESO and having for example a gain of 15 dB. The LNA amplifier is followed by a first stage ETA1 attenuator / controlled gain amplifier. More precisely, this ETA stage 1 comprises a controllable ATN attenuator block, which is shown diagrammatically in FIG. 1 by a switch shunting or not the actual attenuator. This attenuator allows, when actuated, a signal attenuation of -20 dB for example.
L'étage ETA1 comporte également, à la suite de ce bloc atténuateur ATN, deux amplificateurs gain commandé AGCA et AGCB. Le gain de chaque amplificateur AGCA ou AGCB peut être réglé, par exemple entre trois valeurs discrètes, à savoir les valeurs 0 dB, 6 dB et 12 dB, par exemple. Le gain total du bloc amplificateur composé des deux amplificateurs AGCA et AGCD, peut donc être commandé de façon à prendre les valeurs 0 dB, 6 dB, 12 dB, 18 dB ou 24 dB. The ETA1 stage also comprises, as a result of this ATN attenuator block, two AGCA and AGCB controlled gain amplifiers. The gain of each AGCA or AGCB amplifier can be adjusted, for example between three discrete values, namely the values 0 dB, 6 dB and 12 dB, for example. The total gain of the amplifier block composed of the two amplifiers AGCA and AGCD, can therefore be controlled so as to take the values 0 dB, 6 dB, 12 dB, 18 dB or 24 dB.
La sortie de l'étage ETA 1 est connectée à la borne d'entrée BE d'un moyen d'aiguillage de signal formé ici d'un multiplexeur MUX1 commandé par un signal de commande SC. Ce multiplexeur MUX1 comporte une première borne de sortie BS 1 reliée aux deux mélangeurs MX1 et MX2 de l'étage de transposition de fréquence. The output of the ETA stage 1 is connected to the input terminal BE of a signal switching means formed here of a multiplexer MUX1 controlled by a control signal SC. This multiplexer MUX1 comprises a first output terminal BS 1 connected to the two mixers MX1 and MX2 of the frequency transposition stage.
Ces deux mélangeurs MX1 et MX2 reçoivent par ailleurs, de façon classique, deux signaux de mélange en quadrature issus par exemple d'un synthétiseur de fréquence SYT. La fréquence de chacun des deux signaux de mélange est identique et correspond la fréquence du canal sélectionné. Le synthétiseur de fréquence SYT est commandé par un signal de sélection émanant d'une entrée de sélection ES2 connectée à un bus 12C selon une dénomination connue de l'homme du métier. Par ailleurs, le synthétiseur de fréquence est piloté par un signal d'horloge de référence reçu sur une entrée ES 1 et provenant d'un quartz QT. These two mixers MX1 and MX2 also receive, in a conventional manner, two quadrature mixing signals derived for example from a frequency synthesizer SYT. The frequency of each of the two mixing signals is identical and corresponds to the frequency of the selected channel. The frequency synthesizer SYT is controlled by a selection signal emanating from a selection input ES2 connected to a bus 12C according to a name known to those skilled in the art. Moreover, the frequency synthesizer is driven by a reference clock signal received on an input ES 1 and coming from a quartz QT.
Les deux voies de traitement, connectées aux sorties des deux mélangeurs MX1 et MX2 sont des voies en quadrature, respectivement dénommées I et Q selon une dénomination usuelle connue de l'homme du métier. La voie I représente le signal en phase, tandis que la voie Q représente le signal en quadrature. The two processing channels, connected to the outputs of the two mixers MX1 and MX2 are quadrature channels, respectively called I and Q respectively according to a usual name known to those skilled in the art. Channel I represents the in-phase signal, while channel Q represents the quadrature signal.
Les mélangeurs MX1 et MX2 sont équipés en sortie de filtres passe-bas, dont la fréquence de coupure est de l'ordre de 150 à 250 MHz. Le signal de sortie des deux mélangeurs MX1 et MX2 est donc un signal centré autour de la fréquence 0 MHz, s'étendant sur une bande de fréquence de 150 à 250 MHz et comportant le canal sélectionné ainsi que les canaux immédiatement adjacents. La largeur d'un canal étant de l'ordre de 40 MHz pour des signaux de télévision numérique haute définition, les deux filtres en bande de base FBB 1 et FBB2, qui suivent les deux mélangeurs MX 1 et MX2 ont une bande passante de l'ordre de 40 MHz. En conséquence, on retrouve en sortie de ces deux filtres en bande de base un signal filtré comportant uniquement le canal sélectionné. The mixers MX1 and MX2 are equipped with low-pass filters whose cut-off frequency is of the order of 150 to 250 MHz. The output signal of the two mixers MX1 and MX2 is therefore a signal centered around the frequency 0 MHz, extending over a frequency band of 150 to 250 MHz and comprising the selected channel and the immediately adjacent channels. Since the width of a channel is of the order of 40 MHz for high definition digital television signals, the two baseband filters FBB 1 and FBB2, which follow the two mixers MX 1 and MX 2 have a bandwidth of 1 MHz. 40 MHz order. Consequently, at the output of these two baseband filters there is a filtered signal comprising only the selected channel.
Les deux filtres en bande de base sont suivis d'un deuxième étage d'amplification à gain commandé formé ici de deux amplificateurs à gain commandé AGC 1 et AGC2. Les sorties des deux amplificateurs AGC 1 et AGC2 sont respectivement connectées aux bornes d'entrée BE3 et BE30 de deux autres multiplexeurs MUX2 et MUX20 également commandés par le signal de commande SC. Le multiplexeur MUX1 comporte également une deuxieme borne de sortie BS2 directement connectée aux deux autres bornes d'entrée BE2 et BE20 des deux autres multiplexeurs MUX2 et MUX20. Cette voie de connexion directe shunte donc tout moyen de filtrage du signal global, en l'espèce les filtres présents à l'entrée des mélangeurs MXl et MX2 ainsi que les filtres en bande de base FBB 1 et FBB2. Cette connexion directe va permettre, comme on le verra plus en détail ci-après, de calculer la puissance globale de l'intégralité du signal reçu. The two baseband filters are followed by a second gain controlled amplification stage formed here of two controlled gain amplifiers AGC 1 and AGC 2. The outputs of the two AGC amplifiers 1 and AGC2 are respectively connected to the input terminals BE3 and BE30 of two other multiplexers MUX2 and MUX20 also controlled by the control signal SC. The multiplexer MUX1 also comprises a second output terminal BS2 directly connected to the two other input terminals BE2 and BE20 of the other two multiplexers MUX2 and MUX20. This direct connection channel thus shunts any filtering means of the overall signal, in this case the filters present at the input of mixers MX1 and MX2 as well as the baseband filters FBB 1 and FBB2. This direct connection will allow, as will be seen in more detail below, to calculate the overall power of the entirety of the received signal.
Les deux bornes de sortie BS3 et BS30 de deux multiplexeurs MUX2 et MUX20 sont respectivement connectées aux deux entrées de deux convertisseurs analogiques numériques CAN1 et CAN2 destinés à échantillonner les signaux analogiques reçus à leur entrée à une fréquence d'échantillonnage, par exemple de l'ordre de 150 MHz. Ces deux convertisseurs analogiques/numériques CAN 1 et CAN2 marquent la frontière entre le bloc analogique BAN du tuner BZ et le bloc numérique de ce tuner. The two output terminals BS3 and BS30 of two multiplexers MUX2 and MUX20 are respectively connected to the two inputs of two digital analog converters CAN1 and CAN2 intended to sample the analog signals received at their input at a sampling frequency, for example from the order of 150 MHz. These two analog / digital converters CAN 1 and CAN 2 mark the boundary between the analog BAN block of the BZ tuner and the digital block of this tuner.
Les deux signaux numériques en quadrature I et Q délivrés par les convertisseurs analogiques numériques sont traités dans un bloc de calcul MCL qui va déterminer la puissance de ce signal (I, Q en en calculant par exemple le module. Une façon simplifiée de calculer le module du signal dans le bloc MCL est fournie par la formule (1) ci- dessous Module (I, Q = Max (abs (I), abs (Q) + 1/2 Min (abs (I), abs (Q) (1) Dans cette formule, Max désigne la valeur maximale, Min désigne la valeur minimale et abs désigne la valeur absolue. The two quadrature digital signals I and Q delivered by the digital analog converters are processed in an MCL calculation block which will determine the power of this signal (I, Q by calculating for example the module.) A simplified way of calculating the module of the signal in the MCL block is given by formula (1) below Module (I, Q = Max (abs (I), abs (Q) + 1/2 Min (abs (I), abs (Q) ( 1) In this formula, Max is the maximum value, Min is the minimum value, and abs is the absolute value.
Comme on le verra plus en détail ci-après, selon les phases de fonctionnement du tuner, la borne d'entrée du multiplexeur MUX1 peut être connectée soit sur sa première borne de sortie BS 1, soit sur sa deuxième borne de sortie BS2. De même, les bornes de sortie BS3 et BS30 des multiplexeurs MUX2 et MUX20 peuvent être corrélativement reliées aux bornes de sortie BE2 et BE20 ou BE3 et BE30. Lorsqu'une connexion directe est effectuée entre la sortie de l'étage ETA1 et les convertisseurs analogiques numériques CAN 1 et CAN2, les deux signaux I et Q sont en fait des signaux identiques et non en quadrature. La formule (1) ci-dessus du calcul module se simplifie donc et devient la formule (2) ci-dessous dans laquelle S désigne le signal délivré par la borne de sortie BS2 du multiplexeur MUX 1. As will be seen in more detail below, depending on the operating phases of the tuner, the input terminal of the multiplexer MUX1 may be connected either to its first output terminal BS 1 or to its second output terminal BS 2. Similarly, the output terminals BS3 and BS30 of the multiplexers MUX2 and MUX20 can be correlatively connected to the output terminals BE2 and BE20 or BE3 and BE30. When a direct connection is made between the output of the stage ETA1 and the digital analog converters CAN 1 and CAN 2, the two signals I and Q are in fact identical signals and not in quadrature. The formula (1) above of the module calculation is therefore simplified and becomes the formula (2) below wherein S denotes the signal delivered by the output terminal BS2 of the multiplexer MUX 1.
Module = Max (abs (S)) + 1/2 Min (abs (S)) (2) contre, lorsque la sortie de l'étage ETA1 est connectée au convertisseur CAN1 et CAN2 par l'intermédiaire de l'étage de transposition de fréquence et des filtres en bande de base, les deux signaux I et Q sont bien deux signaux en quadrature. Module = Max (abs (S)) + 1/2 Min (abs (S)) (2) against, when the output of the stage ETA1 is connected to the converter CAN1 and CAN2 via the stage of transposition Frequency and baseband filters, the two signals I and Q are two quadrature signals.
sortie du bloc de calcul MCL est reliée à un multiplexeur MUX4 dont l'une des sorties est reliée à un soustracteur ADD 1 et dont l'autre sortie est reliée à un soustracteur ADD2. output of the calculation block MCL is connected to a multiplexer MUX4, one of whose outputs is connected to an ADD subtracter 1 and whose other output is connected to an ADD2 subtracter.
Lorsque l'on souhaite calculer la puissance globale moyenne de l'intégralité signal reçu, le multiplexeur MUX4 est commandé de façon à délivrer le signal issu du bloc de calcul MCL au soustracteur ADD 1. Ce soustracteur 1 reçoit par ailleurs sur sa deuxième entrée une première valeur de référence, stockée par exemple dans un registre ou une mémoire MM1. Cette première valeur de référence correspond à une puissance maximale souhaitée en un endroit prédéterminé du bloc analogique, par exemple à l'entrée des mélangeurs de l'étage de transposition de fréquence. A titre indicatif, on pourra par exemple fixer cette première valeur de référence à -10 dBm, ce qui permet d'éviter ainsi une saturation des éléments du bloc analogique. When it is desired to calculate the average overall power of the totality of the signal received, the multiplexer MUX4 is controlled so as to deliver the signal coming from the calculation block MCL to the subtractor ADD 1. This subtracter 1 also receives on its second input a first reference value, stored for example in a register or memory MM1. This first reference value corresponds to a desired maximum power at a predetermined location of the analog block, for example at the input of the mixers of the frequency transposition stage. By way of indication, it is possible, for example, to set this first reference value at -10 dBm, which thus makes it possible to avoid saturation of the elements of the analog block.
Chaque échantillon délivré par le bloc de calcul MCL est représentatif en fait de la puissance instantanée du signal reçu à l'entrée de ce bloc MCL. Le soustracteur ADD 1 compare en fait la puissance instantanée de chaque échantillon avec la première valeur de référence. Ces valeurs de comparaison successives sont ensuite temporellement intégrées dans un intégrateur à coefficients programmables FIR1. Each sample delivered by the calculation block MCL is representative of the instantaneous power of the signal received at the input of this block MCL. The ADD subtractor 1 compares the instantaneous power of each sample with the first reference value. These successive comparison values are then temporally integrated into an integrator with programmable coefficients FIR1.
A titre indicatif, l'intégration est effectuée sur une fenêtre glissante de 221 échantillons et la sortie de l'intégrateur fournit donc l'écart entre la puissance globale moyenne de l'intégralité du signal reçu et la première valeur de référence. Ceci étant, il serait également possible d'effectuer l'intégration en sortie du bloc MCL afin de calculer la puissance moyenne du signal global, puis de soustraire de cette valeur moyenne la valeur de référence. Le soustracteur serait dans ce cas disposé en aval de l'intégrateur. As an indication, the integration is performed on a sliding window of 221 samples and the output of the integrator thus provides the difference between the average overall power of the entirety of the received signal and the first reference value. This being so, it would also be possible to perform the integration at the output of the MCL block in order to calculate the average power of the overall signal, and then to subtract from this average value the reference value. The subtractor would in this case be downstream of the integrator.
La sortie de l'intégrateur FIR 1 est ensuite délivrée à des moyens de réglage du gain de l'étage ETA 1. Ces moyens de réglage comportent par exemple une table de référence qui est décodée par la sortie de l'intégrateur et qui va délivrer un mot numérique dont la valeur va permettre de commander l'interrupteur du bloc atténuateur ATN de fixer les gains des deux amplificateurs AGCA et AGCB. The output of the integrator FIR 1 is then delivered to means for adjusting the gain of the stage ETA 1. These adjustment means comprise, for example, a reference table which is decoded by the output of the integrator and which will deliver a digital word whose value will allow to control the ATN attenuator block switch to set the gains of the two AGCA and AGCB amplifiers.
Lorsque l'entrée du multiplexeur MUX4 est connectée sur son autre sortie, c'est-à-dire celle reliée au soustracteur ADD2, il va être possible de calculer la puissance moyenne du canal sélectionné et de régler le gain des deux amplificateurs à gain commandé AGC 1 et AGC2. A cet égard, un registre ou mémoire MM2 contient une deuxième valeur de référence correspondant à une puissance de canal maximale souhaitée à l'entrée de l'étage de conversion analogique/numérique de façon à obtenir le maximum de dynamique à l'entrée de cet étage. A titre indicatif, cette deuxième valeur de référence peut être prise égale à 7 dB. Le soustracteur ADD2 calcule alors l'écart entre la puissance instantanée de chaque échantillon du canal sélectionné et cette deuxième valeur de référence. Ces écarts sont ensuite intégrés dans un intégrateur FIR2 ayant une structure analogue à celle décrite pour l'intégrateur FIR1. De même, par analogie à ce qui a été décrit ci-avant pour l'intégrateur FIR1, l'intégrateur FIR2 décode une deuxième table de référence TB2 qui permet de régler le gain amplificateurs AGC 1 et AGC2. When the input of multiplexer MUX4 is connected to its other output, that is to say connected to subtractor ADD2, it will be possible to calculate the average power of the selected channel and adjust the gain of the two amplifiers controlled gain AGC 1 and AGC2. In this respect, a register or memory MM2 contains a second reference value corresponding to a desired maximum channel power at the input of the analog / digital conversion stage so as to obtain the maximum of dynamic at the input of this floor. As an indication, this second reference value can be taken equal to 7 dB. Subtractor ADD2 then calculates the difference between the instantaneous power of each sample of the selected channel and this second reference value. These differences are then integrated into an integrator FIR2 having a structure similar to that described for the integrator FIR1. Likewise, by analogy with what has been described above for the integrator FIR1, the integrator FIR2 decodes a second reference table TB2 which makes it possible to adjust the gain gain AGC 1 and AGC 2.
Le tuner TZ comporte par ailleurs des moyens de commande MCM, par exemple réalisés de façon câblée ou bien au sein d'un microcontrôleur et destinés à délivrer notamment le signal de commande SC permettant de commuter les différents multiplexeurs du tuner. The tuner TZ also comprises MCM control means, for example made in a wired manner or within a microcontroller and intended to deliver in particular the control signal SC for switching the various multiplexers of the tuner.
Enfin, de façon classique, le récepteur RDS comporte un bloc DM recevant les deux signaux I et Q et capable d'effectuer les traitements classiques ultérieurs de démodulation (tels qu'une démodulation QPSK ou 8 PSK selon une dénomination bien connue de l'homme du métier) et de décodage de canal tels qu'un décodage de Viterbi, un désentrelacement, un décodage de Reed-Solomon, un débrassage, de façon délivrer un flux de paquets FM qui seront décodés dans un bloc de décodage de source conforme à la norme MPEG, par exemple. Finally, in a conventional manner, the RDS receiver comprises a DM block receiving the two I and Q signals and capable of performing the following conventional demodulation treatments (such as QPSK or PSK demodulation according to a name well known to the human of the craft) and channel decoding such as Viterbi decoding, deinterleaving, Reed-Solomon decoding, unblocking, so as to output a stream of FM packets that will be decoded into a source decoder block in accordance with the present invention. MPEG standard, for example.
On va maintenant décrire plus en détail le fonctionnement du tuner selon l'invention, en se référant plus particulièrement à la figure 2. A la mise en marche du tuner, ou lors d'un changement de canal, les moyens de commande MCM positionnent les multiplexeurs MUXI, MUX2 et MUX20 de façon à permettre une connexion directe entre la sortie de l'étage d'amplification ETA1 et les convertisseurs analogique/numérique. De même, le multiplexeur MUX4 est positionné de façon relier le bloc MCL à l'additionneur ADD 1. The operation of the tuner according to the invention will now be described in more detail, with particular reference to FIG. 2. When the tuner is turned on, or during a channel change, the control means MCM position the tuners according to the invention. multiplexers MUXI, MUX2 and MUX20 so as to allow a direct connection between the output of the amplification stage ETA1 and the analog / digital converters. Likewise, the multiplexer MUX4 is positioned to connect the block MCL to the adder ADD 1.
Une phase d'initialisation du tuner débute alors. Au début de cette phase d'initialisation, l'interrupteur du bloc atténuateur ATN est ouvert par défaut, activant l'atténuateur proprement et les gains des amplificateurs AGCA et AGCB sont par défaut fixés à zéro. L'intégralité du signal reçu à l'entrée du signal ESO est amplifiée dans l'amplificateur LNA, puis atténuée dans l'étage ETA 1 et convertie ensuite dans les convertisseurs analogique/numérique CAN1 et CAN2. La puissance globale moyenne du signal est ensuite déterminée comme expliqué ci- avant et la sortie du filtre FIR1, représentatif de l'écart entre cette puissance globale moyenne et la valeur de référence contenue dans le registre MM<B>1,</B> décode la table TB1, ce qui provoque le réajustement du gain de l'étage ETA1. (Etapes 20, 21 et 23). En fait, le réajustement ne s'effectue que si l'écart entre cette puissance globale moyenne et la valeur de référence contenue dans le registre MM 1 peut être minimisé (étape 22), compte tenu des possibilités d'ajustement du gain fournies par l'étage ETA 1. An initialization phase of the tuner begins then. At the beginning of this initialization phase, the ATN attenuator block switch is opened by default, activating the attenuator neatly and the gains of the AGCA and AGCB amplifiers are by default set to zero. The entire signal received at the input of the ESO signal is amplified in the LNA amplifier, then attenuated in the ETA stage 1 and then converted into the analog / digital converters CAN1 and CAN2. The average global power of the signal is then determined as explained above and the output of the filter FIR1, representative of the difference between this average global power and the reference value contained in the register MM <B> 1, </ B> decodes the TB1 table, which causes the readjustment of the gain of the ETA1 stage. (Steps 20, 21 and 23). In fact, readjustment is performed only if the difference between this average global power and the reference value contained in the register MM 1 can be minimized (step 22), taking into account the possibilities of adjusting the gain provided by the ETA floor 1.
Plus précisément, à titre d'exemple, si l'on suppose que la puissance du signal reçu à l'entrée ESO est égale à -5 dBm, la puissance du signal après amplification dans l'amplificateur LNA ayant un gain de 15 dB, est égale à +10 dBm. Après passage dans l'atténuateur ATN et dans les amplificateurs AGCA et AGCB réglés initialement avec un gain nul, la puissance globale moyenne du signal à la sortie de l'étage ETA 1 est égale à -10 dBm. Cette puissance sera calculée dans le bloc numérique et comparée à la première valeur de référence qui est justement égale à -10 dBm. Dans ce cas, l'écart est nul et par conséquent minimal. La phase d'initialisation se termine alors et les commandes de gain et d'atténuation de l'étage ETA 1 ne sont pas alors modifiées. Specifically, by way of example, assuming that the power of the signal received at the ESO input is equal to -5 dBm, the power of the signal after amplification in the LNA amplifier having a gain of 15 dB, is equal to +10 dBm. After passing through the attenuator ATN and in the AGCA and AGCB amplifiers initially set with a zero gain, the average overall power of the signal at the output of the ETA stage 1 is equal to -10 dBm. This power will be calculated in the digital block and compared to the first reference value which is precisely equal to -10 dBm. In this case, the difference is zero and therefore minimal. The initialization phase then ends and the gain and attenuation commands of the ETA stage 1 are not then modified.
Si, par contre, la puissance du signal reçu l'entrée ESO est égale à -20 dBm, la puissance du signal à la sortie de l'étage ETA 1 est égale à -25 dBm. L'écart calculé entre cette puissance globale moyenne et la première valeur de référence est alors égal à -15 dBm. Dans ce cas, les moyens de réglage du gain de l'étage ETA 1 peuvent par exemple directement régler les gains des deux amplificateurs AGCA de façon conférer un gain total de 12 dB, ce qui va conduire à l'obtention d'une puissance de signal en sortie de l'étage ETAl égale à -13 dBm. Compte tenu des possibilités de réglage par palier des amplificateurs AGCA et AGCB, l'écart de -3 dB entre cette valeur et la première valeur de référence est considéré comme l'écart minimal. La phase d'initialisation est par conséquent terminée. If, on the other hand, the power of the signal received at the input ESO is equal to -20 dBm, the signal power at the output of stage ETA 1 is equal to -25 dBm. The calculated difference between this average global power and the first reference value is then equal to -15 dBm. In this case, the gain control means of the stage ETA 1 can for example directly adjust the gains of the two amplifiers AGCA so as to give a total gain of 12 dB, which will lead to obtaining a power of output signal of the ETAL stage equal to -13 dBm. Given the stepwise adjustment possibilities of the AGCA and AGCB amplifiers, the difference of -3 dB between this value and the first reference value is considered as the minimum deviation. The initialization phase is therefore complete.
En variante, il aura été possible d'effectuer deux cycles de réglage successifs en augmentant deux fois de suite par pas de 6 dB, le gain de l'étage ETA 1. As a variant, it will have been possible to carry out two successive adjustment cycles by increasing twice in succession in steps of 6 dB, the gain of the ETA stage 1.
A la fin de la phase d'initialisation, le tuner rentre dans une phase de fonctionnement normal, dans laquelle les moyens de commande MCM délivrent un signal de commande SC positionnant les multiplexeurs sur leur autre voie. Au cours de cette phase de fonctionnement normal, on sélectionne le canal désiré (étape 24) et la puissance de canal est calculée d'une façon analogue à celle qui a été décrite ci-avant dans le bloc MCL (étape 25), puis comparée et moyennée à l'aide du soustracteur ADD2, de l'intégrateur FIR2 et de la deuxième valeur de référence stockée dans la mémoire MM2 (étape 26). Le décodage de la table TB2 permet le réglage plus fin des amplificateurs AGC 1 et AGC2. Il convient de noter ici que, alors que dans cette phase de fonctionnement normal, le gain de l'étage ETA 1 est figé, le gain des amplificateurs AGC 1 et AGC2 est constamment réajusté (étape 28) tant que l'écart calculé n'est pas considéré comme minimal (étape 27). At the end of the initialization phase, the tuner returns to a normal operating phase, in which the MCM control means deliver a control signal SC positioning the multiplexers on their other channel. During this normal operating phase, the desired channel is selected (step 24) and the channel power is calculated in a manner analogous to that described above in the MCL block (step 25), then compared and averaged using the ADD2 subtractor, the integrator FIR2 and the second reference value stored in the memory MM2 (step 26). The decoding of the TB2 table allows the finer tuning of the amplifiers AGC 1 and AGC 2. It should be noted here that, while in this normal operating phase, the gain of the ETA 1 stage is frozen, the gain of the AGC 1 and AGC 2 amplifiers is constantly readjusted (step 28) as long as the calculated difference n ' is not considered minimal (step 27).
L'nvention n'est pas limitée aux modes de réalisation et de mise en oeuvre décrits ci-avant mais en embrasse toutes les variantes. Ainsi, l'étage ETA1, bien que dénommé d'une façon générale "étage atténuateur/amplificateur", pourrait être exempt d'atténuateur. The invention is not limited to the embodiments and implementation described above but embraces all variants. Thus, the ETA1 stage, although generally called "attenuator / amplifier stage", could be free of attenuator.
Claims (1)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0005142A FR2808157B1 (en) | 2000-04-21 | 2000-04-21 | SYNTHONIZER OF THE ZERO INTERMEDIATE TYPE AND CONTROL METHOD THEREOF |
| US09/827,306 US7106808B2 (en) | 2000-04-21 | 2001-04-05 | Tuner of the type having zero intermediate frequency and corresponding control process |
| EP01400957A EP1152526B1 (en) | 2000-04-21 | 2001-04-13 | Zero-if tuner and corresponding control method |
| DE60101286T DE60101286D1 (en) | 2000-04-21 | 2001-04-13 | Zero IF tuner and method for its control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0005142A FR2808157B1 (en) | 2000-04-21 | 2000-04-21 | SYNTHONIZER OF THE ZERO INTERMEDIATE TYPE AND CONTROL METHOD THEREOF |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2808157A1 true FR2808157A1 (en) | 2001-10-26 |
| FR2808157B1 FR2808157B1 (en) | 2002-07-26 |
Family
ID=8849487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0005142A Expired - Lifetime FR2808157B1 (en) | 2000-04-21 | 2000-04-21 | SYNTHONIZER OF THE ZERO INTERMEDIATE TYPE AND CONTROL METHOD THEREOF |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7106808B2 (en) |
| EP (1) | EP1152526B1 (en) |
| DE (1) | DE60101286D1 (en) |
| FR (1) | FR2808157B1 (en) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2824986B1 (en) * | 2001-05-18 | 2003-10-31 | St Microelectronics Sa | ELECTRONIC COMPONENT FOR THE DECODING OF A RADIO FREQUENCY TRANSMISSION CHANNEL CARRYING ENCODED DIGITAL INFORMATION, PARTICULARLY FOR DIGITAL SATELLITE BROADCASTING |
| US7251459B2 (en) | 2002-05-03 | 2007-07-31 | Atheros Communications, Inc. | Dual frequency band wireless LAN |
| CN1964447B (en) * | 2005-11-09 | 2010-11-10 | 鸿富锦精密工业（深圳）有限公司 | A system and method to manage sound volume |
| US20070169307A1 (en) * | 2006-01-26 | 2007-07-26 | Xerox Corporation | Adjustable castor assembly |
| US8254865B2 (en) * | 2006-04-07 | 2012-08-28 | Belair Networks | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US7881690B2 (en) * | 2006-04-07 | 2011-02-01 | Belair Networks Inc. | System and method for zero intermediate frequency filtering of information communicated in wireless networks |
| KR101363714B1 (en) | 2006-12-11 | 2014-02-14 | 엘지디스플레이 주식회사 | Organic thin film transistor, manufacturing method thereof, electrostatic discharge device using the same, liquid crystal display device and manufacturing method thereof |
| FR2914515B1 (en) | 2007-04-02 | 2009-07-03 | St Microelectronics Sa | CALIBRATION IN A RADIO FREQUENCY TRANSMIT MODULE |
| JP5084543B2 (en) * | 2008-02-12 | 2012-11-28 | キヤノン株式会社 | Image processing apparatus and image processing method |
| US8576343B2 (en) * | 2009-06-29 | 2013-11-05 | Silicon Laboratories Inc. | Digital signal processor (DSP) architecture for a hybrid television tuner |
| US8391316B2 (en) * | 2009-11-06 | 2013-03-05 | Broadcom Corporation | Front-end system for processing composite wideband signals and method for utilizing same |
| US8346202B2 (en) | 2010-06-28 | 2013-01-01 | Silicon Laboratories Inc. | Digital intensive baseband chain of a receiver |
| US8725104B2 (en) | 2011-12-12 | 2014-05-13 | Maxlinear, Inc. | Method and apparatus for an energy-efficient receiver |
| US9203535B2 (en) | 2011-12-12 | 2015-12-01 | Maxlinear, Inc. | Configurable, highly-integrated satellite receiver |
| DE102015216981B4 (en) * | 2014-12-18 | 2022-07-28 | Siemens Aktiengesellschaft | circuit breaker |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0413311A2 (en) * | 1989-08-16 | 1991-02-20 | Hitachi, Ltd. | A radio receiver and a radio receiver using a direct conversion |
| EP0657997A1 (en) * | 1993-12-07 | 1995-06-14 | Thomson-Csf | Method for the automatic gain control in a digital receiver and receiver using this method |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485486A (en) * | 1989-11-07 | 1996-01-16 | Qualcomm Incorporated | Method and apparatus for controlling transmission power in a CDMA cellular mobile telephone system |
| US5550869A (en) * | 1992-12-30 | 1996-08-27 | Comstream Corporation | Demodulator for consumer uses |
| US5452473A (en) * | 1994-02-28 | 1995-09-19 | Qualcomm Incorporated | Reverse link, transmit power correction and limitation in a radiotelephone system |
| US5722063A (en) * | 1994-12-16 | 1998-02-24 | Qualcomm Incorporated | Method and apparatus for increasing receiver immunity to interference |
| US6498929B1 (en) * | 1996-06-21 | 2002-12-24 | Kabushiki Kaisha Toshiba | Receiver having DC offset decreasing function and communication system using the same |
| JPH1065568A (en) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | Radio equipment |
| KR100222404B1 (en) * | 1997-06-21 | 1999-10-01 | 윤종용 | Apparatus and method for suppressing inter-modulation distortion |
| US6498926B1 (en) * | 1997-12-09 | 2002-12-24 | Qualcomm Incorporated | Programmable linear receiver having a variable IIP3 point |
| US6434186B2 (en) * | 1998-03-27 | 2002-08-13 | Nokia Mobile Phones Limited | Priority channel search based on spectral analysis and signal recognition |
| US6107878A (en) * | 1998-08-06 | 2000-08-22 | Qualcomm Incorporated | Automatic gain control circuit for controlling multiple variable gain amplifier stages while estimating received signal power |
| US6324387B1 (en) * | 1998-12-29 | 2001-11-27 | Philips Electronics N.A. Corp. | LNA control-circuit for receive closed loop automatic gain control |
| WO2000072441A1 (en) * | 1999-05-24 | 2000-11-30 | Level One Communications, Inc. | Automatic gain control and offset correction |
| US6477196B1 (en) * | 1999-08-30 | 2002-11-05 | Rockwell Collins, Inc. | Direct sequence spread spectrum communications receiver and method for efficient narrow-band signal excision |
| US6442380B1 (en) * | 1999-12-22 | 2002-08-27 | U.S. Philips Corporation | Automatic gain control in a zero intermediate frequency radio device |
| US6321073B1 (en) * | 2000-01-31 | 2001-11-20 | Motorola, Inc. | Radiotelephone receiver and method with improved dynamic range and DC offset correction |
| US6459889B1 (en) * | 2000-02-29 | 2002-10-01 | Motorola, Inc. | DC offset correction loop for radio receiver |
| US6748200B1 (en) * | 2000-10-02 | 2004-06-08 | Mark A. Webster | Automatic gain control system and method for a ZIF architecture |
-
2000
- 2000-04-21 FR FR0005142A patent/FR2808157B1/en not_active Expired - Lifetime
-
2001
- 2001-04-05 US US09/827,306 patent/US7106808B2/en not_active Expired - Lifetime
- 2001-04-13 DE DE60101286T patent/DE60101286D1/en not_active Expired - Lifetime
- 2001-04-13 EP EP01400957A patent/EP1152526B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0413311A2 (en) * | 1989-08-16 | 1991-02-20 | Hitachi, Ltd. | A radio receiver and a radio receiver using a direct conversion |
| EP0657997A1 (en) * | 1993-12-07 | 1995-06-14 | Thomson-Csf | Method for the automatic gain control in a digital receiver and receiver using this method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020003586A1 (en) | 2002-01-10 |
| DE60101286D1 (en) | 2004-01-08 |
| FR2808157B1 (en) | 2002-07-26 |
| US7106808B2 (en) | 2006-09-12 |
| EP1152526B1 (en) | 2003-11-26 |
| EP1152526A1 (en) | 2001-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2824986A1 (en) | ELECTRONIC COMPONENT FOR THE DECODING OF A RADIO FREQUENCY TRANSMISSION CHANNEL CARRYING ENCODED DIGITAL INFORMATION, PARTICULARLY FOR DIGITAL SATELLITE BROADCASTING | |
| EP1152526B1 (en) | Zero-if tuner and corresponding control method | |
| US7853229B2 (en) | Methods and apparatus for calibration of automatic gain control in broadcast tuners | |
| FR2798244A1 (en) | HIGH EFFICIENCY POWER AMPLIFICATION CIRCUIT AND METHOD ALLOWING A WIDE RANGE OF DYNAMIC POWER REDUCTION | |
| JP2009512273A (en) | Highly integrated multi-mode tuner system and method | |
| US20070027943A1 (en) | Channel-select decimation filter with programmable bandwidth | |
| EP0048661A1 (en) | Demodulator for a frequency-modulated signal | |
| EP1351383B1 (en) | Analog multiplexer and variable gain amplifier for intermediate frequency applications | |
| EP1158679B1 (en) | Method and device for controlling the phase shift of four signals mutually in phase quadrature | |
| FR2853795A1 (en) | Electronic component for terrestrial digital television decoder, has integrated circuit with super-heterodyne integrated tuner and two band-pass filters, and elements to determine central frequencies of both band-pass filters | |
| US7110735B2 (en) | Automatic gain control system | |
| FR2949631A1 (en) | BROADBAND RECEIVING TRANSMITTING DEVICE FOR TRANSMITTING AND RECEIVING SIGNALS FROM A SELECTED CHANNEL IN A DYNAMICALLY EXTENDED BANDWIDTH | |
| FR2786056A1 (en) | METHOD OF ADJUSTING A MULTIBAND RECEIVER OF MOBILE TELEPHONY AND MOBILE PHONE THUS OBTAINED | |
| EP1465429B1 (en) | Electronic component for decoding digital satellite television signals | |
| EP1398873A1 (en) | Gilbert-cell mixer | |
| EP1427099B1 (en) | Method for reduction of second order non-linearity in a frequency converter, and device | |
| FR2853796A1 (en) | Electronic component for terrestrial digital television, has integrated circuit with super-heterodyne integrated tuner descending to non null intermediary frequency with input to receive terrestrial digital television signals | |
| FR2853486A1 (en) | Signal decoding electronic component for digital television, has filtering stage in base bands arranged on two channels at output of transposition stage, and default error correction stage matching phase and amplitude of channels | |
| EP0998031A1 (en) | Current amplifier with low input impedance | |
| FR2835667A1 (en) | Monotonic-phase filter control method, e.g. for baseband filter in direct conversion receiver, using configuration stage in oscillator mode for setting cut-off frequency | |
| EP1089427B1 (en) | Method for the comparison of the amplitudes of two electrical signals | |
| EP3681037A1 (en) | Electronic circuit for detecting an enclosure and corresponding demodulator | |
| FR2859329A1 (en) | Method for processing frequency shift of carrier frequency, involves correcting carrier frequency by phase lock loop initiated by frequency shift estimation value, with frequency locking range of loop lower than that of frequency estimator | |
| EP1168636B1 (en) | Device for receiving RF signals in a mobile telephone | |
| EP1717951A1 (en) | Gain control for a transmitter with a cartesian loop with digital processing |