FR2802744A1 - Interface universelle de bus numerique - Google Patents
Interface universelle de bus numerique Download PDFInfo
- Publication number
- FR2802744A1 FR2802744A1 FR9915856A FR9915856A FR2802744A1 FR 2802744 A1 FR2802744 A1 FR 2802744A1 FR 9915856 A FR9915856 A FR 9915856A FR 9915856 A FR9915856 A FR 9915856A FR 2802744 A1 FR2802744 A1 FR 2802744A1
- Authority
- FR
- France
- Prior art keywords
- interface
- semaphore
- bus
- parallel bus
- user port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000007726 management method Methods 0.000 claims 5
- 230000015654 memory Effects 0.000 abstract description 7
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002089 crippling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Information Transfer Systems (AREA)
Abstract
L'invention concerne un procédé de gestion d'interface entre un port utilisateur et un bus parallèle comportant des moyens de mémorisation partagée des données transmises, des moyens de gestion des entrées-sorties, des moyens de gestion du temps machine caractérisé en ce qu'il utilise une interface universelle composée de registres de traduction entre une pluralité de bus de type AIA et une pluralité de bus parallèles.
Description
INTERFACE UNIVERSELLE DE BUS NUMÉRIQUE L'invention concerne le domaine des interfaces entre un bus utilisateur et un calculateur muni d'un bus numérique quelconque.
Les bus d'entrée sortie utilisés dans l'avionique se servent de normes, du type ARINC (Aeronautical Radio Incorporated), pour définir les communications entre la multitude de composants électroniques présents dans un avion. Cependant, ces normes spécifiques ne permettent pas de traiter directement les informations échangées dans un tel système sans un équipement suivant ce même standard à un coût qui serait avantageux. Il est donc utile de prévoir des interfaces avec des systèmes plus répandus comme les ordinateurs personnels (PC), lesquels ont un prix de revient moindre.
De nombreuses cartes existent déjà mais possèdent un certains nombre de défauts rédhibitoires. Elles sont en général de capacité limitée en nombre d'entrée/sortie et ne possèdent pas de protocole d'échange développé. Un exemple d'interface de ce type est donné dans le demande EP94111604.8 qui concerne une interface mémoire spécifique au standard ARINC 629. Cette interface permet la mémorisation des données reçus par un terminal utilisant la norme ARINC 629. Ce terminal est couplé à un bus série pour recevoir des ensembles de mots dans lesquels le premier mot sert de d'étiquette permettant de désigner l'origine des données transmises. Les mots suivants consistent en les données elles-mêmes. Le terminal comporte également un registre spécifique permettant de déterminer le dernier mot reçu et un registre d'erreur qui mémorise les informations concernant les erreurs de transmission ou de réception des données. Ce système comporte de moyens de mémorisation en file d'attente, des moyens de coopération avec le terminal pour la lecture et l'enregistrement des mots dans les différents registres. Il comporte également des moyens d'associations des types de mots aux données auxquelles ils font référence. Tous ces mots peuvent être associés à des mots de classification qui définissent le type des mots originaux. Ce système, bien que gérant les erreurs, ne permet pas une gestion générale des interruptions et ne permet pas d'utiliser une mémoire de partage qui offre des moyens de synchronisation et de gestion de différentes applications. De plus, ce système est entièrement destiné à la norme ARINC 629 et offre une faible portabilité. I1 est limité à un type d'entrées/sorties et au seul type de calculateur HOST.
L'invention a pour but de résoudre ces inconvénients en offrant une interface capable de gérer des entrées/sorties à n'importe quelle norme et pour tout type numérique grâce au bus utilisateur.
L'invention utilise un dictionnaire de commandes universelles permettant d'utiliser n'importe quel type d'application prévue pour un type particulier de standard comme l'ARINC 429 ou<B>571,</B> le DIGIBUS.
La carte associée à l'interface permet de porter n'importe quel type d'application. L'application réalisant les fonctions d'entrée/sortie développées au standard bus utilisateur permet le portage sur un calculateur de type PC (par exemple), en particulier un bus ISA, un bus PCI ou un bus VME.
Il est ainsi possible de récupérer n'importe quelle application électronique au standard bus utilisateur et la porter sur n'importe quel type de calculateur en développant une interface compatible avec le nouveau calculateur. Par exemple, un ensemble porteuse interface ISA/carte coupleur ARINC intelligente. L'adressage de la carte dans le PC se fait de la manière décrite ci-dessous. L'interface possède une adresse de base en zone d'entrée sortie du PC. Cette adresse est configurable par mini interrupteur. La carte est positionnée dans un espace d'adressage libre et son espace occupé est de 64 octets.
La carte peut posséder une adresse en zone mémoire du PC. Cette adresse est alors configurable par logiciel. La taille maximale est de 64 Kilo octets. Cette zone peut être entièrement disponible pour l'utilisateur ou partagée en deux avec la mémoire double accès dont la taille est variable. L'espace de 64 Ko peut être vu par pages multiples de 2 par le processeur du PC. Ces fonctions sont toutes programmables.
L'interface peut recevoir côté utilisateur 8 interruptions plus 2 bidirectionnelles avec la mémoire double accès. L'acquittement de ces interruptions peut se faire soit électroniquement, soit par programmation. Ces lignes d'interruption sont ensuite envoyées sur le bus au travers de cavaliers de sélection (numéro de ligne).
Les sémaphores sont au nombre de 8. Ils permettent de partager une ressource entre le PC et l'application utilisateur. Le processus est le suivant - le demandeur prend le sémaphore; - il regarde s'il l'a obtenu; - si le sémaphore n'est pas libre sa demande est mémorisée; - le demandeur relâche le sémaphore pour libérer la ressource.
Les adresses des sémaphores sont accessibles en zone I/O. L'interface gère 4 canaux DMA utilisateur. Elle prend en compte les cycles de rafraîchissement des mémoires du PC afin d'éviter la perte d'information. La durée des transferts est programmable ainsi que le temps entre deux écritures. Les lignes d'arbitrage du couplage DMA sont acheminées vers le bus ISA au travers de cavaliers de sélection.
L'interface offre à l'utilisateur un bus d'adresses et de données bidirectionnelles, un bus de contrôle simplifié, les lignes de gestion d'interruptions, les lignes de requêtes DMA, trois possibilités de choix d'horloge et permet de simuler des cycles asynchrones (durée programmable). Un report des entrées/sorties de l'application est prévu en face avant de l'interface (80 lignes).
Claims (1)
- Revendications 1 - Carte interface entre un port utilisateur et un bus parallèle comportant des moyens de mémorisation partagée des données transmises, des moyens de gestion des entrées-sorties, des moyens de gestion du temps machine caractérisé en ce qu'elle comprend un ensemble de registres effectuant l'interface entre une pluralité de bus de type AIA et une pluralité de bus parallèles ladite interface gérant les communications entre ces bus. 2 - Procédé de gestion d'interface entre un port utilisateur et un bus parallèle comportant des moyens de mémorisation partagée des données transmises, des moyens de gestion des entrées-sorties, des moyens de gestion du temps machine caractérisé en ce qu'il utilise une interface universelle composée de registres de traduction entre une pluralité de bus de type AIA et une pluralité de bus parallèles. 3 - Procédé de gestion d'interface suivant la revendication 2 caractérisé en ce que des sémaphores partagent les ressource entre les différents bus selon le processus suivant - le demandeur prend le sémaphore; - il regarde s'il l'a obtenu; - si le sémaphore n'est pas libre sa demande est mémorisée; - le demandeur relâche le sémaphore pour libérer la ressource.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9915856A FR2802744B1 (fr) | 1999-12-16 | 1999-12-16 | Interface universelle de bus numerique |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9915856A FR2802744B1 (fr) | 1999-12-16 | 1999-12-16 | Interface universelle de bus numerique |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2802744A1 true FR2802744A1 (fr) | 2001-06-22 |
FR2802744B1 FR2802744B1 (fr) | 2002-04-26 |
Family
ID=9553314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9915856A Expired - Fee Related FR2802744B1 (fr) | 1999-12-16 | 1999-12-16 | Interface universelle de bus numerique |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2802744B1 (fr) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0637156A1 (fr) * | 1993-07-30 | 1995-02-01 | Honeywell Inc. | Système d'interfaçage à mémoire |
-
1999
- 1999-12-16 FR FR9915856A patent/FR2802744B1/fr not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0637156A1 (fr) * | 1993-07-30 | 1995-02-01 | Honeywell Inc. | Système d'interfaçage à mémoire |
US5864687A (en) * | 1993-07-30 | 1999-01-26 | Honeywell Inc. | Arinc 629 data receiver system having an interface for providing identification to each of the received data word types |
Also Published As
Publication number | Publication date |
---|---|
FR2802744B1 (fr) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10241951B1 (en) | Device full memory access through standard PCI express bus | |
US11036669B2 (en) | Scalable direct inter-node communication over peripheral component interconnect-express (PCIe) | |
US7318144B2 (en) | Apparatus and method for interconnecting a processor to co-processors using shared memory | |
US5809328A (en) | Apparatus for fibre channel transmission having interface logic, buffer memory, multiplexor/control device, fibre channel controller, gigabit link module, microprocessor, and bus control device | |
US8683107B2 (en) | Memory mapped input/output bus address range translation | |
CN102611625B (zh) | 参数数据服务器、参数数据传输方法及数据传输系统 | |
CN112988647A (zh) | 一种TileLink总线到AXI4总线转换系统及方法 | |
US9535454B2 (en) | Computing module with serial data connectivity | |
AU2019210689B2 (en) | Router | |
CN111881104A (zh) | 一种nfs服务器及其数据写入方法、装置和存储介质 | |
US8364879B2 (en) | Hierarchical to physical memory mapped input/output translation | |
EP1275049B1 (fr) | Systeme informatique modulaire | |
US11868819B2 (en) | System and method for constructing filter graph-based media processing pipelines in a browser | |
CN105786398A (zh) | 存储器映射方法和存储器映射系统 | |
FR2802744A1 (fr) | Interface universelle de bus numerique | |
US8316169B2 (en) | Physical to hierarchical bus translation | |
US20110252170A1 (en) | Hierarchical to physical bus translation | |
US20070038432A1 (en) | Data acquisition and simulation architecture | |
US10664420B2 (en) | System and method for port-to-port communications using direct memory access | |
EP0298979A1 (fr) | Poste de travail destine a etre utilise avec un reseau de communications d'images numeriques | |
EP3961393A1 (fr) | Système de traitement des commandes basé sur plusieurs fpga et procédures pour eux | |
US11288008B1 (en) | Reflective memory system | |
Eisenring et al. | Communication synthesis for reconfigurable embedded systems | |
CN104283945A (zh) | 存储系统、存储区域系统设备及数据传输方法 | |
Hauser et al. | Networking AT-class computers for image distribution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CA | Change of address |
Effective date: 20151224 |
|
ST | Notification of lapse |
Effective date: 20160831 |