FR2752632A1 - Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire - Google Patents

Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire Download PDF

Info

Publication number
FR2752632A1
FR2752632A1 FR9610439A FR9610439A FR2752632A1 FR 2752632 A1 FR2752632 A1 FR 2752632A1 FR 9610439 A FR9610439 A FR 9610439A FR 9610439 A FR9610439 A FR 9610439A FR 2752632 A1 FR2752632 A1 FR 2752632A1
Authority
FR
France
Prior art keywords
block
location
identity
address
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9610439A
Other languages
English (en)
Other versions
FR2752632B1 (fr
Inventor
Michel Henrion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Priority to FR9610439A priority Critical patent/FR2752632B1/fr
Priority to PCT/FR1997/001513 priority patent/WO1998009406A1/fr
Priority to AU40199/97A priority patent/AU4019997A/en
Publication of FR2752632A1 publication Critical patent/FR2752632A1/fr
Application granted granted Critical
Publication of FR2752632B1 publication Critical patent/FR2752632B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/108ATM switching elements using shared central buffer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/201Multicast operation; Broadcast operation
    • H04L49/203ATM switching fabrics with multicast or broadcast capabilities
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

Selon un mode de réalisation, ce dispositif de gestion comporte: - une unité (UGEM) de gestion des adresses d'emplacement libre; - une unité (UCE) de commande d'écriture; - une unité (UCL) de commande de lecture; - et une unité (UGT3) de gestion temporelle comportant: . une mémoire (MAIE) pour associer à chaque emplacement affecté à un nouveau bloc de données, une nouvelle identité; . des moyens (PG) pour déterminer l'instant où chaque bloc de données est lu; commander la libération de l'identité d'un bloc de données lorsque ce bloc a été lu un nombre de fois prédéterminé; et pour commander l'élimination prématurée d'un bloc de données; . une mémoire (MIE) d'indicateurs d'élimination. Application notamment à un dispositif de commutation de cellules à mode de transfert asynchrone.

Description

Dispositif de estion d'une mémoire tampon, sans réarrangement en cas d'élimination prématurée d'un bloc de données mémorisé dans cette mémoire.
L'invention concerne un dispositif de gestion d'une mémoire tampon, sans réarrangement en cas d'élimination prématurée d'un bloc de données mémorisé dans cette mémoire.
L'élimination prématurée d'un bloc de données mémorisé dans une mémoire tampon signifie ici le besoin de libérer immédiatement l'emplacement de la mémoire tampon, dans lequel le bloc de données est mémorisé, quelle que soit la cause de cette élimination et 1' utilisation ultérieure de cet emplacement libéré. Différentes causes d'élimination sont possibles, par exemple
-Elimination d'un bloc de données incorrect ou d'un bloc de données de test (à ne. pas transférer), auquel cas l'identité du bloc est directement connue
-Elimination d'un bloc de données situé à une position donnée dans le système de gestion temporelle (par exemple le premier ou le dernier bloc de données à servir) et appartenant éventuellement à une catégorie donnée de bloc de données, dans le cas d'un algorithme de gestion de perte de bloc de données gérant plusieurs catégories telles que des classes de priorité ; ou bien appartenant à une connexion donnée, auxquels cas l'identité du bloc à éliminer doit préalablement être déterminée. Dans ces seconds cas, l'emplacement du bloc de données à éliminer peut être libéré soit pour mémoriser immédiatement un nouveau bloc de données reçu, soit pour une utilisation ultérieure.
Un tel dispositif de gestion est utilisable notamment dans un système de commutation de données organisées en paquets ou en cellules à mode de transfert asynchrone. Ce dispositif de gestion est utilisable de façon plus générale dans tout type de dispositif comportant une mémoire tampon pour effectuer un transfert asynchrone de blocs de données.
On connaît trois types principaux de dispositif comportant une seule mémoire tampon pour effectuer un transfert asynchrone de blocs de données
- Un multiplexeur.
- Un adaptateur de débit et/ou ordonnanceur.
- Un élément de commutation avec une mémoire tampon (unique) partagée.
On connaît également un élément de commutation avec plusieurs mémoires tampons dédiées, typiquement une mémoire par entrée ou par sortie; toutefois, chaque mémoire tampon dédiée se comporte alors comme l'un des trois types de dispositif précédents. Par exemple un élément de commutation ayant des mémoires tampons dédiées respectivement à chaque sortie comporte un dispositif de gestion individuel pour chaque mémoire tampon, par sortie, et cette mémoire tampon fonctionne en fait comme dans le cas d'un multiplexeur.
Un adaptateur de débit, un ordonnanceur, ou un adaptateur de débit/ordonnanceur comporte une seule entrée et une seule sortie (Ils sont qualifiés de 1 x 1). Un multiplexeur comporte une pluralité d'entrées et une seule sortie (n x 1).
Un élément de commutation comporte une pluralité d'entrées et une pluralité de sorties (nl x n2). On peut considérer que chaque sortie de l'un de ces dispositifs reçoit des blocs de données lus dans une mémoire tampon par au moins un serveur individuel conformément à une certaine discipline de service. De façon générale, la discipline de service d'un serveur individuel par sortie peut être du type "queue" ou du type "ordonnancement", vis-à-vis des blocs de données fournis par ce serveur à une sortie donnée.
On définit ici ces deux types de service de la façon suivante : Dans le type "queue", la position relative d'un bloc de données à servir par rapport aux autres blocs de données dans la "queue" est définie lors de la réception du bloc de données, le serveur n'ayant plus qu'à lire les blocs de données en attente dans l'ordre prédéterminé. Par contre, dans le type "ordonnancement" la position relative d'un bloc de données à servir n'est connue que lors de la sélection par le serveur pour sortir de la mémoire tampon, le serveur effectuant à chaque temps de service la sélection du bloc de données à sortir en priorité en fonction des paramètres temporels (explicites ou implicites) des différents blocs de données (tant qu'un bloc de données est en attente dans la mémoire tampon, à tout instant il possède une position relative de sortie par rapport aux autres blocs de données, mais dans ce cas cette position peut se trouver modifiée par l'arrivée ultérieure d'autres blocs de données qui peuvent sortir avant lui).
Dans le cas d'un dispositif avec une seule sortie (multiplexeur, adaptateur de débit et/ou ordonnanceur), le type de transfert asynchrone à travers la mémoire tampon pour l'ensemble des blocs de données est du type "queue" ou du type "ordonnancement" selon la discipline de sortie du serveur unique. Par contre, dans le cas d'un dispositif avec plusieurs sorties (élément de commutation avec mémoire tampon partagée"), le transfert global de l'ensemble des blocs de données à travers la mémoire tampon ne peut jamais être du type "queue", même si la discipline de service de chaque sortie individuelle est du type "queue"; en effet, chaque serveur individuel sélectionne les blocs de données destinés à sa sortie indépendamment des autres serveurs, et aucune position relative d'un bloc de données parmi l'ensemble des blocs de données mémorisés dans la mémoire tampon ne peut être globalement prédéterminée et préservée.
Afin de caractériser le problème dit de réarrangement à effectuer en cas d'élimination d'un bloc de données, on peut examiner l'impact d'une telle opération dans différentes méthodes classiques de gestion temporelle de blocs de données
- Une première famille de techniques simples, dans le
cas où le transfert global de lensemble des blocs
de données à travers la mémoire tampon est du type
queue (donc pour un multiplexeur ou un adaptateur de
débit avec discipline de service du type queue),
consiste à écrire les blocs de données reçus dans
des emplacements consécutifs de la mémoire tampon et
à gérer deux pointeurs indiquant l'adresse de l'em
placement du premier et du dernier bloc de données à
servir respectivement. L'élimination d'un bloc de
données crée un trou dans les emplacements consécu
tifs occupés dans la mémoire tampon, et le réarran
gement consistant à reconstituer un regroupement des
blocs de données restants dans des emplacements con
sécutifs est très complexe à réaliser.
- Une deuxième famille de techniques relativement sim
ples consiste à gérer une ou plusieurs listes ordon
nées d'identités de blocs de données (une par sor
tie), lorsque la discipline de service est du type
queue par sortie : Une liste ordonnée pour un multi
plexeur ou un adaptateur de débit; autant de listes
ordonnées que de sorties pour un élément de commuta
tion avec mémoire tampon partagée (auquel cas le
transfert global de lensemble des blocs de données
à travers la mémoire tampon nest pas du type
queue). Chaque liste ordonnée indique l'identité des
blocs de données à lire successivement, ces blocs
n'étant (généralement) pas mémorisés à des adresses
consécutives. L'identité d'un bloc de données peut
être soit directement l'adresse de son emplacement
dans la mémoire tampon, soit indirectement une iden
tité associée à cette adresse d'emplacement. Deux
techniques classiques sont couramment utilisées pour
réaliser une liste ordonnée
-- soit une mémoire tampon du type premier-en
tré-premier-sorti, contenant consécutivement
les identités de blocs de données à lire
successivement; dans ce cas, l'élimination
d'un bloc de données crée également un trou
dans les emplacements consécutifs de cette
mémoire de liste ordonnée de bloc de don
nées, et l'on se heurte à la même complexité
de réarrangement que dans le cas précédent
pour regrouper les identités de blocs de
données dans des emplacements consécutifs de
cette mémoire;
-- soit une mémoire à accès aléatoire conte
nant un enchaînement des identités de bloc
de données à lire successivement (liste
chaînée). Dans ce cas, l'élimination d'un
bloc de données crée un trou dans le chaî
nage des identités de bloc de données, et le
réarrangement consistant à reconsolider la
liste chaînée est également très complexe à
réaliser.
- Pour les disciplines de service de type
"ordonnancement", où l'ordre de sortie de chaque
bloc de données n'est déterminé qu'au moment de sa
sélection par le serveur, différentes méthodes de
gestion temporelles plus ou moisont sophistiquées
sont utilisées selon le type d'algorithme d'ordon
nancement retenu pour examiner les paramètres tem
porels (explicites ou implicites) relatifs aux dif
férents blocs de données en attente dans la mémoire
tampon. Théoriquement, on pourrait concevoir un or
donnanceur sans aucun arrangement préalable des
blocs de données en fonction de leurs paramètres
temporels, le serveur devant examiner l'ensemble
des paramètres de tous les blocs de données mémori
sés à chaque cycle de service pour sélectionner un
bloc de données. Dans un tel cas théorique, l'éli
mination prématurée d'un bloc de données n'impli
querait aucun réarrangement. En pratique, pour sim
plifier les opérations à effectuer par le serveur à
chaque cycle de service, la plupart des ordonnan
ceurs connus effectuent des arrangements préala
bles, au moins partiels, des blocs de données, par
exemple en les regroupant en fonction d'un ou de
plusieurs de leurs paramètres (un exemple classique
consiste à gérer séparément les blocs de données
appartenant à une même connexion à l'aide d'une
liste ordonnée, le serveur n'ayant alors qu'à exa
miner les paramètres temporels respectifs du pre
mier bloc de données de chaque connexion). Dans de
tels ordonnanceurs connus, l'élimination d'un bloc
de données implique également un problème de réar
rangement de leur regroupement préalable, plus ou
moins complexe selon les cas.
De façon générale, qu'il s'agisse d'une discipline de service de type "queue" ou de type "ordonnancement", le dispositif de gestion temporelle associé à la mémoire tampon gère toujours certains types d'arrangement des blocs de données en fonction de leurs paramètres temporels respectifs.
Le problème dit de réarrangement requis en cas d'élimination prématurée d'un bloc de données dépend donc à la fois du type de dispositif considéré, du type de discipline de service utilisée, et de la méthode retenue pour sa gestion temporelle. Cependant, il consiste toujours à modifier l'arrangement courant, et cette opération s'avère toujours difficile à réaliser lorsque l'intervalle de temps alloué au traitement de chaque bloc de données est tres court, par exemple pour des applications à la commutation de cellules à mode de transfert asynchrone dans un système de télécommunications à large bande.
Le but de l'invention est de proposer un dispositif de gestion de mémoire tampon sans réarrangement en cas d'élimination d'un bloc de données dans cette mémoire.
L'objet de l'-invention est un dispositif de gestion d'une mémoire tampon, chaque emplacement de cette mémoire tampon étant susceptible de mémoriser un bloc de données à une adresse dite d'emplacement, comportant
- des moyens de gestion des adresses d'emplacement libre dans la mémoire tampon, pour attribuer l'adresse d'un emplacement libre à chaque nouveau bloc de données reçu et mémorisé dans cette mémoire tampon, et pour libérer une adresse d'emplacement lorsqu'il n'est plus occupé par un bloc de données;
- des moyens pour commander l'écriture d'un bloc de données dans un emplacement libre de la mémoire tampon, l'adresse de cet emplacement étant fournie par les moyens pour gérer les adresses d'emplacement libre;
- des moyens de gestion des identités libres de bloc, pour attribuer une identité libre de bloc à chaque nouveau bloc de données mémorisé dans la mémoire tampon;
- des moyens de gestion temporelle des blocs de données mémorisés dans la mémoire tampon, comprenant
-- des moyens pour faire correspondre l'iden
tité attribuée à chaque bloc à l'adresse de l'emplace
ment de mémoire tampon qui mémorise ce bloc ; et pour
déduire ensuite l'adresse de cet emplacement à partir de
l'identité de ce bloc
-- des moyens pour arranger selon une disci
pline de service donnée, les identités des blocs de don
nées mémorisés dans la mémoire tampon, cet arrangement
consistant à : déterminer, en fonction de paramètres
temporels associés aux identités de ces blocs, leurs at
tentes respectives dans la mémoire tampon et leurs ins
tants de lecture respectifs, chaque bloc étant lu un
nombre prédéterminé de fois;
-- et des moyens pour commander la libération
de l'identité d'un bloc de données lorsqu'il a été lu un
nombre de fois prédéterminé;
- et des moyens pour commander une lecture dans la mémoire tampon, à un instant de lecture et à une adresse d'emplacement déterminés par les moyens de gestion temporelle; caractérise en ce que, pour permettre I'eliminat 11 élimination prématurée d'un bloc de données mémorisé dans un emplacement de la mémoire tampon, et le relâchement immédiat de cet emplacement, sans réarranger les identités de blocs de données gérées par les dits moyens de gestion temporelle, les dits moyens de gestion temporelle des blocs de données comportent en outre
- une mémoire pour mémoriser un indicateur d'élimination pour chaque identité de bloc;
- des moyens, pour commander aux moyens de gestion des adresses d'emplacement libre, une libération de l'adresse de l'emplacement mémorisant un bloc à éliminer;
- des moyens pour écrire dans la mémoire d'indicateurs d'élimination, chaque fois qu'un bloc a été éliminé, une valeur d'indicateur mémorisant l'élimination de ce bloc
- des moyens pour lire dans la mémoire d'indicateurs d'élimination, lors de chaque sélection d'une identité de bloc en vue de lire ce bloc dans la mémoire tampon, et pour autoriser la lecture dans l'emplacement de la mémoire tampon, correspondant à l'identité de bloc sélectionnée seulement si l'indicateur d'élimination lu indique que le bloc ayant cette identité n'a pas déjà été éliminé;
- et des moyens pour autoriser les moyens de gestion des adresses d'emplacement libre à libérer l'adresse de l'emplacement correspondant au bloc lu, après un nombre prédéterminé de lectures de ce bloc, tant que des lectures sont autorisées, si ce bloc n'a pas été déjà élimine.
Le dispositif de gestion ainsi caractérisé permet de relâcher au plus tôt un emplacement de la mémoire tampon puisque les moyens de gestion temporelle comportent des moyens pour commander aux moyens de gestion des adresses d'emplacement libre une libération prématurée de l'adresse de l'emplacement mémorisant le bloc à éliminer, dés que la décision d'éliminer ce bloc a été prise. Les moyens de gestion temporelle ne font cependant aucun réarrangement de paramètres temporels lors de l'élimination d'un bloc de données. Ils sélectionnent donc normalement les identités des blocs éliminés sans les distinguer de celles des autres blocs de données. Pour savoir si une identité de bloc désigne bien un bloc qui est encore effectivement mémorisé, il est prévu des moyens pour lire dans la mémoire des indicateurs d'élimination. Il est à remarquer en outre qu'aucune augmentation de la capacité de la mémoire tampon n'est nécessaire.
L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-dessous et des figures l'accompagnant
- la figure 1 représente le schéma synoptique d'un dispositif de gestion de mémoire tampon, de type classique sans élimination de bloc de données;
- les figures 2 et 3 représentent respectivement les schémas synoptiques plus détaillés de deux modes de réalisation d'un dispositif classique de gestion d'une mémoire tampon sans élimination de bloc de données;
- la figure 4 représente le schéma synoptique général d'un dispositif de gestion de mémoire tampon avec élimination de bloc de données, selon l'invention;
- la figure 5 représente le schéma synoptique plus détaillé d'un premier mode de réalisation du dispositif selon l'invention;
- les figures 6 à 9 illustrent le fonctionnement de ce premier mode de réalisation;
- la figure 10 illustre le principe de fonctionnement d'un second mode de réalisation du dispositif selon l'invention;
- la figure 11 représente le schéma synoptique plus détaillé de ce second mode de réalisation du dispositif selon l'invention;
- la figure 12 représente le schéma synoptique d'une partie de ce second mode de réalisation;
- les figures 13 à 16 illustrent le fonctionnement de ce second mode de réalisation.
La figure 1 représente le schéma synoptique d'un dispositif DGMT de gestion d'une unité de mémoire tampon, UMT, sans élimination de bloc de données. Dans le cas le plus général, l'unité de mémoire tampon UMT comporte une pluralité d'entrées E susceptibles de recevoir des blocs de données, et comporte une pluralité de sorties S susceptibles de restituer des blocs de données.
Ce schéma synoptique est commun à la plupart des dispositifs connus de gestion de mémoire tampon, pour les diverses applications des mémoires tampons rappelées précédemment. Un tel dispositif DGMT classique comprend
- une unité de commande d'écriture, UCE;
- une unité de commande de lecture, UCL;
- une unité, UGT, de gestion temporelle des blocs de données mémorisés dans l'unité de mémoire tampon UMT;
- et une unité, UGEM, de gestion des adresses d'emplacement libre dans l'unité de mémoire tampon UMT.
L'unité de gestion temporelle UGT est supposée ici appliquer une discipline de service quelconque, en fonction de paramètres temporels explicites ou implicites relatifs à chaque bloc de données qui est géré.
Dans la représentation d'un tel dispositif connu, on identifie une partie PG , dite générique, de l'unité UGT de gestion temporelle qui échange les informations suivantes avec d'autres parties de l'unité UGT ou avec d'autres unités:
- Lors de la réception d'un bloc de données, une sortie RBD de cette partie générique PG fournit un signal de commande indiquant la réception d'un bloc de données. En outre, une entrée IBD-P de cette partie générique PG reçoit l'identité libre attribuée au bloc de données reçu, cette identité étant associée à l'adresse, de l'emplacement de la mémoire tampon, sélectionnée pour recevoir ce bloc
- Lors du service d'un bloc de données pour transmission vers une sortie, de la mémoire tampon, sélectionnée pour recevoir ce bloc
-- une sortie SBD de cette partie générique PG
fournit un signal de commande indiquant le service d'un
bloc de données;
-- une sortie DS fournit un signal de commande
indiquant si ce service d'un bloc de données est le der
nier pour ce bloc, un même bloc pouvant être servi plu
sieurs fois lorsqu'il doit être diffusé sur plusieurs
sorties différentes de l'unité de mémoire tampon;
-- une sortie IBD-S fournit l'identité du bloc
de données sélectionné, cette identité étant fournie
lors de chaque service de ce bloc de données.
Les signaux émis par les sorties RBD, SBD, et DS sont des signaux de commande fonctionnels qui sont actifs au niveau 1 par exemple. Par convention, ils sont représentés en pointillés sur toutes les figures. Les informations reçues par l'entrée IBD-P et les informations émises par la sortie
IBD-S, sont des codes d'identité de bloc de données. Par convention, elles sont représentées en trait plein sur toutes les figures. Il est à noter que l'identité d'un bloc de données peut-être, dans certains exemples de réalisation classiques, constituée -tout simplement par l'adresse de l'emplacement de mémoire tampon dans lequel est mémorisé ce bloc de données.
Ces informations d'interface entre la partie générique
PG de l'unité UGT de gestion temporelle des blocs de données et les autres parties de l'unité UGT ou les autres unités
UGEM, UCE, et UCL, sont fondées sur les hypothèses suivan tes, correspondant à une architecture fonctionnelle prise comme exemple pour décrire une unité de gestion temporelle de référence:
- Lors de la réception d'un bloc de données, la partie générique PG de l'unité UGT de gestion temporelle est supposée être informée par une unité, non représentée sur la figure 1, qui détecte l'arrivée d'un bloc de données sur une entrée E de l'unité de mémoire tampon, et qui fournit à la partie générique PG des paramètres temporels relatifs à ce bloc de données reçu. La partie générique PG de l'unité UGT est supposée déclencher alors, à l'aide du signal de commande RBD une opération d'écriture de ce bloc de données dans un emplacement libre de la mémoire tampon. L'unité de gestion temporelle UGT doit recevoir en retour une identité de bloc de données attribuée à ce bloc de données.
- Lors du service de chaque bloc de données, quelle que soit la méthode de gestion de la mémoire tampon, en particulier quelle que soit la discipline de service utilisée, la partie générique PG de l'unité de gestion temporelle UGT sélectionne un bloc de données à lire (en principe) dans la mémoire tampon, et commande sa lecture. On suppose que la partie générique PG de l'unité de gestion temporelle UGT signifie cet événement en émettant sur sa sortie SBD le signal de commande indiquant le service d'un bloc de données, et en émettant sur sa sortie IBD-S l'identité du bloc de données ainsi servi. Pour permettre la diffusion éventuelle d'un même bloc de données vers plusieurs sorties S prédéterminées de l'unité de mémoire tampon UMT, la partie générique PG de l'unité de gestion temporelle UGT est supposée comporter des moyens de comptage du nombre de lectures effectuées dans la mémoire tampon pour chaque bloc de données , afin d'émettre sur sa sortie DS un signal de commande indiquant le dernier service d'un bloc de données si et seulement si le nombre de services de ce bloc de données a permis de diffuser le nombre de copies requis. L'activation de ce signal autorise alors en outre la libération de l'adresse de l'emplacement de mémoire tampon utilisé pour mémoriser ce bloc de données, et la libération de l'identité associée à ce bloc.
Quelle que soit la discipline de service, et quel que soit le type de l'unité UGT de gestion temporelle, les autres unités fonctionnelles UGEM, UCE, UCL, et l'unité de mémoire tampon UMT, reçoivent et émettent les signaux suivants
- L'unité UGEM de gestion des adresses d'emplacement libres doit recevoir de l'unité UGT un signal lui indiquant la prise d'un emplacement de mémoire tampon pour un bloc de données reçu: Une entrée portant la référence PEMT est reliée à une sortie de la partie générique PG qui commande cette opération.
- L'unité UGEM doit recevoir en outre de l'unité UGT un signal indiquant la libération d'un emplacement de mémoire tampon : Une entrée référencée REMT est reliée a une sortie de la partie générique PG.
- L'unité UGEM doit émettre vers l'unité UCE et vers l'unité UGT l'adresse de l'emplacement libre sélectionné dans la mémoire tampon : Une sortie référencée EMT-P est reliée à une entrée de l'unité UCE, et à une entrée de l'unité
UGT.
- L'unité UGEM doit en outre être susceptible de recevoir de l'unité UGT l'adresse d'un emplacement de la mémoire tampon à libérer : Une entrée EMT-R est reliée à une sortie de l'unité UGT.
- L'unité de commande d'écriture, UCE, doit recevoir un signal de commande d'écriture dans un emplacement de la mémoire tampon : L'unité UCE comporte une entrée référencée
EEMT reliée à une sortie de l'unité UGT de gestion temporelle, pour recevoir un tel signal.
- L'unité UCE doit recevoir en outre une adresse lui indiquant un emplacement de la mémoire tampon pour une écriture : Une entrée référencée EMT-E est reliée à la sortie
EMT-P de l'unité UGEM de gestion des adresses d'emplacement libre, cette sortie fournissant l'adresse de l'emplacement de la mémoire tampon qui est pris précisément pour réaliser une écriture.
- L'unité UCE doit émettre des signaux de commande (sélection et adresse) d'écriture, vers l'unité de mémoire tampon UMT. Elle comporte donc une sortie CAE reliée à une entrée de commande d'écriture de cette mémoire tampon pour lui fournir ces signaux.
- L'unité de commande de lecture UCL doit recevoir un signal de commande de lecture d'un emplacement de la mémoire tampon : Une entrée référencée LEMT est reliée à une sortie de l'unité de gestion temporelle UGT.
- L'unité UCL doit recevoir en outre l'adresse d'un emplacement à lire dans la mémoire tampon: Une entre référencée EMT-L est reliée à une sortie de l'unité de gestion temporelle UGT.
- L'unité UCL doit émettre des signaux de commande (sélection et adresse) d'écriture à destination de l'unité de mémoire tampon UMT. L'unité UCL comporte donc une sortie référencée CAL reliée à une entrée de commande de l'unité de mémoire tampon UMT pour lui fournir ces signaux.
La figure 2 représente le schéma synoptique d'un premier mode de réalisation du dispositif de gestion classique DGNT. Il comporte une unité de gestion temporelle UGT1 dans laquelle l'identité d'un bloc de données est prise égale à l'adresse de l'emplacement de mémoire tampon mémorisant ce bloc de données. Cette unité de gestion temporelle UGT1 comporte la partie générique PG et de simples liaisons. Son fonctionnement est le suivant.
Lors de la réception d'un bloc de données, la sortie
RBD de la partie générique PG, qui est reliée à l'entrée
PEMT de l'unité UGEM de gestion emplacements libres, et à l'entrée EEMT de l'unité UCE de commande d'écriture, fournit un signal indiquant la réception d'un bloc de données. Ce signal commande la prise d'une adresse d'emplacement libre dans l'unité UGEM. S'il y a au moins un emplacement libre, l'unité UGEM fournit l'adresse d'un emplacement libre sélectionné sur sa sortie EMT-P, qui est dans ce cas reliée à l'entrée IBD-P de la partie générique PG et à l'entrée EMT-E de l'unité UCE de commande d'écriture. Ainsi, le signal RBD commande l'unité UCE pour réaliser l'écriture du bloc de données dans un emplacement libre de l'unité UMT de mémoire tampon. D'autre part, la partie générique PG utilise l'adresse d'emplacement sélectionnée par l'unité UGEM, qu'elle reçoit sur son entrée IBD-P, pour constituer l'identité de bloc de données qu'elle attribue au bloc de données mémorisé dans l'unité de mémoire tampon.
Lors du service d'un bloc de données, la sortie SBD de la partie générique PG, qui est reliée à l'entrée LEMT de l'unité UCL de commande de lecture, fournit un signal indiquant le service d'un bloc de données et constituant un signal de commande de lecture pour cette unité UCL. Si c'est le dernier service à effectuer pour ce bloc, la sortie DS de la partie générique PG, qui est reliée à l'entrée REMT de l'unité UGEM de gestion des adresses d'emplacement libre, fournit un signal indiquant le dernier service et constituant pour l'unité UGEM un signal commandant la libération de l'adresse de l'emplacement qui mémorise ce bloc. La sortie IBD-S de la partie générique PG, qui est reliée à l'entrée EMT-L de l'unité UCL de commande de lecture et à l'entrée EMT-R de l'unité UGEM de gestion des adresses d'emplacement libre, fournit l'identité du bloc en cours de service, qui constitue directement, pour l'unité UCL de commande de lecture, une adresse de lecture, et qui constitue directement, pour l'unité UGEM de gestion des adresses d'emplacement libre, une adresse d'emplacement à libérer.
La figure 3 représente le schéma synoptique d'un second mode de réalisation du dispositif classique DGMT de gestion de mémoire tampon. Il comporte une unité de gestion temporelle UGT2 dans laquelle on associe à chaque bloc de données reçu une identité de bloc de données qui n'est généralement pas égale à l'adresse de l'emplacement qu'il occupe dans la mémoire tampon. Une telle option peut être retenue, par exemple, dans un dispositif où la méthode de gestion des blocs de données ne permet pas d'utiliser une même identité de bloc de données pour différentes copies d'un même bloc à fournir respectivement à différentes sorties de l'unité UMT de mémoire tampon (par exemple, lorsque les différentes listes chaînées de blocs de données par sortie individuelle d'un élément de commutation sont gérées dans une seule mémoire à accès aléatoire
Un tel mode de réalisation comporte
- une unité de gestion d'adresses d'emplacement libre de la mémoire tampon, UGEM, identique à celle décrite précédemment;
- une unité de commande d'écriture, UCE, identique à celle décrite précédemment;
- une unité de commande de lecture, UCL, identique à celle décrite précédemment;
- et une unité de gestion temporelle, UGT2, comportant la même partie générique PG, mais comportant en outre une unité, UGI, de gestion des identités libres pour des blocs de données, et une mémoire MAIE dite d'association des identités de bloc de données et des adresses d'emplacement, destinée à fournir l'adresse d'un emplacement de mémoire tampon lorsqu'elle est sélectionnée par une identité de bloc de données.
L'unité UGI de gestion des identités libres est analogue à l'unité UGEM du point de vue des interfaces. Ses entrées et ses sorties portent donc des références analogues à celles de l'unité UGEM. L'unité UGI comporte trois entrées référencées RIBD, PIBD, et IBD-R, ayant des fonctions respectivement analogues aux fonctions des entrées PEMT, REMT, ENT-R, de l'unité UGEM de gestion des adresses d'emplace ment libre. L'unité UGI comporte en outre une sortie référencée IBD-P ayant une fonction analogue à celle de la sortie EMT-P de l'unité UGEM.
Le fonctionnement est le suivant, lors de la réception d'un bloc de données
- La sortie RBD de la partie générique PG, qui est reliée à l'entrée PEMT de l'unité UGEM, à l'entrée PIBD de l'unité UGI, à l'entrée EEMT de l'unité UCE de commande d'écriture, et à une entrée de commande d'écriture de la mémoire MAIE, fournit un signal de commande indiquant la réception d'un bloc. Ce signal constitue : pour l'unité UGEM, un signal commandant la prise d'une adresse d'emplacement libre ; pour l'unité UCE, un signal de commande d'écriture dans cet emplacement ; et pour l'unité UGI, un signal commandant la prise d'une identité libre de bloc de données.
- La sortie EMT-P de l'unité UGEM de gestion des adresses d'emplacement libre, qui est reliée à une entrée d'écriture de données dans la mémoire MAIE d'association des identités de blocs et des adresses d'emplacement, et à l'entrée EMT-E de l'unité UCE de commande d'écriture, fournit une adresse d'emplacement sélectionnée qui constitue une donnée à écrire dans la mémoire MAIE.
- Simultanément, la sortie IBD-P de l'unité UGI de gestion des identités libres, qui est reliée à une entrée de sélection d'écriture de la mémoire MAIE, et à l'entrée IBD-P de la partie générique PG, fournit l'identité libre de bloc de données attribuée au bloc reçu et constituant une sélection d'écriture pour écrire, dans la mémoire MAIE, l'adresse de l'emplacement où est mémorisé le bloc reçu.
Le fonctionnement est le suivant lors du service d'un bloc de données
- La sortie SBD de la partie générique PG, qui est reliée à une entrée de commande de lecture de la mémoire MAIE d'association d'identités de bloc et d'adresses d'emplacement, et à l'entrée LEMT de l'unité UCL de commande de lec ture, fournit un signal indiquant le service d'un bloc. Ce signal constitue une commande de lecture pour la mémoire
MAIE et pour l'unité de commande de lecture UCL.
- Par ailleurs, la sortie IBD-S de la partie générique
PG, qui est reliée à une entrée de sélection de lecture de la mémoire MAIE et à l'entrée IBD-R de l'unité UGI de gestion des identités libres, fournit une identité de bloc de données, qui constitue une adresse de lecture pour la mémoire MAIE. Cette lecture de la mémoire MAIE fournit l'adresse EMT de l'emplacement de la mémoire tampon qui mémorise ce bloc. Une sortie de lecture de la mémoire MAIE, qui est reliée à l'entrée EMT-R de l'unité UGEM et à l'entrée EMT-L de l'unité UCL de commande de lecture, fournit cette adresse d'emplacement à l'unité UCL pour lire cet emplacement dans l'unité de mémoire tampon.
- Si c'est le dernier service d'un bloc, la sortie DS de la partie générique PG, qui est reliée à l'entrée RIBD de l'unité UGI de gestion des identités libres et à l'entrée
REMT de l'unité UGEM de gestion des adresses d'emplacement libre, fournit un signal indiquant le dernier service du bloc de données servi. Ce signal DS constitue pour l'unité
UGEM un signal commandant la libération de cet emplacement, et constitue pour l'unité UGI un signal commandant la libération de l'identité du bloc sélectionnée pour son dernier service.
La figure 4 représente le schéma synoptique général d'un dispositif de gestion de mémoire tampon DGMT', selon l'invention, permettant l'élimination de blocs de données.
Ce dispositif DGMT' comporte des unités UGEM, UCE, et UCL, analogues à celles décrites précédemment pour les dispositifs de gestion de types connus; et une unité UGT' de gestion temporelle, comportant notamment une partie générique
PG' semblable à la partie générique PG décrite précédemment sauf qu'elle commande en outre l'élimination prématurée d'un bloc de données en émettant simultanément
- un signal de commande d'élimination de bloc de données, sur une sortie supplémentaire EBD;
- et l'identité du bloc de données à éliminer, IBD-E, sur une sortie IBD-S/E qui remplace la sortie IBD-S.
En effet, on suppose ici que l'identité d'un bloc de données sélectionné lors d'un service, IBD-S, et l'identité d'un bloc de données à éliminer, IBD-E, sont toutes deux fournies par la partie PG' sur une même sortie appelée IBD
S/E, ces deux opérations (service et élimination) n'étant pas simultanées. Une variante possible consisterait à utiliser deux sorties distinctes de la partie PG' pour ces deux types d'identité de bloc, à savoir une sortie "IBD-S" (identique à celle de la figure 1) pour fournir l'identité d'un bloc de données servi, et une autre sortie "IBD-E" pour fournir l'identité d'un bloc de données à éliminer.
Comme dans le cas des dispositifs classiques décrits précédemment, la partie générique PG' de l'unité UGT' de gestion temporelle peut appliquer une discipline de service quelconque, en fonction de paramètres temporels explicites ou implicites relatifs à chaque bloc de données qui est géré. L'invention est applicable à tout type de dispositif de gestion de mémoire tampon, pour lui permettre l'élimination d'un bloc de données sans nécessiter de réarrangement dans la gestion des blocs de données. Cette gestion est effectuée par la partie générique PG' de son unité de gestion temporelle UGT', en fonction des paramètres temporels explicites ou implicites. Selon l'invention, la partie générique PG' n'est donc pas affectée par une opération d'élimination de bloc de données, qu'elle commande ; et la réalisation de cette partie générique PG', pour une discipline de service donnée, est semblable à celle de la partie PG des dispositifs classiques, donc est à la portée de l'Homme de l'Art.
Cette partie générique PG' comporte notamment un compteur pour chaque bloc mémorisé, afin de déterminer si le nombre de lectures de ce bloc a permis de satisfaire toutes les sorties destinataires.
L'invention porte en fait sur les interactions entre cette partie générique PG' et d'autres fonctions de l'unité
UGT' elle-même, ou d'autres unités (UGEM, UCE, UCL), lors de la réception d'un bloc de données sur une entrée E et de sa mémorisation dans l'unité de mémoire tampon UMT, ou lors de la lecture d'un bloc de données dans l'unité de mémoire tampon UMT et de sa transmission vers une sortie S, ou lors de l'élimination prématurée d'un bloc de données.
Par ailleurs, quelle que soit la discipline de service appliquée par l'unité de gestion temporelle UGT' et quelle que soit la structure interne de cette unité UGT', la partie générique PG' échange les mêmes signaux d'interface avec les autres unités (UGEM, UCE, UCL) que l'unité UGT de la figure 1. Mais, en cas d'élimination d'un bloc de données, certains de ces signaux sont utilisés différemment, à savoir
- L'unité UGEM de gestion des adresses d'emplacements libres reçoit prématurément de l'unité UGT' un signal de commande de libération d'emplacement, sur son entrée REMT ; et reçoit sur son entrée EMT-R l'adresse de l'emplacement de mémoire tampon, où est mémorisé le bloc de données éliminé.
- L'unité UCL de commande de lecture ne reçoit pas de signal de commande actif sur son entrée LEMT lors d'un service d'un bloc de données qui a été prématurément éliminé.
La figure 5 représente le schéma synoptique d'un premier mode de réalisation du dispositif DGMT' de gestion d'une mémoire tampon, selon l'invention. Ce premier mode de réalisation comporte
- des unités UGEM, UCE, et UCL, analogues à celles décrites précédemment pour les dispositifs de gestion de types connus;
- et une unité UGT3 de gestion temporelle, comportant la partie générique PG', une unité UGI de gestion des iden tités libres de bloc de données, et une mémoire MAIE d'association des identités et des emplacements, qui ont été décrites précédemment, et comportant en outre des moyens supplémentaires.
Ces moyens supplémentaires sont
- Une mémoire MIE dite d'indicateurs d'élimination, comportant N lignes susceptibles de mémoriser chacune un bit indicateur, N étant le nombre d'identités possibles pour l'ensemble des blocs de données. Le nombre N est quelconque mais normalement au moins égal au nombre des emplacements dans l'unité de mémoire tampon. Ce bit est ici supposé avoir la valeur 1 lorsqu'un bloc de données n'est pas éliminé, et la valeur 0 lorsque le bloc a été élimine.
- Un multiplexeur 5, à deux entrées et une sortie, cette dernière étant reliée à une entrée d'écriture de données de la mémoire MIE, et les deux entrées étant reliées respectivement à la sortie RBD de la partie générique PG' et, par l'intermédiaire d'un inverseur logique 4, à la sortie EBD de la partie générique PG'.
- Un multiplexeur 6, à deux entrées, et une sortie, cette dernière étant reliée à une entrée de sélection d'écriture de la mémoire MIE, et les deux entrées étant reliées respectivement à la sortie IBD-P de l'unité UGI et à la sortie IBD-S/E de la partie générique PG'.
- Un multiplexeur 7, à deux entrées et une sortie, cette dernière étant reliée à l'entrée de commande d'écriture de la mémoire MIE, et les deux entrées étant reliées respectivement à la sortie RBD et à la sortie EBD de la partie générique PG'.
- Une porte ET 8, à deux entrées et une sortie, ces deux entrées étant reliées respectivement à la sortie SBD de la partie générique PG' et à une sortie de lecture de données de la mémoire MIE, et la sortie de cette porte ET 8 étant reliée à l'entrée LEMT de l'unité UCL.
- Une porte OU 3, ayant deux entrées et une sortie, ces deux entrées étant reliées respectivement à la sortie
SBD et à la sortie EBD de la partie générique PG', et cette sortie étant reliée à l'entrée de commande de lecture de la mémoire MAIE.
- Une porte OU 1, ayant deux entrées et une sortie, une première entrée étant reliée à la sortie EBD de la partie générique PG', et la sortie étant reliée à l'entrée REMT de l'unité UGEM.
- Une porte ET 2, ayant deux entrées et une sortie, les deux entrées étant reliées respectivement à la sortie DS de la partie générique PG' et à la sortie de la porte ET 8, et la sortie étant reliée à une seconde entrée de la porte
OU 1.
L'entrée EMT-E de l'unité UCE est reliée à la sortie
EMT-P de l'unité UGEM. Les entrées et les sorties des unités
UGEM, UCE, UCL, UGI, et de la partie générique PG', qui n'ont pas été mentionnées ci-dessus conservent les mêmes liaisons que dans l'unité UGT2 décrite précédemment en se référant à la figure 3.
La partie générique PG' de l'unité UGT3 est supposée ici connaître l'identité du bloc de données à éliminer. Le fonctionnement des moyens caractéristiques de cette unité est alors indépendant du motif justifiant cette élimination et indépendant du processus de choix éventuel du bloc de données à éliminer. Ce choix est supposé être effectué dans la partie générique PG'. On considérera l'opération d'élimination comme exclusive de toute autre opération, de réception ou de service d'un bloc de données.
Le fonctionnement de la mémoire MAIE est analogue au fonctionnement décrit précédemment pour l'unité UGT2, sauf que son signal de commande de lecture est fourni par la sortie de la porte OU 3, c'est-à-dire est constitué soit du signal indiquant le service d'un bloc de données, soit du signal indiquant l'élimination d'un bloc de données. L'unité
UGI de gestion des identités libres de bloc, et la mémoire
MAIE d'association d'identités de bloc de données et d'adresses d'emplacement permettent d'associer à chaque emplacement attribué à un nouveau bloc de données une nouvelle identité de bloc, et permettent ensuite de connaître l'adresse de l'emplacement d'un bloc de données à partir de son identité de bloc.
La mémoire MIE d'indicateurs d'élimination permet de
- mémoriser le fait qu'un bloc de données est prématurément éliminé ou non, en inscrivant dans cette mémoire MIE, lors de l'élimination d'un bloc de données, un indicateur de valeur 0 à une adresse constituée par l'identité de ce bloc éliminé prématurément;
- et déterminer, lors de chaque service d'un bloc, Si
-- une opération de lecture de l'emplacement associé à cette identité de bloc est nécessaire ou pas, une lecture n'étant pas effectuée lorsqu'un indicateur de valeur 0 montre que le bloc de données a été éliminé prématurément;
-- et si l'emplacement mémorisant le bloc servi doit être libéré ou pas, dans le cas où la mémoire est effectivement lue, sa libération n'étant effectuée qu'après un nombre prédéterminé de services de ce bloc de données, pour diffuser ce bloc de données sur plusieurs sorties de l'unité de mémoire tampon.
La figure 6 illustre le fonctionnement de l'unité UGT3 lors de la réception d'un bloc de données. Seuls sont représentés sur cette figure -les éléments et les liaisons intervenant pour la réception d'un bloc de données. L'association d'une nouvelle identité de bloc à une nouvelle adresse d'emplacement sélectionnée pour mémoriser le bloc reçu se déroule comme dans l'unité UGT2 connue. La sortie RBD de la partie générique PG' fournit un signal de commande, indiquant la réception d'un bloc, à l'entrée PIBD de l'unité
UGI, à l'entrée PEMT de l'unité UGEM, à l'entrée EEMT de l'unité UCE et à l'entrée de commande d'écriture de la mémoire MAIE, à l'entrée de commande d'écriture de la mémoire
MIE via le multiplexeur 7, et à l'entrée d'écriture de données de la mémoire MIE via le multiplexeur 5.
La sortie IBD-P de l'unité UGI fournit simultanément une identité de bloc à l'entrée IBD-P de la partie générique
PG', à l'entrée de sélection d'écriture de la mémoire MAIE, et à l'entrée de sélection d'écriture de la mémoire MIE, via le multiplexeur 6. La sortie EMT-P de l'unité UGEM fournit une adresse d'emplacement libre à l'entrée d'écriture de données de la mémoire MAIE et à l'entrée EMT-E de l'unité
UCE de commande d'écriture. L'adresse EMT de l'emplacement libre attribué au bloc considéré, dans l'unité de mémoire tampon, est ainsi inscrite dans la mémoire MAIE, tandis qu'un indicateur de valeur 1 est inscrit dans la mémoire MIE pour initialiser l'indicateur d'élimination correspondant au bloc reçu dans l'état de bloc non élimine.
Une variante de réalisation pourrait consister à préinitialiser chaque indicateur à la valeur 1 (bloc non éliminé) lors d'une précédente libération de l'identité du bloc de données correspondant.
La figure 7 représente une partie du schéma synoptique de l'unité UGT3 et illustre le fonctionnement de cette unité lors du service d'un bloc de données, qui n'est pas son dernier service. Les éléments et liaisons qui ne sont pas utiles pour ce service ne sont pas représentés sur la figure.
Une consultation de la mémoire MIE permet d'interdire ou d'autoriser l'exécution de l'opération de lecture de la mémoire tampon1 selon que le bloc concerné a été prématurément éliminé ou pas. Pour ce faire, la sortie IBD-S/E de la partie générique PG' fournit une identité de bloc à servir, qui constitue une adresse de lecture pour la mémoire MAIE d'association des identités de bloc de données et des adresses d'emplacement, et pour la mémoire MIE d'indicateurs d'élimi nation. La sortie SBD de la partie générique PG' fournit un signal commandant le service d'un bloc de données, qui constitue : un signal de commande de lecture transmis par la porte OU 3 à la mémoire MAIE, un signal de commande de lecture pour la mémoire MIE, et en outre un signal de validation pour la porte ET 8 qui transmet la valeur de l'indicateur d'élimination, lue dans la mémoire MIE. La sortie de lecture de données de la mémoire MAIE fournit à l'entrée
EMT-L de l'unité UCL de commande de lecture, l'adresse de l'emplacement à lire dans la mémoire tampon. Si la valeur de l'indicateur lu est égale à 1, la porte ET 8, validée par le signal commandant le service d'un bloc de données, fournit un signal de commande de valeur 1 à l'entrée LEMT de l'unité
UCL, ce qui a pour effet de déclencher une lecture dans l'unité de mémoire tampon. Si la valeur de l'indicateur lu est égale à 0, le signal LEMT est inactif et la lecture de la mémoire tampon n'est pas effectuée.
L'identité du bloc et l'emplacement du bloc ne sont pas libérés dans ce cas, puisque le service du bloc considéré n'est pas le dernier service (la sortie DS de la partie générique PG' fournit alors un signal logique de valeur 0).
La figure 8 représente une partie du schéma synoptique de l'unité de gestion temporelle UGT3 et illustre le fonctionnement dans le cas du dernier service d'un bloc de données. Cette figure ne représente que les éléments et les liaisons concernées par ce cas. La sortie DS de la partie générique PG' fournit un signal logique de valeur 1, indiquant qu'il s'agit du dernier service, à l'entrée RIBD de l'unité UGI de gestion des identités libres, et à une première entrée de la porte ET 2. Une seconde entrée de la porte ET 2 reçoit la valeur de l'indicateur d'élimination, transmise par la porte ET 8. Si cet indicateur a la valeur 1 (bloc non éliminé), la sortie de la porte ET 2 fournit un signal logique de valeur 1 à l'entrée REMT de l'unité UGEM de gestion des adresses d'emplacement libre, via la porte OU 1. Ce signal constitue alors une commande de libération d'un emplacement de la mémoire tampon. Simultanément, l'entrée
EMPT-R reçoit l'identité EMT de l'emplacement à libérer, fournie par la sortie de la mémoire MAIE. Par contre, si l'indicateur lu dans la mémoire MIE a la valeur 0, la sortie de la porte ET 8 fournit une valeur 0 qui bloque la porte ET 2 et la porte OU 1. La sortie de la porte OU 1 fournit une valeur 0 (inactive) à l'entrée REMT de l'unité UGEM.
La sortie DS de la partie générique PG' fournit le signal logique de valeur 1 en outre à l'entrée RIBD de l'unité
UGI de gestion des identités libres afin de commander dans tous les cas la libération de l'identité associée à ce bloc.
Simultanément, la sortie IBD-S/E de la partie générique PG' fournit l'identité du bloc en cours de dernier service, à l'entrée IBD-R de l'unité UGI. Cette unité UGI libère donc l'identité de ce bloc en cours de dernier service. L'entrée
EMT-L de l'unité UCL reçoit de la mémoire MAIE l'adresse EMT de l'emplacement qui mémorise ce bloc, et son entrée LEMT reçoit de la porte ET 8 un signal logique dont la valeur est conditionnée par la valeur de l'indicateur d'élimination.
L'unité UCL réalise une lecture dans l'unité de mémoire tampon seulement si ce signal a la valeur 1, c'est-à-dire si l'indicateur d'élimination lu a la valeur 1 (bloc non éliminé).
La figure 9 représente une partie du schéma synoptique de l'unité UGT3, et l'unité UGEM, pour illustrer le fonctionnement dans le cas de l'élimination d'un bloc de données. La partie générique PG' déclenche l'élimination d'un bloc de données en émettant un signal de commande de valeur 1 sur sa sortie EBD, et en émettant l'identité du bloc de données à éliminer sur sa sortie IBD-S/E, c'est-à-dire sur la même sortie que celle utilisée pour fournir l'identité de bloc sélectionnée lors du service d'un bloc de données. Ce signal de commande EBD est appliqué : à l'entrée de commande de lecture de la mémoire MAIE, via la porte OU 3, à l'entrée de commande de lecture de la mémoire MIE d'indicateurs d'élimination, via le multiplexeur 7, et à l'entrée de l'inverseur logique 4. La sortie de l'inverseur 4 fournit un signal de valeur 0 à l'entrée d'écriture de données de la mémoire MIE via le multiplexeur 5. Simultanément, la sortie
IBD-S/E de la partie générique PG' fournit l'identité du bloc à éliminer : à l'entrée de sélection de lecture de la mémoire MAIE et à l'entrée de sélection d'écriture de la mémoire MIE, via le multiplexeur 6. Ainsi l'adresse de l'emplacement du bloc à éliminer est lue dans la mémoire MAIE, tandis qu'un indicateur de valeur 0 est inscrit dans la mémoire MIE, à une adresse constituée par l'identité du bloc à éliminer. Par ailleurs, la sortie EBD de la partie générique
PG' fournit, via la porte OU1, un signal de valeur 1 à l'entrée REMT de l'unité UGEM de gestion des adresses d'emplacement libre, pour commander le relâchement de l'emplacement du bloc de données éliminé dans la mémoire tampon.
L'unité UGEM mémorise le fait que cet emplacement est libéré. Désormais, lorsque la partie générique PG' servira ce même bloc de données prématurément éliminé, et que sa sortie IBD-S/E sélectionnera en lecture la mémoire MIE d'indicateurs d'élimination, celle-ci fournira un indicateur ayant une valeur 0 indiquant que ce bloc de données a été prématurément éliminé, ce qui inhibe la lecture de la mémoire tampon par l'unité UCL.
Selon un second mode de réalisation du dispositif selon l'invention, une adresse donnée d'emplacement ne peut être associée qu'à un nombre restreint d'identités de blocs, par exemple deux (pour considérer un exemple simple). Dans ce cas, le codage de ces identités de bloc peut être simplifié en définissant par exemple l'identité associée à chaque bloc au moyen d'un premier champ constitué de l'adresse EMT de l'emplacement du bloc dans l'unité de mémoire tampon UMT, et d'un second champ CI ne comportant qu'un seul bit permettant de discriminer les deux identités possibles pour un même emplacement. Par convention, la notation A sera utilisée dans le cas correspondant à CI=1 et la notation B sera utilisée dans le cas correspondant à CI=0.
Un emplacement de mémoire tampon dont l'adresse a été "relâchée" n'est pas forcément utilisable immédiatement pour stocker un nouveau bloc de données. Un emplacement de mémoire tampon est défini comme "disponible" pour recevoir un nouveau bloc de données si cet emplacement n'est pas "occupé" par un bloc de données, et si, d'autre part, au moins l'une de ses deux identités possibles, IBDA et IBDB, est "disponible". Selon cette définition, il y a lieu de bien distinguer dans ce qui suit la différence entre les simple fait qu'un emplacement dans la mémoire ne soit plus "occupé"(ou non) par un bloc de données, et le fait que cet emplacement soit "disponible" (ou non), cette notion de disponibilité conditionnée par celle d'au moins une de ses deux identités associées étant plus restrictive que celle de non occupation de son emplacement dans la mémoire tampon.
Trois bits dits d'état de disponibilité sont utilisés de la manière suivante, pour distinguer les différents états de disponibilité d'un emplacement:
- un bit IEMT qui a la valeur 1 lorsque l'emplacement n'est pas occupé
- un bit DIA qui a la valeur 1 lorsque l'identité IBDA est disponible;
- et un bit DIB qui a la valeur 1 lorsque l'identité
IBDB est disponible.
Ces trois bits définissent les huit codes d'état suivants
Figure img00280001
<tb> <SEP> BITS <SEP> D'ETATS
<tb> <SEP> CODE <SEP> IEMT <SEP> DIA <SEP> DIB
<tb> D'ETAT
<tb> <SEP> S1 <SEP> 1 <SEP> 1 <SEP> 1
<tb> <SEP> S2 <SEP> 1 <SEP> 1 <SEP> 0
<tb>
Figure img00290001
<tb> S3 <SEP> 1 <SEP> o <SEP> 1
<tb> S4 <SEP> 1 <SEP> <SEP> o <SEP> o <SEP>
<tb> S4 <SEP> 1 <SEP> 0 <SEP> 0
<tb> S5 <SEP> 0 <SEP> 0 <SEP> 1
<tb> S6 <SEP> 0 <SEP> 1 <SEP> 0
<tb> S7 <SEP> 0 <SEP> 0 <SEP> 0
<tb> S8 <SEP> 0 <SEP> 1 <SEP> 1
<tb>
Selon la règle qui précède, un emplacement est donc "disponible" si son code d'état est S1, S2, ou S3.
Dans des conditions normales, l'état S8 est un état impossible car l'emplacement ne peut être occupé par un bloc de données alors que les deux identités sont disponibles.
La figure 10 illustre les transitions possibles entre ces états. Dans l'état S1, l'emplacement est inutilisé et les deux identités sont disponibles ; 1une quelconque des deux identités IBDA ou IBDB peut être choisie pour un bloc de données reçu, ce qui correspond à une transition vers l'état S5 ou vers l'état S6. A priori, l'une quelconque des deux identités IBDA ou IBDB peut être choisie. En pratique, il est plus simple de toujours choisir l'une des deux de fa çon prédéterminée. Par exemple, on suppose que l'identité
IBDA est toujours choisie dans ce cas, ce qui correspond à la transition S1-S5. L'autre transition, S1-S6, est représentée en pointillés sur la figure 10, puisqu'elle n'est pas utilisée en pratique.
Dans l'état S2, l'emplacement est inutilisé, l'identité IBDA est disponible, et l'identité IBDB est indisponible; un tel état résulte d'une élimination prématurée d'un bloc de données qui occupait auparavant cet emplacement (maintenant libéré), mais dont l'identité de bloc associée
IBDB n'est pas encore relâchée. Une première transition possible consiste à passer à l'état S1, si l'identité IBDB est relâchée (quand le bloc de données éliminé est servi pour la dernière fois). Une seconde transition possible consiste à passer à l'état S7, si entre- temps l'emplacement et l'identité IBDA sont pris pour un nouveau bloc de données reçu.
Dans l'état S3, l'emplacement est inutilisé, l'identité IBDB est disponible et l'identité IBDA est indisponible.
Une première transition possible consiste à passer à l'état S1 si l'identité IBDA est relâchée. Une seconde transition possible consiste à passer à l'état S7 si l'emplacement et l'identité IBDB sont pris.
Dans l'état S4, l'emplacement est inutilisé, mais les deux identités sont indisponibles parce qu'elles ont été successivement utilisées pour deux blocs de données qui ont été tous deux éliminés prématurément. Ces deux identités seront donc prochainement relâchées. Une première transition est possible vers l'état S2, si l'identité IBDA est relâchée en premier. Une seconde transition est possible vers l'état
S3, si l'identité IBDB est relâchée en premier.
Dans l'état S5, l'emplacement est occupé, l'identité
IBDA est indisponible, et l'identité IBDB est libre. Une première transition possible consiste à passer à l'état S3, si l'emplacement est relâché à la suite de l'élimination prématurée du bloc de données mémorisé dans cet emplacement.
Une seconde transition consiste à passer à l'état S1, si l'emplacement et l'identité IBDA sont normalement relâchés.
Dans l'état S6, l'emplacement est occupé, l'identité
IBDB est indisponible, et l'identité IBDA est libre. Une première transition consiste à passer à l'état S2, si l'emplacement est relâché à la suite de l'élimination du bloc de données mémorisé dans cet emplacement. Une seconde transition consiste à passer à l'état S1, si l'emplacement et l'identité IBDB sont normalement relâchés.
Dans l'état S7, l'emplacement est occupé et les deux identités sont occupées, l'une des identités étant attribuée au bloc de données qui occupe effectivement l'emplacement alors que l'autre identité est toujours indisponible parce qu'elle a été attribuée auparavant à un bloc de données qui a été éliminé prématurément. I1 est à remarquer que ces trois bits ne permettent pas de distinguer explicitement quelle est l'identité IBDA ou IBDB qui est actuellement attribuée au bloc de données effectivement mémorisé dans l'emplacement. Une première transition possible consiste à passer à l'état S6, si seule l'identité IBDA est relâchée (donc celle qui était attribuée à un bloc prématurément éliminé).
De même, une deuxième transition possible consiste à passer à l'état S5, si seule l'identité IBDB est relâchée. Une troisième transition possible consiste à passer à l'état S2, si l'emplacement et l'identité IBDA sont relâchés (dernier service normal d'un bloc non éliminé) . De même, une quatrième transition possible consiste à passer à l'état S3, si l'emplacement et l'identité IBDB sont relâchés. Une cinquième transition possible consiste à passer à l'état s4, si l'emplacement lui-même est relâché par suite d'élimination du bloc de données qui était effectivement mémorisé dans l'emplacement; il est à remarquer que cette transition vers l'état S4 ne libère pas pour autant cet emplacement qui reste indisponible pour un nouveau bloc de données tant que les deux identités associées restent indisponibles.
Les changements d'états représentés sur la figure 10 sont assurés par une logique de traitement d'états, référencée LTE, et les trois bits d'états pour chaque emplacement de la mémoire tampon sont mémorisés dans une mémoire dite d'états de disponibilité, référencée MED. Ces moyens seront décrits plus loin.
La figure 11 représente le schéma synoptique d'un second mode de réalisation du dispositif DGMT' de gestion d'une mémoire tampon, selon l'invention. Ce mode de réalisation comporte
- des unités UGEM, UCE, et UCL, analogues à celles décrites précédemment pour le premier mode de réalisation;
- et une unité de gestion temporelle UGT4 qui comporte
-- une partie générique PG' identique à celle décrite précédemment, sauf que l'entrée IBD-P et la sortie IBD-S/E comportent chacune un premier et un second champ qui correspondent respectivement aux deux champs
EMT et CI d'une identité de bloc;
-- une mémoire MIE', pour stocker des indicateurs d'élimination constitués chacun d'un bit pour chaque identité possible (le nombre d'identités différentes étant ici égal à deux fois le nombre d'emplacements dans l'unité de mémoire tampon);
-- un multiplexeur 21, à deux entrées et une sortie, une entrée étant reliée à la sortie EMT-P de l'unité UGEM pour recevoir l'identité, référencée ENT-P, d'un emplacement lors de la prise de cet emplacement, une autre entrée étant reliée au premier champ de la sortie IBD-S/E de la partie générique PG' pour recevoir le premier champ, référencé EMT-S/E, de l'identité d'un bloc lors du service de ce bloc, et la sortie étant reliée à une entrée de double sélection (lecture puis écriture) de la mémoire MED des états de disponibilité;
-- un multiplexeur 22 à deux entrées et une sortie, une première entrée étant reliée à la sortie RBD de la partie générique PG' pour recevoir un signal de commande indiquant la réception d'un bloc de données, et la sortie étant reliée à une entrée de commande de lecture puis d'écriture de la mémoire MED, cette mémoire fonctionnant avec une double sélection pour une même adresse d'emplacement, d'abord pour la lecture des trois bits d'états mémorisés, puis pour l'écriture des trois nouveaux bits d'état élaborés par la logique LTE, l'enchaî- nement séquentiel de ces deux sélections étant assuré par des moyens classiques non représentés;
-- une porte OU 23 à deux entrées et une sortie, une entrée étant reliée à la sortie EBD de la partie générique PG' pour recevoir un signal de commande indi quant l'élimination d'un bloc de données, une autre entrée étant reliée à la sortie DS de la partie générique
PG' pour recevoir un signal de commande indiquant le dernier service d'un bloc de données, et la sortie étant reliée à la seconde entrée du multiplexeur 22
-- un multiplexeur 26 à deux entrées et une sortie, chaque entrée ayant un premier et un second champ pour recevoir respectivement le premier et le second champ d'une identité de bloc
--- un premier champ d'une première entrée
étant reliée à la sortie EMT-P de l'unité UGEM pour
recevoir l'adresse (référencée EMP-T) d'un emplace
ment sélectionné lors de la prise de cet emplacement;
--- le second champ de la première entrée
étant relié au second champ de la sortie CI-P de la
logique LTE de traitement d'états, fournissant un
bit d'identité CI-P
--- un premier champ de la seconde entrée
étant relié au premier champ de la sortie IBD-S/E
de la partie générique PG' pour recevoir une adresse
d'emplacement sélectionné, référencé EMT-S/E
--- le second champ de la seconde entrée étant
relié au second champ de la sortie IBD-S/E de la
partie générique PG' pour recevoir un bit d'identité
CI-S/E, et la sortie étant reliée à une entrée de
sélection d'écriture de la mémoire MIE' des indica
teurs d'élimination;
-- un multiplexeur 27 à deux entrées et une sortie, la première entrée étant reliée à la sortie RBD de la partie générique PG' pour recevoir un signal de commande indiquant la réception d'un bloc de données, la seconde entrée étant reliée à la sortie EBD de la partie générique PG' pour recevoir un signal de commande indiquant l'élimination d'un bloc de données, et la sortie
étant reliée à une entrée de commande d'écriture de la
mémoire MIE';
-- un inverseur logique 24 ayant une entrée reliée
à la sortie EBD de la partie générique PG';
-- un multiplexeur 25 à deux entrées et une sor
tie, une première entrée étant reliée à la sortie de
l'inverseur logique 24, une seconde entrée étant reliée
à la sortie RBD de la partie générique PG', et la sortie
étant reliée à l'entrée d'écriture de données de la mé
moire MIE';
-- une porte ET 28 à deux entrées et une sortie,
une première entrée étant reliée à la sortie SBD de la
partie générique PG' pour recevoir un signal de commande
indiquant le service d'un bloc de données, une seconde
entrée étant reliée à la sortie de lecture de données de
la mémoire MIE' pour recevoir un bit indicateur d'élimi
nation, et la sortie étant reliée à l'entrée LEMT de
l'unité UCL de commande de lecture, et à l'entrée LEMT
de la logique de traitement d'états LTE
-- une mémoire MED d'états de disponibilité mémo
risant les trois bits d'état de disponibilité pour cha
que adresse d'emplacement dans la mémoire tampon;
-- et une logique de traitement d'états, LTE, as
sociée à la mémoire MED.
Cette logique de traitement d'états, LTE, comporte
- une entrée ED reliée à une sortie de lecture de données de la mémoire MED pour recevoir un mot constitué des trois bits d'états
- une sortie ED' reliée à une entrée d'écriture de données de la mémoire MED pour fournir un mot constitué de trois bits d'état de disponibilité
- une entrée RBD reliée à la sortie RBD de la partie générique PG', pour recevoir un signal de commande indiquant la réception d'un bloc de données
- une entrée LEMT pour recevoir un signal de commande indiquant la lecture effective d'un emplacement de la mémoire tampon
- une entrée DS reliée à la sortie DS de la partie générique PG', pour recevoir un signal de commande indiquant le dernier service d'un bloc de données
- une entrée CI-S reliée au second champ de la sortie
IBD-S/E de la partie générique PG', pour recevoir le bit CI
S/E qui constitue le second champ de l'identité d'un bloc de données sélectionné;
- une entrée EBD reliée à la sortie EBD de la partie générique PG', pour recevoir un signal de commande indiquant l'élimination prématurée d'un bloc de données;
- une sortie CI-P reliée au second champ de l'entrée
IBD-P de la partie générique PG' pour lui fournir un bit constituant le second champ de l'identité attribuée au bloc de données reçu;
- et une sortie DEMT reliée à l'entrée REMT de l'unité
UGEM pour lui fournir un signal de commande indiquant la libération d'un emplacement de la mémoire tampon.
L'entrée EMT-L de l'unité UCL de commande de lecture et l'entrée EMT-R de l'unité UGEM de gestion des adresses d'emplacement libre sont reliées au premier champ de la sortie IBD-S/E, de la partie générique PG', qui fournit directement l'adresse de l'emplacement égale au premier champ de l'identité d'un bloc de données sélectionné lors du service de ce bloc de données. L'entrée EEMT de l'unité UCE de commande d'écriture et l'entrée PEMT de l'unité UGEM, qui sont reliées à la sortie RBD de la partie générique PG', reçoivent un signal de commande indiquant la réception d'un bloc de données. L'entrée EMT-E de l'unité UCE et le premier champ de l'entrée IBD-P de la partie générique PG', qui sont reliées à la sortie EMT-P de l'unité UGEM, reçoivent directement l'adresse de l'emplacement sélectionné lors de la prise de cet emplacement.
La figure 12 représente le schéma synoptique d'un exemple de réalisation de la logique LTE de traitement d'états, qui permet une mise à jour systématique des trois bits d'états lENT, DIA, DIB, à l'aide d'une double sélection de lecture puis d'écriture dans la mémoire MED. L'entrée ED est constituée de trois bits, qui sont référencés respecti dément IEMT, DIA, DIB. La sortie ED' est constituée de trois bits référencés respectivement IEMT', DIA', DIB'.
La logique LTE comporte les moyens suivants
- un inverseur 32 ayant une entrée reliée à l'entrée
RBD
- une porte ET 33 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
IEMT et à la sortie de l'inverseur 32
- une porte ET 34 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
DIA et à la sortie de l'inverseur 32
- une porte OU 35 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
DIA et à la sortie de l'inverseur 32
- une porte ET 36 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
DIB et à la sortie de la porte OU 35
- une porte OU 37 à deux entrées et une sortie, les
deux entrées étant reliées aux sorties respectives
des portes ET 34 et 36;
- une porte ET 38 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
DS et à l'entrée LEMT;
- un inverseur 39 ayant une entrée reliée à la sortie
de la porte OU 37;
- une porte ET 40 à trois entrées et une sortie, les
trois entrées étant reliées respectivement à l'en
trée DS, à la sortie de la porte ET 33, et à la sor
tie de l'inverseur 39
- un inverseur 42 ayant son entrée reliée à la sortie
de la porte ET 39
- une porte ET 41 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
EBD et à la sortie de la porte OU 37;
- une porte OU 42 à trois entrées et une sortie, les
trois entrées étant reliées respectivement à la sor
tie de la porte ET 40, à la sortie de la porte ET
38, et à la sortie de la porte ET 41, et la sortie
étant reliée à la sortie DEMT
- une porte OU 43 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
EBD et à la sortie de la porte ET 38
- un inverseur 44 ayant une entrée reliée à l'entrée
CI-S;
- une porte ET 45 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
DS et à la sortie de l'inverseur 44
- une porte ET 46 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à l'entrée
DS et à l'entrée CI-S
- une porte OU 47 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à la sor
tie de la porte OU 43 et à la sortie de la porte ET
33, et la sortie étant reliée à la sortie IEMT';
- une porte OU 48 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à la sor
tie de la porte ET 46 et à la sortie de la porte ET
34, et la sortie étant reliée à la sortie DIA';
- et une porte OU 49 à deux entrées et une sortie, les
deux entrées étant reliées respectivement à la sor
tie de la porte ET 45 et à la sortie de la porte ET
36, et la sortie étant reliée à la sortie DIB'.
Les figures 13 à 16 illustrent le fonctionnement de l'unité temporelle UGT4, en ne représentant que les moyens logiques et les liaisons utiles pour expliquer ce fonctionnement de chaque opération.
La figure 13 illustre le cas de la réception d'un bloc de données. La sortie RBD de la partie générique PG' fournit alors un signal de valeur 1 qui provoque la prise d'un emplacement libre, d'adresse EMT-P dans l'unité UGEM. La mémoire MED est alors sélectionnée à cette adresse EMT-P, et la logique LTE de traitement d'états détermine alors une identité de bloc à associer à ce bloc de données. Plus précisément, la logique LTE détermine le second champ CI de cette identité et le fournit sur sa sortie CI-P. D'autre part, la logique LTE met à jour le mot indiquant l'état de disponibilité de l'emplacement sélectionné pour ce bloc de données. L'entrée ED reçoit de la mémoire MED la valeur courante de ce mot, et la sortie ED' fournit à la mémoire MED la valeur de mise à jour.
La première entrée du multiplexeur 21 reçoit l'adresse d'un emplacement libre, fournie par la sortie EMT-P de l'unité UGEM de gestion des adresses d'emplacement libre. Le multiplexeur 21 transmet cette identité à l'entrée de double sélection (de lecture puis d'écriture) de la mémoire MED des états de disponibilité. Simultanément, le multiplexeur 22 reçoit sur une entrée le signal de commande, fourni par la sortie RBD de la partie générique PG', indiquant la réception d'un bloc de données. Le multiplexeur 22 transmet ce signal à l'entrée de commande de lecture puis d'écriture de la mémoire MED. La lecture fournit à l'entrée ED de la logique LTE un mot d'état de disponibilité, et l'écriture inscrit à la place de ce mot le nouveau mot d'état de disponibilité fourni par la sortie ED' de la logique LTE.
La mise à jour du mot d'état consiste à
- mettre le bit IEMT' à la valeur 0 pour indiquer l'occupation de l'emplacement;
- et mettre le bit DIA' à la valeur 0 pour rendre indisponible l'identité IBDA si celle-ci est libre, sinon met tre le bit DIB' à la valeur 0 pour rendre indisponible l'identité IBDB, compte tenu du fait que la logique LTE est supposée ici toujours choisir l'identité IBDA si les deux identités IBDA et IBDB sont disponibles.
Comme représenté sur la figure 12, l'inverseur 34 fournit une valeur 0 qui force le bit indicateur DIA' à 0 systématiquement, même dans le cas où l'identité IBDA n'est pas choisie parce qu'elle est déjà occupée, la valeur du bit
DIA' devant être égale à 0 dans tous les cas, après la prise d'un emplacement. La valeur du bit CI-P constituant le second champ de l'identité attribuée à un bloc de données est égale à 1 pour l'identité IBDA, et à 0 pour l'identité IBDB.
La sortie CI-P fournit un bit systématiquement égal à 1 dès lors que le bit DIA est égal à 1 ; ou égal à 0 si le bit DIA est égal à 0.
Par ailleurs, l'unité UGEM de gestion des adresses d'emplacement libre fournit sur sa sortie EMT-P l'adresse de l'emplacement libre sélectionné, lorsqu'elle reçoit sur son entrée PEMT le signal de commande indiquant la réception d'un bloc de données, fourni par la sortie RBD de la partie générique PG'. Cette adresse d'emplacement libre constitue le premier champ de l'identité attribuée à l'emplacement sé- lectionné pour le bloc des données reçu, le second champ étant constitué par le bit fournit par la sortie CI-P de la logique LTE.
L'entrée IBD-P de la partie générique PG' et la première entrée du multiplexeur 26 reçoivent ainsi l'identité de bloc complète IBDA, ou IBDB selon le cas. Cette identité de bloc de données est transmise par le multiplexeur 26 à une entrée de sélection d'écriture de la mémoire MIE' des indicateurs d'élimination, en vue d'initialiser l'indicateur correspondant à l'identité attribuée au bloc de données re çu. Simultanément la première entrée du multiplexeur 27 et la seconde entrée du multiplexeur 25 reçoivent le signal, de valeur 1, indiquant la réception d'un bloc de données. Ce signal de commande est transmis par le multiplexeur 27 à l'entrée de commande d'écriture, et il est transmis par le multiplexeur 25 à l'entrée d'écriture de données de la mémoire MIE' des indicateurs d'élimination. Une valeur 1 est donc inscrite dans l'emplacement de la mémoire MIE' correspondant à l'identité de bloc IBDA ou IBDB selon le cas, pour initialiser l'indicateur d'élimination du bloc de données correspondant.
Par ailleurs, les entrées EEMT et EMT-E de l'unité UCE de commande d'écriture reçoivent respectivement le signal de commande indiquant la réception d'un bloc de données, et l'adresse de l'emplacement sélectionné pour ce bloc de données. Elles commandent donc l'écriture de ce bloc de données dans l'unité de mémoire tampon (non représentée).
La figure 14 illustre le service d'un bloc de données, qui n'est pas le dernier service de ce bloc. Dans ce cas, la sortie DS de la partie générique PG' fournit un signal de valeur 0. La sortie IBD-S/E de la partie générique PG' fournit l'identité du bloc de données en cours de service, à l'entrée d'adresse de lecture de la mémoire MIE'. Simultanément, la sortie SBD de la partie générique PG' fournit un signal de valeur 1 indiquant le service d'un bloc de données. Ce signal est appliqué à l'entrée de commande de lecture de la mémoire MIE' et à une entrée de la porte ET 28.
Il déclenche une lecture de l'indicateur d'élimination correspondant au bloc en cours de service, et la transmission de la valeur de cet indicateur vers l'entrée LEMT de l'unité
UCL de commande de lecture. Si cet indicateur est égal à 1, l'unité de commande de lecture UCL est autorisée à provoquer une lecture dans l'unité de mémoire tampon. S'il est égal à 0, la porte ET 28 est bloquée, et la lecture est inhibée puisque l'indicateur indique que le bloc a été prématurément éliminé. D'autre part, le premier champ de l'identité du bloc en cours de service est fournie à l'entrée EMT-L de l'unité UCL de commande de lecture, car ce premier champ constitue directement l'adresse de l'emplacement à lire, le cas échéant.
La figure 15 illustre le fonctionnement de l'unité de gestion UGT4 dans le cas du dernier service d'un bloc de données. La sortie DS de la partie générique PG' fournit alors un signal de commande de valeur 1 à l'entrée DS de la logique de traitement d'état LTE et à une entrée de la porte
OU 23. Le fonctionnement de la mémoire MIE' d'indicateurs d'élimination est identique à celui décrit pour le cas précédent.
Une entrée du multiplexeur 21 reçoit le premier champ de l'identité de bloc fourni par la sortie IBD-S/E de la partie générique PG', et transmet ce premier champ à l'entrée de double sélection de lecture puis d'écriture de la mémoire MED des états de disponibilité. Ce premier champ constitue l'adresse de l'emplacement du bloc de données sélectionné pour son dernier service. Le multiplexeur 22 re çoit, via la porte OU 23, le signal de commande fourni par la sortie DS indiquant que c'est le dernier service d'un bloc. La sortie ED' de la logique LTE fournit alors à l'entrée de données de la mémoire MED une nouvelle valeur des trois bits d'état de disponibilité, pour la mise à jour de l'état de ce même emplacement de la mémoire tampon.
L'entrée LEMT de la logique LTE de traitement d'états reçoit le signal de commande de lecture effective de la mémoire tampon qui est conditionné par la valeur de l'indicateur d'élimination, lue dans la mémoire MIE'. Le rôle de la logique LTE consiste d'une part à relâcher l'identité qui était attribuée au bloc de données dont c'est le dernier service, et d'autre part, éventuellement, à déclencher la libération de l'adresse de l'emplacement correspondant à ce bloc, dans l'unité UGEM de gestion des adresses d'emplacement libre. La logique LTE reçoit sur son entrée CI-S le second champ CI-S/E de l'identité attribuée au bloc de données considéré, ce bit permettant de distinguer l'identité attribuée à ce bloc parmi les deux identités IDBA et IDBB
- Si le bit CI-S pour valeur 1, la logique LTE relâche l'identité IBDA en mettant à 1 le bit d'état de disponibilité DIA'. Conformément au schéma de la figure 12, le signal de valeur 1 fourni par la sortie DS valide la porte ET 46 pour transmettre la valeur du bit CI-S à une entrée de la porte OU 48. Si l'identité du bloc en cours de dernier service est IBDA, la valeur du bit CI-S/E est 1, par conséquent la porte OU 48 force la valeur du bit DIA' à la valeur 1 pour relâcher l'identité IBDA.
- Si le bit CI-S a pour valeur 0, la logique LTE relâche l'identité IBDB en mettant à 1 le bit d'état de disponibilité DIB'. Conformément au schéma de la figure 12, la valeur 0 du bit CI-S/E est inversée par l'inverseur logique 44. Sa sortie fournit une valeur 1 à la porte ET 45. La porte ET 45 est validée sur son autre entrée par le signal de valeur 1 reçu sur l'entrée DS . Sa sortie fournit donc une valeur 1 à une entrée de la porte OU 49, ce qui force la sortie DIB' à la valeur 1, pour indiquer le relâchement de l'identité IBDB.
En outre, dans le cas d'une libération normale, c'est à dire quand le bloc de données n'a pas été éliminé, ce qui est caractérisé par le signal de commande de lecture effective de la mémoire tampon, LEMT, reçu avec une valeur égale à 1, la logique LTE note l'inutilisation de l'emplacement précédemment occupé par ce bloc en mettant à la valeur 1 le bit IEMT correspondant à cet emplacement. Pour cela, comme le montre la figure 12, la porte OU 43 est validée par la sortie de la porte ET 38 qui détecte la présence simultanée de deux signaux de valeur 1 respectivement sur les entrées
DS et LEMT. La sortie de la porte OU 43 fournit une valeur 1 qui force la sortie de la porte OU 47 à la valeur 1. Cette valeur constitue la valeur du bit IEMT' et elle sera inscrite dans la mémoire MED, pour l'emplacement libéré.
Par ailleurs, la logique LTE détecte deux situations possibles qui nécessitent la génération d'un signal de valeur 1 sur la sortie DEMT pour commander dans l'unité UGEM la libération de l'emplacement du bloc en cours de dernier service. A savoir
- soit une libération normale, quand le bloc de données n'a pas été éliminé, ce qui est caractérisé par la réception d'un signal ayant la valeur 1 sur l'entrée LEMT (en se référant à la figure 10, ceci correspond à une transition de l'état S7 vers l'état S2 ou S3, ou bien de l'état S5 ou
S6 vers l'état S1);
- soit une libération particulière, quand le bloc de données a été déjà éliminé, ce qui est caractérisé par la réception d'un signal ayant la valeur 0 sur l'entrée LEMT, mais quand les deux identités associées possibles IBDA et
IBDB sont toutes deux indisponibles (jusqu'à présent), ce qui est caractérisé par les deux bits d'états DIA et DIB ayant la valeur 0 (en se référant à la figure 10, ceci correspond à une transition de l'état S4 vers l'état S2 ou S3).
Pour cela, comme le montre la figure 12, la logique
LTE fournit sur sa sortie DEMT un signal ayant la valeur 1
- soit lorsqu'elle reçoit un signal ayant la valeur 1 sur son entrée LEMT, ce signal commandant une lecture effective de la mémoire tampon. Auquel cas, la porte ET 38, validée par le signal de valeur 1 reçu sur l'entrée DS, transmet un signal de valeur 1 à la porte OU 42. La sortie de la porte OU 42 fournit donc un signal de valeur 1 sur la sortie DEMT ;
- soit lorsqu'il reçoit un signal LEMT ayant la valeur 0. La porte ET 40, validée par le signal de valeur 1 reçu sur l'entrée DS, fournit à la porte OU 42 un signal ayant la valeur 1, si ses deux autres entrées reçoivent simultanément la valeur 1, c'est à dire si , d'une part, le bit d'état
IEMT (emplacement inutilisé) a la valeur 1 et si, d'autre part, les deux bits d'états DIA et DIB ont tous les deux la valeur 0 (donc indisponibles). Cette dernière condition est détectée par la porte OU 37, dont les entrées reçoivent les bits d'états DIA et DIB respectivement, suivie de l'inverseur 39. Autrement dit, le signal logique élaboré à la sortie de la porte ET 40 correspond à la condition simultanée valeur 1 sur l'entrée DS, et code d'état égal à 100, c'està-dire l'état S4, lu dans la mémoire MED.
Le signal de commande appliqué à la sortie DEMT est appliqué à l'entrée REMT de l'unité UGEM de gestion des adresses d'emplacement libre, afin de lui indiquer, lorsque DEMT à la valeur 1, que l'emplacement du bloc considéré doit être libéré. L'unité UGEM reçoit simultanément l'adresse de l'emplacement libéré puisqu'elle reçoit, sur son entrée EMT
R, le premier champ de l'identité de bloc fournie par la sortie IBD-S/E de la partie générique PG'.
La figure 16 illustre le fonctionnement de l'unité
UGT4 de gestion temporelle, dans le cas de l'élimination d'un bloc de données. Dans ce cas, la mémoire MIE' des indicateurs d'élimination a le même fonctionnement que dans l'unité de gestion temporelle UGT3 décrite précédemment. La sortie IBD-S/E de la partie générique PG' fournit une identité de bloc, constituée de deux champs, au multiplexeur 26 qui transmet cette identité à l'entrée de sélection d'écriture de la mémoire MIE'. Le signal de commande fourni par la sortie EBD de la partie générique PG', indiquant l'élimination d'un bloc, est transmis par le multiplexeur 27 à l'entrée de commande d'écriture de la mémoire MIE'. D'autre part, il est inversé par l'inverseur logique 24 et transmis par le multiplexeur 25 à l'entrée de données de la mémoire
MIE'. Ces signaux provoquent l'écriture d'un bit de valeur 0, mémorisant l'élimination du bloc considéré, dans l'emplacement de la mémoire MIE' correspondant à l'identité du bloc de données considéré.
Le multiplexeur 21 reçoit le premier champ de l'identité de bloc fourni par la sortie IBD-S/E de la partie géné rique PG', et la transmet à l'entrée de double sélection de lecture puis d'écriture de la mémoire MED des états de disponibilité. Le multiplexeur 22 reçoit, via la porte OU 23, le signal fourni par la sortie EBD de la partie générique
PG', et indiquant l'élimination d'un bloc de données. Ces signaux provoquent, dans la mémoire MED, la lecture des trois bits d'état de disponibilité correspondant à l'emplacement occupé par le bloc en cours d'élimination, puis l'écriture des nouvelles valeurs de ces trois bits d'état.
La logique LTE reçoit sur son entrée ED les valeurs des trois bits d'état de disponibilité lus dans la mémoire
MED, et reçoit sur son entrée EBD le signal fourni par la sortie EBD de la partie générique PG', et indiquant l'élimination d'un bloc de données. Conformément au schéma de la figure 12, ce signal force à la valeur 1 la sortie de la porte OU 43, ce qui a pour effet de forcer à la valeur 1 la sortie IEMT' et donc de mettre à 1 l'indicateur indiquant l'inutilisation de l'emplacement considéré.
En outre, la porte ET 41, validée par le signal EBD sur l'une de ses entrées, fournit un signal de valeur 1 à la porte OU 42. La sortie de la porte OU 42 fournit une valeur 1 à la sortie DEMT si les valeurs courantes des indicateurs de disponibilité DIA et DIB ne sont pas nulles simultanément, c'est-à-dire si les deux identités IBDA et IBDB ne sont pas toutes deux indisponibles (En se référant à la figure 10, ceci correspond à une transition de l'état S6 vers l'état S2 ou bien de l'état S5 vers l'état S3). Pour cela, la porte ET 41 reçoit sur une deuxième entrée le signal de sortie de la porte OU 37 qui détecte la présence d'au moins une identité de bloc disponible lorsque l'indicateur DIA et/ou l'indicateur DIB a la valeur 1. La sortie DEMT étant reliée à l'entrée REMT de l'unité UGEM, si elle fournit une valeur 1, elle indique à l'unité UGEM qu'un emplacement de la mémoire tampon est libéré. Par ailleurs, l'unité UGEM re çoit sur son entrée EMT-R le premier champ de l'identité du bloc de données, fourni par la sortie IBD-S/E de la partie générique PG'.
Par contre, si les valeurs courantes des indicateurs
DIA et DIB sont nulles simultanément, c'est-à-dire si les deux identités correspondant à un emplacement de la mémoire tampon sont indisponibles, alors la porte OU 37 détecte ce cas et fournit une valeur 0, qui bloque la porte ET 41. La porte OU 42 fournit un signal DEMT de valeur 0, auquel cas l'emplacement de la mémoire tampon n'est pas libéré par l'unité UGEM (En se référant à la figure 10, ceci correspond à une transition de l'état S7 à l'état S4). En effet, comme cela a été mentionné précédemment un emplacement de la mémoire tampon n'est pas réutilisable (disponible) tant que l'une au moins l'une de ses deux identités associées, IBDA ou IBDB, n'est pas disponible.
La portée de l'invention n'est pas limitée aux deux modes de réalisation décrits UGT3 et UGT4. Dans le premier mode, un maximum d'identités de bloc (toutes les identités possibles, dans la mesure où elles sont libres) sont susceptibles d'être attribuées à un bloc de données mémorisé dans un emplacement quelconque de la mémoire tampon. Dans le second mode, un minimum d'identités de bloc (deux) sont susceptibles d'être attribuées à un bloc de données mémorisé dans un emplacement donné. Cependant de nombreuses variantes intermédiaires sont envisageables et leurs réalisations est à la portée de l'Homme de art. Selon l'une de ces variantes, chaque identité de bloc n'est associable qu'à un nombre très restreint d'identités d'emplacement, en mettant en oeuvre une fonction logique simple. Les moyens de gestion des identités libres de bloc comportent alors des moyens pour déduire plusieurs identités de bloc possibles à partir de chaque identité d'emplacement, par une autre fonction logique.
Les variantes peuvent être choisies pour réaliser un compromis pratique entre la complexité de réalisation et l'efficacité d'une élimination sélective de blocs de don nées, vis-à-vis de la performance exprimée par la probabilité de perte d'un bloc de données due à l'absence d'emplacement disponible dans la mémoire tampon. Cette probabilité de perte peut être d'autant plus réduite que le nombre d'identités de bloc possibles par emplacement de mémoire tampon, est élevé, pour réduire la probabilité qu'un emplacement soit inutilisé mais cependant indisponible parce que toutes ses identités associées possibles sont indisponibles.
Par exemple, un procédé pour coder chaque identité de bloc en réduisant approximativement par deux la complexité induite par l'association de c

Claims (5)

REVENDICATIONS
1) Dispositif de gestion d'une mémoire tampon (UMT), chaque emplacement de cette mémoire tampon étant susceptible de mémoriser un bloc de données, à une adresse dite d'emplacement, comportant
- des moyens (UGEM) de gestion des adresses d'emplacement libre dans la mémoire tampon, pour attribuer l'adresse d'un emplacement libre à chaque nouveau bloc de données reçu et mémorisé dans cette mémoire tampon, et pour libérer l'adresse d'un emplacement lorsqu'il n'est plus occupé par un bloc de données
- des moyens (UCE) pour commander l'écriture d'un bloc de données dans un emplacement libre de la mémoire tampon, l'adresse de cet emplacement étant fournie par les moyens (UGEM) pour gérer les adresses d'emplacement libre
- des moyens (UGI ; LTE) de gestion des identités libres de bloc, pour attribuer une identité libre de bloc à chaque nouveau bloc de données mémorisé dans cette mémoire tampon;
- des moyens (UGT3 ; UGT4) de gestion temporelle des blocs de données mémorisés dans la mémoire tampon, comprenant
-- des moyens (MAIE; MED) pour faire correspondre
l'identité attribuée à chaque bloc à l'adresse de l'em
placement de mémoire tampon qui mémorise ce bloc; et
pour déduire ensuite l'adresse de cet emplacement à par
tir de l'identité de ce bloc
-- des moyens (-PG') pour arranger selon une" disci-
pline de service donnée, les identités des blocs de don
nées mémorisés dans la mémoire tampon, cet arrangement
consistant à : déterminer, en fonction de paramètres
temporels associés aux identités de ces blocs, leurs at
tentes respectives dans la mémoire tampon, et leurs ins
tants de lecture respectifs ; chaque bloc étant lu un
nombre prédéterminé de fois
-- et des moyens (PG') pour commander la libéra
tion de l'identité d'un bloc de données lorsqu'il a été
lu un nombre de fois prédéterminé
- et des moyens (UCL) pour commander une lecture dans là mémoire tampon, à un instant de lecture et à une adresse d'emplacement déterminés par les moyens de gestion temporelle (UGT3 ; UGT4)
caractérisé en ce que, pour permettre l'élimination prématurée d'un bloc de données mémorisé dans un emplacement de la mémoire tampon, et le relâchement immédiat de cet emplacement, sans réarranger les identités des blocs de données gérées par lesdits moyens de gestion temporelle (UGT3
UGT4), lesdits moyens de gestion temporelle comportent en outre
- une mémoire (MIE ; MIE') pour mémoriser un indicateur d'élimination pour chaque identité de bloc;
- des moyens (1, 2 ; LTE), pour commander aux moyens (UGEM) de gestion des adresses d'emplacement libre, une li bération de l'adresse de l'emplacement mémorisant un bloc à éliminer;
- des moyens (4, 5, 7 ; 24, 25, 27) pour écrire dans la mémoire (MIE; MIE') d'indicateurs d'élimination, chaque fois qu'un bloc a été éliminé, une valeur d'indicateur mémorisant l'élimination de ce bloc
- des moyens (6, 8 ; 26, 28) pour lire dans la mémoire d'indicateurs d'élimination, lors de chaque sélection d'une identité de bloc en vue de lire ce bloc dans la mémoire tampon, et pour autoriser la lecture dans l'emplacement de la mémoire tampon correspondant à l'identité de bloc sélectionnée, seulement si l'indicateur d'élimination lu indique que le bloc ayant cette identité n'a pas déjà été éliminé;
- et des moyens (1, 2 ; LTE) pour autoriser les moyens de gestion des adresses d'emplacement libre (UGEM) à libérer l'adresse de l'emplacement correspondant au bloc lu, après un nombre prédéterminé de lectures de ce bloc, tant que des lectures sont autorisées, si ce bloc n'a pas été déjà élimi né.
2) Dispositif selon la revendication 1, caractérisé en ce que le nombre d'identités de bloc possibles est supérieur ou égal au nombre d'emplacements dans la mémoire tampon (UMT);
et en ce que les moyens pour faire correspondre l'identité de chaque bloc à l'adresse de l'emplacement qui mémorise ce bloc, comportent une mémoire (MAIE) pour mémoriser chaque adresse d'emplacement (EMT) correspondant à l'identité attribuée à ce bloc.
3) Dispositif selon la revendication 1, caractérisé en ce que plusieurs identités de.blocs sont associables à chaque adresse libre d'emplacement, par une fonction logique;
et en ce que les moyens de gestion des identités de bloc comportent des moyens pour déduire lesdites plusieurs identités de bloc possibles à partir de chaque identité d'emplacement, selon une fonction logique.
4) Dispositif selon la revendication 3, caractérisé en ce que seulement deux identités de bloc sont associables à chaque adresse d'emplacement et seulement à celle-ci; et en ce que les moyens pour déduire ces deux identités de bloc possibles à partir de chaque adresse d'emplacement, comportent des moyens logiques (LTE) pour fournir la valeur d'un bit ; la valeur de ce bit constituant un premier champ d'une identité de bloc, et l'adresse de cet emplacement constituant un second champ de cette identité de bloc.
5) Dispositif selon la revendication 4, caractérisé en ce que les moyens de gestion des identités de bloc comportent en outre
- une mémoire (MED) pour stocker un mot, dit d'état, pour chaque adresse d'emplacement, ce mot comportant un indicateur d'utilisation de l'emplacement ayant cette adresse, et comportant un indicateur de disponibilité pour chaque identité de bloc associable à cette adresse d'emplacement;
- et une logique (LTE) dite de traitement d'états qui lit puis met à jour le mot d'état correspondant à l'adresse d'un emplacement, fournie par les moyens (UGEM) de gestion des adresses d'emplacement libre, lorsqu'un nouveau bloc de données est mémorisé dans cet emplacement de la mémoire tampon; cette logique de traitement d'états attribuant à ce nouveau bloc une identité de bloc choisie parmi celles associables à cette adresse d'emplacement, en fonction du mot d'état de cet emplacement, et déterminant les conditions où un emplacement de mémoire tampon est libéré, lorsque ce dernier est inutilisé et lorsqu'au moins l'une de ses identités possibles associées est disponible.
FR9610439A 1996-08-26 1996-08-26 Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire Expired - Fee Related FR2752632B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9610439A FR2752632B1 (fr) 1996-08-26 1996-08-26 Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire
PCT/FR1997/001513 WO1998009406A1 (fr) 1996-08-26 1997-08-21 Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire
AU40199/97A AU4019997A (en) 1996-08-26 1997-08-21 Device for managing a buffer memory, without reconstruction, when a data block memorised in this memory is being prematurely eliminated

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9610439A FR2752632B1 (fr) 1996-08-26 1996-08-26 Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire

Publications (2)

Publication Number Publication Date
FR2752632A1 true FR2752632A1 (fr) 1998-02-27
FR2752632B1 FR2752632B1 (fr) 1998-10-02

Family

ID=9495202

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9610439A Expired - Fee Related FR2752632B1 (fr) 1996-08-26 1996-08-26 Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire

Country Status (3)

Country Link
AU (1) AU4019997A (fr)
FR (1) FR2752632B1 (fr)
WO (1) WO1998009406A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2811784A1 (fr) * 2000-07-17 2002-01-18 Cit Alcatel Dispositif de gestion de memoire permettant l'inscription de blocs de donnees par substitution

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007100274B4 (en) * 2000-07-19 2007-04-26 I.N.C. Corporation Pty Ltd A thermoformable acoustic sheet

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410540A (en) * 1992-10-08 1995-04-25 Hitachi, Ltd. Shared-buffer-type ATM switch having copy function and copy method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410540A (en) * 1992-10-08 1995-04-25 Hitachi, Ltd. Shared-buffer-type ATM switch having copy function and copy method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HENRION M A ET AL: "TECHNOLOGY, DISTRIBUTED CONTROL AND PERFORMANCE OF A MULTIPATH SELF-ROUTING SWITCH", PROCEEDINGS OF THE INTERNATIONAL SWITCHING SYMPOSIUM, YOKOHAMA, OCT. 25 - 30, 1992, vol. 2, 25 October 1992 (1992-10-25), INSTITUTE OF ELECTRONICS;INFORMATION AND COMMUNICATION ENGINEERS, pages 2 - 6, XP000337691 *
KUMAR S ET AL: "ON DESIGN OF A SHARED-BUFFER BASED ATM SWITCH FOR BROADBAND-ISDN", PROCEEDINGS OF THE ANNUAL INTERNATIONAL PHOENIX CONFERENCE ON COMPUTERS AND COMMUNICATIONS, PHOENIX, APR. 12 - 15, 1994, no. CONF. 13, 12 April 1994 (1994-04-12), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 377 - 383, XP000462583 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2811784A1 (fr) * 2000-07-17 2002-01-18 Cit Alcatel Dispositif de gestion de memoire permettant l'inscription de blocs de donnees par substitution
EP1175122A1 (fr) * 2000-07-17 2002-01-23 Alcatel Dispositif de gestion de mémoire permettant l'inscription de blocs de données par substitution
US6629221B2 (en) 2000-07-17 2003-09-30 Alcatel Memory management system for enabling writing of data blocks by substitution and preventing premature elimination of data blocks

Also Published As

Publication number Publication date
FR2752632B1 (fr) 1998-10-02
WO1998009406A1 (fr) 1998-03-05
AU4019997A (en) 1998-03-19

Similar Documents

Publication Publication Date Title
EP0109898B1 (fr) Unité de stockage temporaire de données organisée en file d&#39;attente
EP0475161B1 (fr) Système de mémorisation temporaire d&#39;information comprenant une mémoire tampon enregistrant des données structurées en blocs de données de longueur fixe ou variable
EP0063972A1 (fr) Procédé et dispositif d&#39;allocation d&#39;une ressource dans un système comportant des unités de traitement de données autonomes
CA2006831C (fr) Systeme d&#39;emission de trames hdlc sur canal de type mic, a circuit hdlc unique et memoire tampon de transposition
CA2254013A1 (fr) Dispositif de gestion de memoire tampon partagee
EP0602281B1 (fr) Dispositif de reséquencement pour un noeud d&#39;un système de commutation de cellules
FR2676845A1 (fr) Dispositif pour la gestion de plusieurs files d&#39;attente independantes dans un espace memoire commun et banalise.
CA2352420A1 (fr) Dispositif de gestion de memoire permettant l&#39;inscription de blocs de donnees par substitution
FR2752632A1 (fr) Dispositif de gestion d&#39;une memoire tampon, sans rearrangement en cas d&#39;elimination prematuree d&#39;un bloc de donnees memorise dans cette memoire
EP0667694A1 (fr) Procédé de mesure de paramètres de performance d&#39;un réseau ATM et dispositif de mise en oeuvre
FR2836611A1 (fr) Procede de communication reseau avec une carte a puce par messages asynchrones
FR2759178A1 (fr) Circuit de gestion de memoire dans un environnement multi-utilisateurs avec requete et priorite d&#39;acces
CA2226715C (fr) Registre semaphore rapide a fonctionnement securise sans protocole de bus specifique
FR2736737A1 (fr) Dispositif de gestion de relations entre des objets
FR3078462A1 (fr) Procede et dispositif de controle d&#39;un acces a une ressource d&#39;un systeme informatique par des applications logicielles
EP1471435A1 (fr) Procédé d&#39;exécution de tâches concurrentes par un sous-système géré par un processeur central
EP0011540B1 (fr) Dispositif d&#39;interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission
CA2067902C (fr) Procede et dispositif de detection et de controle du gabarit de messages numeriques transmis a un dispositif de reception
EP1052573B1 (fr) Procédé et dispositif pour commander l&#39;ordre de départ d&#39;informations ou d&#39;objets stockés temporairement
EP0379436A1 (fr) Dispositif et procédé d&#39;arbitrage des requêtes et de résolution des conflits liés à l&#39;accès aux mémoires à bancs indépendants pour les machines informatiques
FR2632093A1 (fr) Memoire modulaire
EP3598315B1 (fr) Accès direct en mémoire
FR2662830A1 (fr) Procede de dialogue entre les processeurs d&#39;un systeme, systeme pour sa mise en óoeuvre et utilisation pour la repartition des processus aux processeurs.
EP3392768A1 (fr) Procédé et dispositif électronique de vérification d&#39;une configuration de partitionnement, programme d&#39;ordinateur associé
EP0609128B1 (fr) Dispositif de gestion de mémoire tampon de cellules

Legal Events

Date Code Title Description
ST Notification of lapse