FR2740583A1 - Decodeur mpeg utilise dans un micro-ordinateur - Google Patents

Decodeur mpeg utilise dans un micro-ordinateur Download PDF

Info

Publication number
FR2740583A1
FR2740583A1 FR9513044A FR9513044A FR2740583A1 FR 2740583 A1 FR2740583 A1 FR 2740583A1 FR 9513044 A FR9513044 A FR 9513044A FR 9513044 A FR9513044 A FR 9513044A FR 2740583 A1 FR2740583 A1 FR 2740583A1
Authority
FR
France
Prior art keywords
image
images
decoder
memory
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9513044A
Other languages
English (en)
Other versions
FR2740583B1 (fr
Inventor
Oswald Colavin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Priority to FR9513044A priority Critical patent/FR2740583B1/fr
Priority to DE1996631364 priority patent/DE69631364T2/de
Priority to EP19960410113 priority patent/EP0772159B1/fr
Publication of FR2740583A1 publication Critical patent/FR2740583A1/fr
Application granted granted Critical
Publication of FR2740583B1 publication Critical patent/FR2740583B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/81—Monomedia components thereof
    • H04N21/8166—Monomedia components thereof involving executable data, e.g. software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

L'invention concerne un décodeur d'images relié à un bus rapide (10) d'un micro-ordinateur pour recevoir des images comprimées et afficher les images décodées sur un écran (12) du micro-ordinateur. Le décodeur est associé à une mémoire d'image (18-1) stockant au moins une image précédemment décodée utilisée pour décoder une image courante, cette mémoire d'image étant une zone allouée dans une mémoire principale (18) du micro-ordinateur, accessible par le bus rapide.

Description

DÉCODEUR MPEG UTILISÉ DANS UN MICRO < RDINXTEUR
La présente invention concerne un décodeur d'images, notamment MPEG, et plus particulièrement un tel décodeur utilisé dans un micro-ordinateur pour afficher sur son écran des images animées stockées sur disque optique (CD-ROM), disque dur, ou provenant d'une autre source quelconque.
La figure 1 représente schématiquement un décodeur MPEG classique inséré dans une architecture de micro-ordinateur. Un micro-ordinateur classique comporte généralement un bus de périphériques 10, servant à connecter plusieurs éléments nécessaires ou optionnels, tels qu'un disque dur, un écran, etc. Ces périphériques sont reliés au bus 10 par l'intermédiaire d'interfaces (un contrôleur d'affichage 12 pour l'écran) qui sont prévues directement sur la carte mère du micro-ordinateur ou sur des cartes amovibles.
Une unité centrale 14 communique avec le bus 10 par un circuit d'interface 16 qui permet à une mémoire principale 18 du micro-ordinateur d'être partagée entre l'unité centrale 14 et des périphériques du bus 10 qui en auraient besoin.
Un décodeur MPEG 20 est connecté en tant que périphérique maître sur le bus 10, c'est-à-dire qu'il gère des transferts de données sur ce bus sans l'intermédiaire de l'unité centrale 14. Le décodeur reçoit des données codées CD provenant d'un périphérique source 22, tel qu'un disque dur ou un CD-ROM, et fournit des images décodées au contrôleur d'affichage 12. Les contrôleurs d'affichage récents permettent de traiter directement des données d'image "YUV" (luminance et chrominance) fournies normalement par un décodeur MPEG, alors qu'un contrôleur d'affichage est normalement prévu pour traiter des informations d'image "RGB" (rouge, vert, bleu) fournies par l'unité centrale 14.
Le contrôleur d'affichage 12 est muni d'une mémoire 12-1 pour stocker l'image en cours d'affichage, qui provient de l'unité centrale 14 ou du décodeur MPEG 20. Un décodeur MPEG classique est également muni d'une mémoire 20-1 subdivisée en trois zones ou "tampons" d'image M1 à M3 et en un tampon CDB dans lequel sont stockées des données comprimées en attente de traitement. Les trois tampons d'image contiennent respectivement une image en cours de décodage et deux images précédemment décodées.
La figure 2 illustre l'utilisation des tampons M1 à M3 au cours du décodage d'une séquence d'images I0, P1, B2, B3, P4,
BS, B6, P7. On désigne par I une image dite "intra", dont les données comprimées correspondent directement à 1' image. On désigne par P une image dite "prédite", dont la reconstruction utilise des blocs de pixels (ou macroblocs) d'une image précédemment décodée. Finalement, on désigne par B une image dite "bidirectionnelle", dont la reconstruction utilise des macroblocs de deux images précédemment décodés. Les images intra et prédites peuvent être utilisées pour la reconstruction d'images prédites et bidirectionnelles ultérieures, tandis que les images bidirectionnelles ne sont pas réutilisées.
Les images 10 et P1 sont stockées respectivement dans les tampons M1 et M2 au cours de leur décodage. Le remplissage et le vidage d'un tampon sont illustrés par des traits obliques. Le décodage de l'image P1 utilise des macroblocs de l'image 10.
L'image I0, stockée dans le tampon M1, est affichée pendant le décodage de 1' image B2, cette image B2 étant stockée dans le tampon M3. Le décodage de l'image B2 utilise des macroblocs des images 10 et P1. L'image B2 est affichée immédiatement après l'image 10. Tandis que les emplacements du tampon M3 se libèrent, ils sont aussitôt remplis par des informations décodées de l'image B3. Le décodage de l'image B3 utilise aussi des macroblocs des images I1 et P1. Une fois que l'image B3 est décodée, elle est aussitôt affichée, tandis que l'image P4 est décodée en utilisant des macroblocs de l'image P1.L'image P4 écrase l'image IO dans le tampon M1 car 1' image 10 ne servira plus au décodage d'images ultérieures. Après l'image B3, on affiche l'image P1 tandis que le tampon M3 reçoit 1' image B5 en cours de décodage.
Le décodage de l'image B5 utilise des macroblocs des images P1 et
P4. L'image P1 est conservée dans le tampon M2 jusqu'au décodage de l'image B6, qui utilise aussi des macroblocs des images P1 et
P4, et ainsi de suite.
Un inconvénient d'un micro-ordinateur équipé d'un décodeur MPEG classique est qu'il dispose d'une quantité nonnégligeable de mémoire qui est inutilisée la plupart du temps.
En effet, la mémoire 20-1 du décodeur MPEG n'est utilisée que lorsque l'on visionne des images animées sur l'écran de l'ordinateur, ce qui ne représente qu'une fraction du temps d'utilisation d'un micro-ordinateur. Cette mémoire, inaccessible aux autres périphériques ou à l'unité centrale, a une taille de 512 ko dans un décodeur MPEG 1, et une taille de 2 Mo dans un décodeur MPEG 2. De plus, cette mémoire est surdimensionnée, car elle est obtenue en utilisant des composants mémoire couramment disponibles.
Un objet de la présente invention est de prévoir un décodeur MPEG qui permette à d'autres périphériques du microordinateur d'utiliser la mémoire du décodeur.
Pour cela, la mémoire du décodeur est incorporée dans la mémoire principale du micro-ordinateur. Le micro-ordinateur doit disposer d'un bus de périphériques rapide (tel que les bus appelés PCI -"Peripheral Circuit Interconnect"- et VLB -"VESA
Local Bus"-) qui acceptera des débits importants d'images entre le décodeur MPEG, la mémoire principale, et le contrôleur d'affichage.
Selon un mode de réalisation de la présente invention, le décodeur fournit directement à un contrôleur d'affichage dudit écran une image en cours de décodage qui n'est pas utilisée pour décoder une image ultérieure.
Selon un mode de réalisation de l'invention, la mémoire principale stocke des images intra qui ne sont pas obtenues à partir d'une image précédente et des images prédites qui sont obtenues à partir d'une seule image précédente, lesdites images fournies directement au contrôleur d'affichage étant des images bidirectionnelles obtenues à partir de deux images intra ou prédites précédentes.
Selon un mode de réalisation de l'invention, le décodeur est disposé sur la carte mère du micro-ordinateur.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
la figure 1, précédemment décrite, représente schématiquement une architecture de micro-ordinateur muni d'un décodeur
MPEG classique
la figure 2, précédemment décrite, illustre une utilisation de tampons d' image au cours du traitement d ' une séquence d'images par un décodeur MPEG classique
la figure 3 représente schématiquement une architecture de micro-ordinateur classique muni d'un décodeur MPEG selon la présente invention
la figure 4 illustre une utilisation de tampons d'image au cours du traitement d ' une séquence d' images par un décodeur
MPEG selon la présente invention ; et
la figure 5 représente schématiquement un mode de réalisation d'architecture de décodeur MPEG selon la présente invention.
A la figure 3, un décodeur MPEG 20' selon la présente invention est connecté en tant que périphérique à un micro ordinateur classique équipé d'un bus de périphérique rapide, par exemple le bus PCI. Comme cela est représenté, le décodeur MPEG 20' est dépourvu de mémoire, celle-ci étant une zone 18-1 de la mémoire principale 18 du micro-ordinateur.
La zone 18-1 comporte un tampon de données ccînprimées
CDB dans laquelle la source d'images 22 écrit les données d'image comprimées, et deux tampons d'image M1 et M2 associés à des images intra ou prédites. Comme on le verra ci-après, un tampon associé aux images bidirectionnelles n'est pas nécessaire, ces images bidirectionnelles B étant directement fournies au contrôleur d'affichage 12 tandis qu'elles sont décodées.
Ainsi, dans le système de la figure 3, des données comprimées CD sont transférées de la source d'images 22 au tampon
CDB de la mémoire 18. Ces mêmes données comprimées sont ensuite transférées au décodeur MPEG 20' qui, si elles correspondent à des images intra ou prédites, les retransmet sous forme décodée aux tampons M1 et M2 de la mémoire 18. Dans le cas où les données comprimées correspondent à des images bidirectionnelles, le décodeur 20' décode ces données et fournit les données décodées directement au contrôleur d'affichage 12. Les images intra ou prédites stockées dans les tampons M1 et M2 sont transférées au contrôleur d'affichage 12 au moment opportun et sont utilisées pendant le décodage d'images prédites ou bidirectionnelles ultérieures.
Avec un décodeur MPEG selon l'invention, les débits sur le bus de périphérique 10 sont particulièrement importants, d'où la nécessité d'utiliser un bus rapide. Toutefois, le débit nécessaire est sensiblement diminué grâce au fait que les images bidirectionnelles ne sont pas stockées dans la mémoire principale 18, mais sont directement envoyées au contrôleur d'affichage 12.
Selon l'invention, le taux d'occupation d'un bus PCI s'avère être d'environ 20 % avec un décodeur MPEG 1 et d'environ 80 W avec un décodeur MPEG 2. Ces taux d'occupation correspondent à des situations pire cas et ne sont en fait pas gênants car, en général, le micro-ordinateur n'est pas utilisé pour d'autres tâches pendant que l'on visionne des images animées.
Bien entendu, la mémoire principale 18 est diminuée de la taille de la zone 18-1. La zone 18-1 est toutefois réduite d'un tampon d'image par rapport à une mémoire 20-1 de décodeur classique (figure 1). En outre, cette zone mémoire 18-1 est seulement occupée pendant que l'on visionne une séquence animée au cours de laquelle le micro-ordinateur n'est normalement pas utilisé pour d'autres tâches. Quand le décodeur n'est plus utilisé, la zone 18-1 peut être libérée aussitôt pour les autres tâches.
Les diverses modifications à apporter au microordinateur pour utiliser un décodeur selon l'invention ne sont que logicielles et sont à la portée de l'homme du métier qui trouvera les renseignements nécessaires dans les diverses normes concernant le micro-ordinateur. Pour qu'un micro-ordinateur puisse utiliser ses périphériques, on exécute classiquement en arrière-plan des progranrnes appelés gestionnaires de périphériques qui traduisent des adresses spécifiques émises par l'unité centrale ou un périphérique maître (tel que le décodeur MPEG) en des adresses adaptées à la configuration variable du microordinateur.
Par exemple, un gestionnaire de périphérique associé à un décodeur MPEG selon l'invention traduit les adresses fixes émises par le décodeur pour accéder à sa mémoire d'image en des adresses correspondant à l'emplacement physique de la zone 18-1, cette zone pouvant être allouée de manière variable par le système d'exploitation en fonction de l'occupation de la mémoire 18. De même, ce gestionnaire de périphérique répond à des requêtes émises par la source d'images 22 pour fournir des données comprimées en transférant ces données dans le tampon CDB de la zone 18-1.
Un décodeur MPEG classique doit pouvoir être utilisé dans plusieurs applications, notamment pour fournir des images de télévision. Dans le cas de la télévision, les images doivent être fournies sous forme entrelacée, c'est-à-dire que l'on doit d'abord fournir les lignes impaires d'une image et ensuite les lignes paires. Or, un décodeur MPEG reconstitue généralement les images sous forme progressive, c'est-à-dire qu'il fournit les lignes des images de manière consécutive. Le troisième tampon d'image M3 (figure 1) est alors nécessaire pour stocker les images bidirectionnelles dans l'ordre d'arrivée des lignes (sous forme progressive) et ensuite relire cette image sous forme entrelacée.
Par contre, dans un micro-ordinateur, les images sont généralement affichées sous forme progressive. Un troisième tampon d'image, qui n'est autre qu'un tampon de réorganisation, est inutile.
La figure 4 illustre l'utilisation de la zone 18-1 au cours du décodage selon l'invention de la séquence I0, P1, B2,
B3, P4, B5, B6, P7. L'image 10 est stockée dans le tampon M1 au cours de son décodage. Lorsqu'on commence à décoder l'image P1 et à stocker celle-ci dans le tampon M2, on affiche l'image 10. Les macroblocs utilisés pour décoder l'image P1 sont cherchés dans le tampon M1. Les images B2 et B3 sont affichées tandis qu'elles sont décodées, les macroblocs utilisés pour leur décodage étant cherchés dans les tampons M1 et M2.L'image P1 est affichée tandis que 1' image P4 est décodée et stockée dans le tampon M1 à la place de l'image 10. L'image P1 est gardée dans le tampon M2 jusqu'au moment où l'image B6 est décodée et affichée, et ainsi de suite.
La figure 5 représente schématiquement une architecture de décodeur MPEG selon la présente invention. Comme tout décodeur
MPEG classique, ce décodeur comprend un circuit de décodage à longueur variable (VLD) recevant des données comprimées par une mémoire tampon (FIFO) 30. Le décodeur à longueur variable VLD est suivi d'un décodeur de chaînes de zéros (RLD), d'un circuit de quantification inverse Q-i, et d'un circuit de transformée cosinus inverse DCTi . La sortie du circuit DCT-1 est fournie à une première entrée d'un additionneur 32 dont une deuxième entrée reçoit des macroblocs d'une image précédemment décodée par l'intermédiaire d'un filtre 34 et d'une mémoire tampon 35. Les données d'image décodées sont fournies par la sortie de l'additionneur 32 et l'intermédiaire d'une mémoire tampon 37.La mémoire tampon 30 est alimentée en données comprimées provenant du bus 10 par l'intermédiaire d'un circuit d'interface 39.
Un décodeur selon l'invention diffère d'un décodeur classique par le fait que le circuit d'interface 39 relie également les mémoires tampon 35 et 37 au bus 10. Un contrôleur mémoire 41 calcule et fournit par le bus 10 les adresses correspondant aux divers échanges nécessaires.
La gestion des adresses des tampons M1 et M2 est similaire à celle effectuée par le contrôleur mémoire d'un décodeur classique, puisque ces adresses sont, selon l'invention, traduites en fonction de l'emplacement physique de ces tampons dans la mémoire 18 par un gestionnaire de périphérique. De plus, le contrôleur mémoire selon l'invention est notablement simplifié du fait de l'absence du troisième tampon d'image M3. En effet, le contrôleur mémoire d'un décodeur classique devait gérer ce tampon d'une manière particulière pour éviter qu'une image bidirectionnelle en cours de décodage n'écrase une image bidirectionnelle en cours d'affichage.
Par ailleurs, le nombre de broches d'un décodeur MPEG selon l'invention est notablement plus faible que celui d'un décodeur MPEG classique. En effet, un décodeur MPEG selon 1' invention ne requiert que les signaux du bus de périphérique 10 (49 signaux pour le bus PCI), tandis qu'un décodeur MPEG classique comporte en outre une interface avec sa mémoire d'image 201, qui est généralement externe.
Ainsi, un décodage MPEG dans un micro-ordinateur peut être réalisé selon l'invention grâce à un seul circuit intégré de faible coût (dû au faible nombre de broches), sans qu'il soit nécessaire d'associer au décodeur une coûteuse mémoire d'image supplémentaire (20-1). Cet unique circuit intégré peut être directement disposé sur la carte mère du micro-ordinateur avec un faible surcoût. Bien entendu, un décodeur MPEG selon l'invention peut aussi être monté, comme cela est classique, sur une carte d'extension à connecter au bus 10.

Claims (4)

REVENDICATIONS
1. Décodeur d'images relié à un bus rapide (10) d'un micro-ordinateur pour recevoir des images comprimées et afficher les images décodées sur un écran (12) du micro-ordinateur, ledit décodeur étant associé à une mémoire d'image (18-1) stockant au moins une image précédemment décodée utilisée pour décoder une image courante, caractérisé en ce que la mémoire d'image est une zone allouée dans une mémoire principale (18) du microordinateur, accessible par le bus rapide.
2. Décodeur selon la revendication 1, caractérisé en ce qu'il fournit directement à un contrôleur d'affichage (12) dudit écran une image (B) en cours de décodage qui n'est pas utilisée pour décoder une image ultérieure.
3. Décodeur selon la revendication 2, caractérisé en ce que la mémoire principale (18) stocke des images intra (I) qui ne sont pas obtenues à partir d'une image précédente et des images prédites (P) qui sont obtenues à partir d'une seule image précédente, lesdites images fournies directement au contrôleur d'affichage (12) étant des images bidirectionnelles (B) obtenues à partir de deux images intra ou prédites précédentes.
4. Décodeur selon la revendication 1, caractérisé en ce qu'il est disposé sur la carte mère du micro-ordinateur.
FR9513044A 1995-10-30 1995-10-30 Decodeur mpeg utilise dans un micro-ordinateur Expired - Fee Related FR2740583B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9513044A FR2740583B1 (fr) 1995-10-30 1995-10-30 Decodeur mpeg utilise dans un micro-ordinateur
DE1996631364 DE69631364T2 (de) 1995-10-30 1996-10-30 MPEG-Dekoder mit gemeinsamer Benutzung eines Speichers
EP19960410113 EP0772159B1 (fr) 1995-10-30 1996-10-30 Utilisation partagée de la mémoire dans un décodeur MPEG

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9513044A FR2740583B1 (fr) 1995-10-30 1995-10-30 Decodeur mpeg utilise dans un micro-ordinateur

Publications (2)

Publication Number Publication Date
FR2740583A1 true FR2740583A1 (fr) 1997-04-30
FR2740583B1 FR2740583B1 (fr) 1998-01-09

Family

ID=9484238

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9513044A Expired - Fee Related FR2740583B1 (fr) 1995-10-30 1995-10-30 Decodeur mpeg utilise dans un micro-ordinateur

Country Status (1)

Country Link
FR (1) FR2740583B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321368B2 (en) 1996-08-26 2008-01-22 Stmicroelectronics, Inc. Electronic system and method for display using a decoder and arbiter to selectively allow access to a shared memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0673171A2 (fr) * 1994-03-17 1995-09-20 International Business Machines Corporation Décodeur vidéo

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0673171A2 (fr) * 1994-03-17 1995-09-20 International Business Machines Corporation Décodeur vidéo

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BHEDA H ET AL: "A high-performance cross-platform MPEG decoder", DIGITAL VIDEO COMPRESSION ON PERSONAL COMPUTERS: ALGORITHMS AND TECHNOLOGIES, SAN JOSE, CA, USA, 6-10 FEB. 1994, vol. 2187, ISSN 0277-786X, PROCEEDINGS OF THE SPIE - THE INTERNATIONAL SOCIETY FOR OPTICAL ENGINEERING, 1994, USA, pages 241 - 248 *
BURSKY D: "Highly integrated controller eases MPEG-1 adoption", ELECTRONIC DESIGN, 21 AUG. 1995, USA, vol. 43, no. 17, ISSN 0013-4872, pages 141 - 142 *
GALBI D ET AL: "An MPEG-1 audio/video decoder with run-length compressed antialiased video overlays", 1995 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS. ISSCC (CAT. NO.95CH35753), PROCEEDINGS ISSCC '95 - INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, SAN FRANCISCO, CA, USA, 15-17 FEB. 1995, ISBN 0-7803-2495-1, 1995, NEW YORK, NY, USA, IEEE, USA, pages 286 - 287, 381 *
MATURI G: "Single chip MPEG audio decoder", 1992 IEEE INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS (ICCE), ROSEMONT, IL, USA, 2-4 JUNE 1992, vol. 38, no. 3, ISSN 0098-3063, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, AUG. 1992, USA, pages 348 - 356 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321368B2 (en) 1996-08-26 2008-01-22 Stmicroelectronics, Inc. Electronic system and method for display using a decoder and arbiter to selectively allow access to a shared memory
US7542045B2 (en) 1996-08-26 2009-06-02 Stmicroelectronics, Inc. Electronic system and method for display using a decoder and arbiter to selectively allow access to a shared memory
US7777753B2 (en) 1996-08-26 2010-08-17 Stmicroelectronics, Inc. Electronic system and method for selectively allowing access to a shared memory
US7898548B2 (en) 1996-08-26 2011-03-01 Stmicroelectronics, Inc. Electronic system and method for selectively allowing access to a shared memory
US8054315B2 (en) 1996-08-26 2011-11-08 Stmicroelectronics, Inc. Electronic system and method for selectively allowing access to a shared memory
US8314808B2 (en) 1996-08-26 2012-11-20 Stmicroelectronics, Inc. Electronic system and method for selectively allowing access to a shared memory
US8681164B2 (en) 1996-08-26 2014-03-25 Stmicroelectronics, Inc. Electronic system and method for selectively allowing access to a shared memory

Also Published As

Publication number Publication date
FR2740583B1 (fr) 1998-01-09

Similar Documents

Publication Publication Date Title
US8054315B2 (en) Electronic system and method for selectively allowing access to a shared memory
KR100262453B1 (ko) 비디오데이터처리방법및장치
US6297794B1 (en) Method of switching video sources and computer system employing this method
JPH06195468A (ja) ビデオ処理システム
EP0814615A3 (fr) Décodeur MPEG multimode
FR2650902A1 (fr) Ordinateur avec circuit integre video pilote par memoire vive
MX9704580A (es) Sistema de manejo de memoria para un receptor de television.
IL137640A0 (en) Processing of digital picture data in a decoder
EP0876063A3 (fr) Appareil et procédés de reproduction de signal
FR2740583A1 (fr) Decodeur mpeg utilise dans un micro-ordinateur
EP0772159B1 (fr) Utilisation partagée de la mémoire dans un décodeur MPEG
CN107888876A (zh) 车载信息娱乐系统及其早期影像显示的方法
US20040130505A1 (en) Display device capable of processing usb data
EP1267272A2 (fr) Un dispositif de mémoire spécialisé
EP0632388B1 (fr) Système à processeur, notamment de traitement d&#39;image comprenant un bus mémoire de taille variable
US7154559B2 (en) Video apparatus, notably video decoder, and process for memory control in such an apparatus
KR100715522B1 (ko) 카메라 컨트롤 장치, 영상 데이터 표시 장치 및 그 방법
FR2820925A1 (fr) Systeme de traitement de motifs graphiques
FR3128555A1 (fr) Systeme informatique pour traiter des donnees de pixels d’une image
EP1085764B1 (fr) Décodage et affichage à répétition d&#39;images MPEG
KR19990012651A (ko) 디지털 스틸 카메라의 데이터 전송장치 및 방법
JP2006047413A (ja) インターフェース装置及びそのメモリ制御方法

Legal Events

Date Code Title Description
ST Notification of lapse