FR2738933A1 - Procede et dispositif pour extraire des points caracteristiques d'une image en niveaux de gris - Google Patents

Abstract

Un procédé pour extraire des points caractéristiques d'une image en niveaux de gris comportant une pluralité de pixels représentés chacun par un niveau de charge dans une capacité (Cd/2, Cd/2') comprend les étapes consistant à: effectuer sur l'image des première et seconde convolutions gaussiennes, avec des variances différentes, pour obtenir des première et seconde images filtrées, effectuer des premières moyennes des charges de chaque pixel (i) de la première image filtrée avec les charges de pixels décalés (i-m) de la seconde image filtrée, et des secondes moyennes des charges de chaque pixel de la seconde image filtrée avec les charges de pixels décalés de la première image filtrée, comparer pour chaque pixel les première et seconde moyenne, pour délivrer des informations (S (i); MIN (i), MAX(i)) représentatives de minima et/ou de maxima de niveaux de gris filtrés. L'invention propose également un dispositif pour la mise en oeuvre du procédé.

Description

La présente invention concerne d'une façon générale l'exploitation d'images constituées d'une pluralité de pixels ayant des niveaux de gris, et plus particulièrement un procédé et un dispositif pour appliquer un filtrage de type gaussien à une image notamment afin d'en extraire des points ou des zones caractéristiques.

Une telle extraction de points caractéristiques consiste à marquer la présence d'informations spécifiques selon certains critères, par exemple des mouvements d'objets, la présence de points brillants, etc...

La présente invention concerne en particulier la transformation d'une image en niveaux de gris de type analogique, c'est-à-dire dans laquelle le niveau de gris de chaque pixel est défini par une tension analogique correpondant à un niveau de charge d'une capacité et susceptible de varier dans une plage déterminée, en une carte de symboles destinée à faciliter les traitements du type indiqué ci-dessus.

Plus précisément encore, la présente invention a trait à l'identification des extrêma locaux dans une image une fois filtrée par un filtre du type Laplacien de Gauss, que l'on approche par un filtrage dit DoG pour "Difference of Gauss iwans
Des tentatives ont été déjà effectuées pour appliquer un filtrage de type DoG sur une image et en extraire les extrêma ou autres caractéristiques.

Toutefois, toutes les solutions connues ont recours à des opérations de soustraction qui, en circuiterie analogique, posent d'importants problèmes de précision comme on le verra en détail plus loin.

On connaît en outre par FR-A-2 699 307 un procédé et un dispositif pour appliquer en temps réel, notamment en technologie C-MOS, un filtrage gaussien à une image analogique en niveaux de gris.

La présente invention vise, en exploitant notamment cette technique connue, à réaliser une extraction de points caractéristiques à partir d'un filtrage de type DoG, ceci en temps réel, sans recourir à des soustractions en technologie analogique, donc avec une bonne précision, et d'une manière simple et économique.

La présente invention vise également à réaliser ces fonctions sur le substrat même d'un imageur à niveaux de gris réalisé en technologie C-MOS.

L'invention propose à cet effet, selon un premier aspect, un procédé pour extraire des points caractéristiques d'une image en niveaux de gris comportant une pluralité de pixels représentés chacun par un niveau de charge dans une capacité respective, caractérisé en ce qu'il comprend les étapes consistant à
effectuer sur l'image une première convolution gaussienne, avec une première variance, pour obtenir une première image filtrée,
effectuer simultanément sur la même image une seconde convolution gaussienne, avec une seconde variance différente de la première, pour obtenir une seconde image filtrée,
effectuer des premières moyennes des charges de chaque pixel de la première image filtrée avec les charges de pixels décalés de la seconde image filtrée, et des secondes moyennes des charges de chaque pixel de la seconde image filtrée avec les charges de pixels décalés de la première image filtrée,
comparer pour chaque pixel les première et seconde moyenne, pour délivrer des informations représentatives de minima et/ou de maxima de niveaux de gris filtrés.

Avantageusement, le procédé comprend en outre l'étape consistant à combiner logiquement les informations délivrées à l'étape de comparaison pour chaque pixel avec les informations délivrées à l'étape de comparaison pour des pixels décalés.

Selon une forme de réalisation préférée, les pixels décalés sont décalés d'un nombre de pixels supérieur ou égal à deux.

Selon un deuxième aspect, l'invention propose un dispositif pour extraire des points caractéristiques d'une image en niveaux de gris comportant une pluralité de pixels représentés chacun par un niveau de charge dans une capacité respective, caractérisé en ce qu'il comprend
un premier réseau capacitif pour effectuer sur l'image une première convolution gaussienne, avec une première variance, et obtenir une première image filtrée,
un second réseau capacitif pour effectuer sur l'image une seconde convolution gaussienne, avec une seconde variance différente de la première, et obtenir une première image filtrée,
des moyens pour dupliquer les première et seconde images filtrées,
des premiers moyens de commutation prévus au niveau de chaque pixel pour sélectivement relier ensemble une capacité du pixel de la première image dupliquée avec une capacité d'un pixel décalé de la seconde image dupliquée, et une capacité du pixel de la seconde image dupliquée avec une capacité d'un pixel décalé de la première image dupliquée, et
des moyens comparateurs prévus au niveau de chaque pixel pour comparer les tensions présentes sur les capacités reliées.

Des aspects préférés, mais non limitatifs, du dispositif de l'invention sont les suivants
- les moyens de duplication comprennent, au niveau de chaque pixel de chaque réseau capacitif, une paire de capacités de stockage de charges représentatives du niveau de gris du pixel considéré, et des seconds moyens de commutation pour sélectivement relier la paire de capacités entre elles et au réseau capacitif associé et isoler ladite paire de capacités dudit réseau capacitif associé.

- les seconds moyens de commutation comprennent, au niveau de chaque pixel de chaque réseau capacitif, un premier et un second interrupteurs commandés par un même signal.

- les premiers moyens de commutation comprennent, pour chaque pixel, un troisième et un quatrième interrupteurs commandés par un même signal.

- une première capacité d'une paire est reliée au moyen comparateur du même pixel via le troisième ou le quatrième interrupteur commandé, selon qu'elle se trouve dans le premier ou le second réseau capacitif, et une seconde capacité de la même paire est reliée directement au moyen comparateur du pixel décalé.

- le dispositif comprend en outre un circuit logique pour combiner les sorties des moyens comparateurs.

- le circuit logique comprend, pour chaque pixel, une première porte recevant sur une première entrée la sortie du moyen comparateur du même pixel et sur une seconde entrée la sortie du moyen comparateur du pixel décalé, et une seconde porte recevant sur une première entrée la sortie du moyen comparateur du pixel décalé et sur une seconde entrée la sortie du moyen comparateur du même pixel.

- les première et seconde portes sont des portes ET dont la seconde entrée est inverseuse.

- chaque pixel décalé est décalé d'un nombre de pixels supérieur ou égal à 2.

- le dispositif est intégré sur une puce semiconductrice d'un imageur en technologie C-MOS.

D'autres aspects, buts. et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante d'une forme de réalisation préférée de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés, sur lesquels
la figure 1 illustre des courbes de filtrage gaussien utilisées dans la présente invention,
la figure 2 est un schéma d'un circuit de convolution gaussienne utilisé dans la présente invention,
la figure 3 est un schéma d'un circuit de moyennage et de comparaison utilisé dans la présente invention, et
la figure 4 est un schéma complet d'un circuit selon la présente invention, pour un traitement à une dimension.

On rappellera tout d'abord qu'un filtrage de type différence entre gaussiens consiste à filtrer une image d'entrée I avec la différence entre deux fonctions gaussiennes G1 et G2 caractérisées par des variances différentes.

L'image filtrée Io est donnée par la formule
Io = I*(G1-G2) = I*G1 - I*G2 (1) où u* désigne la fonction de convolution.

Un tel filtrage peut être considéré comme un filtrage spatial passe-bande, c'est-à-dire qu'il élimine aussi bien des composantes de basse fréquence de la répartition spatiale des niveaux de gris que des composantes de haute fréquence de cette répartition.

Un tel filtrage permet donc d'une part d'éliminer les variations d'image à un niveau global (par exemple un changement d'éclairement), et d'autre part de supprimer les structures d'image trop fines pouvant gêner les traitements ultérieurs.

La figure 1 illustre le champ récepteur de ce filtrage.

La courbe gl représente une première fonction gaussienne, la courbe g2 une seconde fonction gaussienne de variance plus importante, et la courbe DoG (pour "Difference of Gaussions) illustre la différence entre les deux courbes.

Dans une image filtrée par différence entre deux convolutions gaussiennes, toute variation spatiale des niveaux de gris apparaît sous forme d'extrêma locaux, minima ou maxima.

La recherche de ces extrêma consiste en principe à rechercher les points où le gradient local des niveaux de gris est nul, par comparaison des valeurs de pixels avec celles de leurs voisins directs. Mais cette approche ne donne pas de résultats satisfaisants en présence de bruit dans les images traitées. Ainsi l'approche couramment utilisée est donc de comparer un pixel non pas à son voisin direct, mais à un voisin lointain distant de m pixels, avec m > 1 et choisi en fonction du filtre DoG utilisé. I1 est à cet égard fréquent d'utiliser pour m une valeur égale au rayon du cercle des minima de la réponse DoG de la figure 1, désigné par Cm.

Selon la présente invention, et comme on va le décrire en détail ci-dessous, on réalise l'ensemble de ces fonctions ci-dessus par intégration sur une puce semi-conductrice unique, de préférence en technologie C-MOS.

Selon un autre aspect de l'invention, on réalise ces fonctions en évitant le recours à des soustractions analogiques, qui sont extrêmement difficiles à réaliser du fait de problèmes de décalages de tension ('Offset"), de non-linéarité des composants, de variations de gain en mode commun, etc..., pour ainsi obtenir une précision de calcul satisfaisante.

Les fonctions de convolution gaussienne I*G1 et I*G2 telles qu'indiquées plus haut sont assurées de préférence par le réseau capacitif de convolution gaussienne tel que décrit en détail dans le document FR-A-2 699 307 cité plus haut, auquel on se reportera.pour toute explication quant à sa réalisation concrète.

On rappellera simplement ici que ce réseau capacitif simule l'équation de chaleur, avec une réponse impulsionelle constituée par une fonction gaussienne dont la variance est contrôlable.

La figure 2 montre la réalisation, en une dimension, d'un réseau capacitif selon le document précité, , qui comprend une série de condensateurs Cd constitué par les capacités intrinsèques des différentes cellules d'un capteur d'image standard en technologie C-MOS, une série de condensateurs Cb, des premiers interrupteurs commandés (transistors) Q1 aptes à brancher les condensateurs respectifs Cb entre les bornes hautes de deux condensateurs
Cd adjacents, et des seconds interrupteurs commandés (transistors) Q2 aptes, pendant que les transistors Ql sont bloqués, à court-circuiter les bornes des condensateurs respectivement associés Cb pour les décharger.

Deux signaux d'horloge phil et phi2, sans recouvrement, sont appliqués sur des bus respectivement à Q1 et Q2 pour les ouvrir et les fermer sélectivement. L'image initiale s'installe dans le réseau de condensateurs Cd, et l'on effectue un nombre déterminé de cycles de commutation ou itérations, en fonction de la variance souhaitée pour la fonction gaussienne appliquée, pour retrouver sur les mêmes condensateurs Cd les valeurs de pixels de l'image traitée.

Plus précisément, la variance a de la fonction gaussienne de filtrage réalisée par le circuit de la figure 2 est

où Cb et Cd sont les valeurs des capacités, et
T est le nombre de cycles de commutation effectués
(nombre de coups d'horloge de phil et phi2).

Les valeurs de Cb et de Cd sont généralement fixées une fois pour toutes à la conception du circuit, et l'on fait varier la variance de la fonction gaussienne en modifiant simplement la valeur de T.

Selon la présente invention, pour appliquer à l'image d'entrée I deux convolutions gaussiennes I*G1 et I*G2, on injecte la même image dans deux réseaux capacitifs de variances différentes. Ces variances différentes peuvent être obtenues soit en utilisant à la conception des valeurs de Cd et Cb différentes d'un réseau à l'autre, soit en utilisant des nombres de cycles d'horloge différents d'un réseau à l'autre.

Ces deux réseaux délivrent deux images filtrées par les fonctions gaussiennes G1 et G2 sous forme de deux jeux de valeurs de gris Vgl(i) et Vg2(i), i variant entre 1 et N, N étant le nombre de pixels de l'image.

La présence d'un extrêmum local, détectée par comparaison entre la valeur d'un pixel i et la valeur d'un pixel i+m distant de m pixels, s'exprime en principe par les expressions suivantes
- pour un maximum
Vgl(i) - Vg2(i) > Vgl(i+m) - Vg2(it-m) (3)
- pour un minimum
Vgl(i) - Vg2(i) < Vgl(im) - vg2(i+m) (4)
Ces comparaisons exigent donc en principe d'effectuer des soustractions analogiques, ce qui, comme on l'a vu plus haut, pose des problèmes importants de précision.

Ainsi le circuit de traitement analogique de la présente invention est conçu non pas en fonction des expressions (3) et (4) ci-dessus, mais en fonction d'une réécriture de ces expressions, strictement équivalente sur le plan mathématique, sous la forme suivante
- pour un maximum
[Vgl(i) + Vg2(i+m)]/2 > [Vgl(i+m) + Vg2(i)1/2 (5)
[Vgl(i) + Vg2(i-m)]/2 > [Vgl(i-m) + Vg2(i)]/2 (6)
- pour un minimum
[Vgl(i) + Vg2(i+m)]/2 < [Vgl(i+m) + Vg2(i)]/2 (7)
[Vgl(i) + Vg2(i-m)]/2 < [Vgl(i-m) + Vg2(i)]/2 (8)
La réalisation des fonctions (5) à (8) ci-dessus par des circuits analogiques sur une puce de silicium est radicalement différente, notamment par l'absence de soustractions.

Chacune de ces expressions peut être implantée dans un circuit de moyennage suivi d'un comparateur simple.

La figure 3 montre schématiquement une telle structure, dans le cadre de l'expression (5). Elle comprend un premier interrupteur commandé (transistor) Q3 permettant, lorsqu'il est passant, d'équilibrer les charges des condensateurs Cdl et Cd2 contenant les valeurs de gris Vgl(i) et Vg2(i+m), pour moyenner ces deux valeurs, un second interrupteur commandé Q4 permettant d'équilibrer les charges des condensateurs Cd3 et Cd4 contenant les valeurs de gris
Vg2(i) et Vgl(i+m), pour également les moyenner, et un comparateur CMP recevant sur ses deux entrées les moyennes ainsi réalisées.

On observera ici, pour ce qui concerne le comparateur, que l'on s'affranchit des problèmes de non-linéarité, seul un éventuel décalage de tension ("offset") étant à prendre en considération.

Si l'on considère à nouveau les expressions (5) à (8), on comprend que les inégalités (5) et (7) peuvent toutes deux être examinées par le circuit représenté sur la figure 3, l'inégalité (5) ou l'inégalité (7) étant satisfaite selon le signe du signal de sortie du comparateur CMP.

De même, un circuit semblable à celui de la figure 3, conçu pour réaliser la comparaison de l'expression (6), réalise également la comparaison de l'expression (8). Ainsi deux circuits peuvent être réalisés pour les quatre vérifications (5) à (8) devant être effectuées.

Toutefois, on observe également que l'expression (6) peut être renversée de la façon suivante
[vgl(i-m) + Vg2(i)]/2 < [Vgl(i) + Vg2(i-m)]/2 (9)
On comprend que cette nouvelle inégalité représente le résultat complémentaire de l'inégalité (5) lorsque celle-ci est effectuée non plus sur les pixels i et i+m, mais sur les pixels i-m et i.

On comprend donc que, par un jeu de commutations approprié, le circuit de la figure 3 est capable de traiter les inégalités (5) et (7), mais également l'inégalité (6), de même que, par voie de conséquence, l'inégalité (8).

Ainsi, en notant S(i) le résultat de la comparaison effectuée en (5), alors les points de maxima et de minima seront donnés par les combinaisons logiques
S(i) ET S(i-m) pour les maxima (10)
s(i) ET S(i-m) pour les minima, (11) où "ET" représente la fonction logique booléenne.

L'implantation de circuits du type de la figure 3 pour réaliser l'ensemble des comparaisons (5) à (8) nécessite donc une duplication de la sortie de chacun des deux réseaux capacitifs, chaque pixel i étant appliqué à deux circuits distincts respectivement associés à ce même pixel et au pixel i+m. Cette duplication peut être réalisée avantageusement en remplaçant le condensateur Cdi de chaque pixel i de chaque réseau gaussien par deux condensateurs, de même valeur, commutés par un moyen approprié (transistor).

Pendant la réalisation de la convolution gaussienne, les deux capacités sont reliées ensemble et accumulent toutes deux la même charge. A la fin de la convolution, elles sont isolées l'une de l'autre par le transistor, ce qui permet de disposer de deux exemplaires identiques de l'image filtrée par le réseau.

Le schéma global, pour une dimension, de la structure obtenue, est représenté sur la figure 4. Dans cet exemple, on a choisi m = 2, m étant la distance entre les pixels dont on compare les valeurs de gris. L'homme de l'art saura aisément modifier le schéma de la figure 4 pour l'adapter à un choix d'une valeur de m différente de 2.

On a représenté sur cette figure deux réseaux capacitifs gaussiens, respectivement RC et RC', qui comprennent chacun une pluralité de cellules, séparées par des lignes tiretées verticales. Chaque cellule, au niveau du premier et du second réseau RC, RC' respectivement, comprend des premier et second transistors de commutation, respectivement Q1, Q2 et Q1', Q2, une capacité de diffusion de charges, respectivement Cb, Cb, et une capacité d'accumulation d'une charge représentative de la valeur de gris qui est divisée en deux demi-capacités, respectivement
Cd/2, Cd/2 et Cd/2', Cd/2'.Afin de pouvoir sélectivement relier ensemble (lors de la prise d'image et lors de la convolution gaussienne) ou isoler (lors de la comparaison), les deux demi-capacités d'une même paire, on prévoit en outre dans chaque cellule un premier interrupteur commandé, respectivement Q5, Q5', reliant l'une des deux demicapacités Cd/2, Cd/2' de la paire aux transistors Q1, Q2, respectivement Q1', Q2', et un second interrupteur commandé, respectivement Q6, Q6', reliant l'autre demi-capacité de la même paire Cd/2, Cd/2' de la même façon.

Chaque cellule comprend en outre un transistor de jonction sélective entre capacités, respectivement Q7 et Q7'.

Par exemple, le transistor Q7 de la cellule Ci permet de relier sélectivement la demi-capacité de gauche Cd/2 côté réseau RC de la même cellule avec la demi-capacité de droite
Cd/2' côté réseau RC' de la cellule Ci+2, tandis que le transistor Q7' de cette même cellule Ci permet de relier sélectivement la demi-capacité de gauche Cd/2 côté réseau
RC' de la même cellule avec la demi-capacité de droite Cd/2 côté réseau RC de la cellule Ci+2. Cette même structure de connexion est reproduite pour les différentes cellules. On notera ici par souci de clarté que les lignes diagonales qui représentent ces liaisons ne sont pas elles-mêmes connectées aux boîtes CMP (comparateurs) qu'elles rejoignent; on peut considérer pour mieux comprendre la figure qu'elles passent au-dessous de ces boîtes.

Chaque cellule comprend en outre un comparateur CMP dont une première entrée est reliée au transistor Q7 de la même cellule, sur sa borne opposée à la demi-capacité adjacente Cd/2, et dont la seconde entrée est reliée au transistor Q7' de la même cellule, sur sa borne opposée à la demi-capacité adjacente Cd/2'.

Les sorties des comparateurs CMP, désignés sur le dessin par S(i-4), .., S(i+2) sont appliquées à une série de portes logiques, chaque cellule comprenant une première porte logique P1 et une seconde porte logique P2, chacune du type x ET y, la fonction d'inversion étant illustrée par la présence d'une entrée inverseuse.

Par exemple, la porte P1 de la cellule Ci reçoit sur son entrée inverseuse le signal de sortie S(i-2) du comparateur de la cellule Ci-2, et reçoit sur son entrée non-inverseuse le signal de sortie S(i) du comparateur de la cellule Ci. La porte P2 de la cellule Ci reçoit quant à elle sur son entrée inverseuse le signal de sortie S(i), et sur son entrée non inverseuse le signal de sortie S(i-2) du comparateur de la cellule Ci-2.

Les transistors Q1, Q1'. sont respectivement commandés en commun par des signaux d'horloge phil, phil', tandis que les transistors Q2, Q2' sont respectivement commandés en commun par des signaux d'horloge phi2, phi2'. Dans le cas où la différence de variance entre les fonctions gaussiennes mises en jeu dans les cellules RC et RC' est obtenue en jouant sur les valeurs des capacités Cd ou Cb, on peut prévoir que les signaux phil, phil' soient les mêmes, et que les signaux phi2, phi2' soient aussi les mêmes.

Les transistors Q5, Q6 sont commandés en commun par un signal de séparation "split", tandis que les transistors Q5' et Q6' sont commandés en commun par un signal de séparation split'".

Les transistors Q7 sont commandés en commun par un signal de fusion "merge", tandis que les transistors Q7' sont commandés en commun par un signal de fusion "merge'".

On observera ici que, dans la pratique, les signaux split et split' peuvent être un même signal, de même que les signaux merge et merge'.

Le fonctionnement du circuit de la figure 4 est le suivant : après une pluralité de cycles d'horloge des signaux phil, phi2, phil' et phi2', deux convolutions gaussiennes avec variances différentes ont été effectuées dans les réseaux RC et RC', et les demi-capacités Cd/2, Cd/2 et Cd/2', Cd/2' contiennent les valeurs de gris respectives des différents pixels des images résultantes. Pendant cette phase, les transistors Q5, Q5' et Q6, Q6' sont passants, et les transistors Q7, Q7' bloqués.

Les transistors Q1 étant maintenus bloqués, les transistors Q5, Q5', Q6, Q6' sont rendus bloqués pour isoler lune de l'autre les demi-capacités Cd/2, Cd/2 et Cd/2',
Cd/2' d'une même paire, et ainsi dupliquer les images traitées au niveau des deux réseaux.

Les transistors Q7, Q7' sont alors rendus passants pour effectuer un moyennage d'une part entre les charges d'une cellule i au niveau du réseau RC et les charges de la cellule Ci+2 côté réseau RC', et d'autre part entre les charges d'une cellule i côté réseau RC' et les charges de la cellule Ci+2 côté réseau RC.

Les charges ou tensions moyennes obtenues sont alors traitées par les comparateurs respectifs CMP pour délivrer simultanément les signaux S(i).

Ces signaux sont combinés, conformément aux combinaisons logiques indiquées dans les expressions (10) et (11) décrites plus haut, pour délivrer en sortie des signaux en logique binaire MIN(i) et MAX(i), représentatifs des minima et des maxima.

Ces signaux peuvent être utilisés dans toute application concrète souhaitée, et notamment pour assurer une détection extrêmement aisée de mouvements d'objets, d'apparition de zones lumineuses, etc... dans l'image saisie.

La présente invention peut également être appliquée à la vision et à la stéréovision, à des fins de détection ou d'assistance à la conduite, dans le domaine automobile.

Bien entendu, la présente invention n'est nullement limitée à la forme de réalisation décrite ci-dessus. En particulier, l'homme du métier effectuera aisément les transpositions nécessaires pour traiter des pixels d'une image bidimensionnelle.

Claims (13)

REVENDICATIONS

1. Procédé pour extraire des points caractéristiques d'une image en niveaux de gris comportant une pluralité de pixels représentés chacun par un niveau de charge dans une capacité respective (Cd; Cd/2, Cd/2'), caractérisé en ce qu'il comprend les étapes consistant à

effectuer sur l'image une première convolution gaussienne, avec une première variance, pour obtenir une première image filtrée,

effectuer simultanément sur la même image une seconde convolution gaussienne, avec une seconde variance différente de la première, pour obtenir une seconde image filtrée,

effectuer des premières moyennes des charges de chaque pixel (i) de la première image filtrée avec les charges de pixels décalés (i-m) de la seconde image filtrée, et des secondes moyennes des charges de chaque pixel de la seconde image filtrée avec les charges de pixels décalés de la première image filtrée,

comparer pour chaque pixel les première et seconde moyenne, pour délivrer des informations (S(i); MIN(i),

MAX(i)) représentatives de minima et/ou de maxima de niveaux de gris filtrés.

2. Procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'il comprend en outre l'étape consistant à combiner logiquement les informations (S(i)) délivrées à l'étape de comparaison pour chaque pixel avec les informations délivrées à l'étape de comparaison pour des pixels décalés.

3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que les pixels décalés sont décalés d'un nombre de pixels (m) supérieur ou égal à deux.

4. Dispositif pour extraire des points caractéristiques d'une image en niveaux de gris comportant une pluralité de pixels représentés chacun par un niveau de charge dans une capacité respective (Cd; Cd/2, Cd/2'), caractérisé en ce qu'il comprend

un premier réseau capacitif (RC) pour effectuer sur l'image une première convolution gaussienne, avec une première variance, et obtenir une première image filtrée,

un second réseau capacitif (RC') pour effectuer sur l'image une seconde convolution gaussienne, avec une seconde variance différente de la première, et obtenir une seconde image filtrée,

des moyens (Cd/2, Cd/2', Q5, Q6, Q5', Q6') pour dupliquer les première et seconde images filtrées,

des premiers moyens de commutation (Q7, Q7') prévus au niveau de chaque pixel pour sélectivement relier ensemble une capacité (Cd/2) du pixel de la première image dupliquée avec une capacité (Cd/2') d'un pixel décalé de la seconde image dupliquée, et une capacité (Cd/2') du pixel de la seconde image dupliquée avec une capacité (Cd/2) d'un pixel décalé de la première image dupliquée, et

des moyens comparateurs (CMP) prévus au niveau de chaque pixel pour comparer les tensions présentes sur les capacités reliées.

5. Dispositif selon la revendication 4, caractérisé en ce que les moyens de duplication comprennent, au niveau de chaque pixel de chaque réseau capacitif (RC, RC'), une paire de capacités (Cd/2, Cd/2') de stockage de charges représentatives du niveau de gris du pixel considéré, et des seconds moyens de commutation (Q5, Q6, Q5', Q6') pour sélectivement relier la paire de capacités entre elles et au réseau capacitif associé et isoler ladite paire de capacités dudit réseau capacitif associé.

6. Dispositif selon la revendication 5, caractérisé en ce que les seconds moyens de commutation comprennent, au niveau de chaque pixel de chaque réseau capacitif, un premier (Q5, Q5') et un second (Q6, Q6') interrupteurs commandés par un même signal (split).

7. Dispositif selon l'une des revendications 4 à 6, caractérisé en ce que les premiers moyens de commutation comprennent, pour chaque pixel, un troisième (Q7) et un quatrième (Q7') interrupteurs commandés par un même signal.

8. Dispositif selon la revendication 7 prise en combinaison avec l'une des revendications 5 et 6, caractérisé en ce qu'une première capacité (Cd/2, Cd/2') d'une paire est reliée au moyen comparateur (CMP) du pixel associé (i) via le troisième (Q7) ou le quatrième (Q7') interrupteur commandé, selon qu'elle se trouve dans le premier (RC) ou second (RC') réseau capacitif, et en ce qu'une seconde capacité (Cd/2, Cd/2') de la même paire est reliée directement au moyen comparateur (CMP) du pixel décalé (i-m).

9. Dispositif selon l'une des revendications 4 à 8, caractérisé en ce qu'il comprend en outre un circuit logique (P1, P2) pour combiner les sorties des moyens comparateurs.

10. Dispositif selon la revendication 9, caractérisé en ce que le circuit logique comprend, pour chaque pixel (i), une première porte (P1) recevant sur une première entrée la sortie du moyen comparateur (CMP) du même pixel et sur une seconde entrée la sortie du moyen comparateur (CMP) du pixel décalé (i-m), et une seconde porte (P2) recevant sur une première entrée la sortie du moyen comparateur du pixel décalé et sur une seconde entrée la sortie du moyen comparateur du même pixel.

11. Dispositif selon la revendication 9, caractérisé en ce que les première et seconde portes (P1, P2) sont des portes ET dont la seconde entrée est inverseuse.

12. Dispositif selon l'une des revendications 4 à 11, caractérisé en ce que chaque pixel décalé est décalé d'un nombre de pixels (m) supérieur ou égal à 2.

13. Dispositif selon l'une des revendications 1 à 12, caractérisé en ce qu'il est intégré sur une puce semiconductrice d'un imageur en technologie C-MOS.