FR2716314A1 - Dispositif de conversion analogique/numérique à commutation de charges et sortie différentielle. - Google Patents
Dispositif de conversion analogique/numérique à commutation de charges et sortie différentielle. Download PDFInfo
- Publication number
- FR2716314A1 FR2716314A1 FR9401849A FR9401849A FR2716314A1 FR 2716314 A1 FR2716314 A1 FR 2716314A1 FR 9401849 A FR9401849 A FR 9401849A FR 9401849 A FR9401849 A FR 9401849A FR 2716314 A1 FR2716314 A1 FR 2716314A1
- Authority
- FR
- France
- Prior art keywords
- output
- signal
- integrator
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Abstract
Le dispositif selon l'invention comprend un intégrateur (5) dont le condensateur d'intégration (C1 ) est chargé par un courant représentatif du signal analogique à détecter, et est déchargé périodiquement par des quantités d'électricité calibrées délivrées par un générateur (3), la sortie de l'intégrateur (5) étant connectée à un comparateur à seuil (6), la liaison entre ledit générateur (3) et l'entrée de l'intégrateur (5) comprenant un circuit de commutation (4) piloté par le signal en sortie du comparateur (6); un circuit logique de synchronisation et de conformation intercalé entre la sortie du comparateur à seuil (6) et le circuit de commutation (4) délivre des impulsions périodiques, soit sur une première sortie (I+ ), soit sur une seconde sortie (I- ), la différence des nombres d'impulsions délivrées par les deux sorties (I+ , I- ) pendant un certain temps d'acquisition étant représentative de ladite amplitude.
Description
DISPOSITIF DE CONVERSION ANALOGIOUE / NUMÉRIOUE A
COMMUTATION DE CHARGES ET SORTIE DIFFÉRENTIELLE.
COMMUTATION DE CHARGES ET SORTIE DIFFÉRENTIELLE.
La présente invention concerne un dispositif pour la conversion d'un signal analogique, par exemple une tension, en un signal numérique représentatif de l'amplitude du signal analogique.
Elle a plus particulièrement pour objet un convertisseur du type comprenant un intégrateur dont le condensateur d'intégration est chargé par un courant électrique représentatif du signal analogique que l'on veut convertir et est déchargé périodiquement par des quantités d'électricité calibrées.
La valeur recherchée est obtenue à partir de la détection de franchissements de seuils et de la mesure de l'intervalle de temps entre deux franchissements de seuil successifs.
D'une manière générale, un dispositif de conversion analogique / numérique prélève à une fréquence dite d'échantillonnage, des échantillons du signal analogique appliqué en entrée, puis convertit chaque échantillon en un signal numérique. Cette fréquence d'échantillonnage doit être égale à au moins deux fois la fréquence maximum du signal en entrée. Lorsque la fréquence d'échantillonnage est peu élevée, il est nécessaire d'utiliser un filtre passe-bas anti-repliement ayant une pente très raide au delà de sa fréquence de coupure, ctest-à-dire, un filtre d'ordre élevé et donc difficile à réaliser. C'est pourquoi l'on effectue un sur-échantillonnage en utilisant une fréquence d'échantillonnage multiple de la fréquence minimum, ce qui permet en même temps de diminuer la puissance de bruit dans la bande de base. Ce sur-échantillonnage implique toutefois d'utiliser un décimateur dont le rôle est de diminuer dans le même rapport que le sur-échantillonnage, la vitesse de sortie des échantillons numérisés pour la ramener à une valeur équivalente à celle que l'on aurait avec la fréquence minimum d'échantillonnage.
Par ailleurs, la conversion des échantillons prélevés en une valeur numérique s'effectue par comparaison à un ensemble de valeurs de référence appelées niveaux de quantification. Ce traitement engendre un bruit dit de quantification qui peut être atténué en multipliant le nombre de niveaux de quantification, ce qui augmente la complexité du convertisseur.
Or, les convertisseurs du type à intégrateur présentent également l'inconvénient d'être sensibles à la fréquence d'échantillonnage et au bruit de quantification. En outre, ils ne fonctionnent pas à fréquence constante et présentent une linéarité médiocre.
Pour supprimer ces inconvénients on a déjà proposé un convertisseur généralement appelé "SIGMA DELTA" dans lequel le signal analogique d'entrée, préalablement filtré et auquel on a retranché le signal de sortie d'un convertisseur numérique/analogique à un bit, est appliqué à l'entrée d'un intégrateur. Le signal numérique de sortie qui est renvoyé à l'entrée du convertisseur numérique/analogique, est obtenu à l'aide d'un comparateur auquel on a appliqué le signal de sortie de l'intégrateur.
Ce comparateur est équivalent à un convertisseur analogique/numérique à un bit fonctionnant à une fréquence multiple de celle du signal analogique d'entrée.
Le convertisseur numérique/analogique est conçu pour retrancher au signal en entrée de l'intégrateur une tension calibrée positive ou négative en fonction du signal de sortie du comparateur.
Pour obtenir les valeurs numériques recherchées, il suffit de traiter le signal numérique à l'aide d'un filtre numérique passe-bas approprié.
Les convertisseurs de type "SIGMA DELTA" permettent d'effectuer facilement un sur-échantillonnage et l'on peut constater un phénomène très avantageux d'atténuation du bruit de quantification dans la bande de base.
Cependant, il s'avère que la précision de tels convertisseurs est particulièrement sensible aux valeurs des tensions calibrées qui doivent être parfaitement constantes et symétriques, et à leur durée d'application à l'intégrateur.
Par ailleurs, les convertisseurs de ce type comportent une sortie unique, ce qui d'une part, ne simplifie pas le traitement de filtrage numérique en sortie du comparateur, et d'autre part, rend difficile leur calibrage et leur test.
La présente invention a pour but de supprimer ces inconvénients en proposant un dispositif de conversion analogique / numérique de type "SIGMA DELTA" présentant une sortie différentielle de manière à pouvoir attaquer directement des compteurs et décompteurs permettant d'obtenir les valeurs de sortie.
Ce dispositif comprend un intégrateur dont le condensateur d'intégration est chargé par un courant représentatif de l'amplitude du signal à convertir, et est déchargé périodiquement par des quantités d'électricité calibrées délivrées par un générateur, la sortie de l'intégrateur étant connectée à un comparateur à seuil qui engendre un signal de niveau logique O ou 1 suivant que le signal en entrée est supérieur ou inférieur à un seuil déterminé, la liaison entre ledit générateur et l'entrée de l'intégrateur comprenant un circuit de commutation piloté par le signal en sortie du comparateur de manière à sélectionner la quantité d'électricité calibrée à retrancher au signal analogique en entrée de l'intégrateur, en fonction du signal de sortie du comparateur.
Selon l'invention, ce dispositif est caractérisé en ce qu'il comprend un circuit logique de synchronisation et de mise en forme du signal de sortie intercalé entre la sortie du comparateur à seuil et le circuit de commutation, ledit circuit logique étant apte à délivrer des impulsions périodiques, soit sur une première sortie lorsque le signal qui lui est appliqué est au niveau logique 1, soit sur une seconde sortie lorsque celui-ci est au niveau logique 0, la différence des nombres d'impulsions délivrées respectivement par la première et la seconde sortie pendant un certain temps d'acquisition étant représentative de ladite amplitude.
Ce dispositif présente donc une sortie différentielle qui présente l'avantage de pouvoir être utilisée simplement à des fins de test ou de couverture de panne, et de pouvoir être facilement modélisée à partir des modèles respectifs des deux sorties de la sortie différentielle, ceux-ci pouvant être facilement déterminés.
Ce dispositif présente également l'avantage de fonctionner à fréquence constante, le circuit logique engendrant des signaux de sortie de forme parfaitement calibrée et dont la somme présente une fréquence constante.
Selon une particularité de l'invention, le générateur comprend au moins un condensateur aux bornes duquel sont engendrées des charges électriques calibrées positives ou négatives, ce condensateur étant périodiquement chargé et déchargé dans l'intégrateur grâce au circuit de commutation, ce dernier sélectionnant en fonction des signaux de sortie du dispositif, soit la charge positive, soit la charge négative, suivant que l'impulsion provient respectivement de la première ou de la seconde sortie.
Grâce à la forme des signaux de sortie du dispositif, le circuit de commutation est commandé de manière à ce que les durées de charge et de décharge du condensateur du générateur soient constantes. De cette manière, les quantités d'électricité appliquées à 1'intégrateur sont parfaitement maîtrisées.
Ce dispositif procure en outre une excellente linéarité et son facteur d'échelle est facile à maîtriser.
Un mode de réalisation du dispositif selon l'invention sera décrit ci-après, à titre d'exemple non limitatif, avec référence aux dessins annexés dans lesquels
La figure 1 représente schématiquement un
convertisseur de type "SIGMA DELTA" à sortie
différentielle selon l'invention ;
la figure 2 montre un exemple de réalisation du
circuit comprenant l'intégrateur, le générateur
de charges calibrées et le circuit de commuta
tion ;
la figure 3 représente schématiquement un filtre
numérique permettant d'obtenir les valeurs
numériques correspondant au signal analogique en
entrée du dispositif, à partir des signaux de
sortie du schéma de la figure 1
la figure 4 montre la forme des signaux transi
tant en différents points du dispositif.
La figure 1 représente schématiquement un
convertisseur de type "SIGMA DELTA" à sortie
différentielle selon l'invention ;
la figure 2 montre un exemple de réalisation du
circuit comprenant l'intégrateur, le générateur
de charges calibrées et le circuit de commuta
tion ;
la figure 3 représente schématiquement un filtre
numérique permettant d'obtenir les valeurs
numériques correspondant au signal analogique en
entrée du dispositif, à partir des signaux de
sortie du schéma de la figure 1
la figure 4 montre la forme des signaux transi
tant en différents points du dispositif.
Sur la figure 1, le dispositif de conversion analogique 7 numérique selon l'invention comprend un multiplexeur 2 permettant de sélectionner le signal analogique X à traiter, lequel traverse auparavant un filtre antirepliement 1 constitué par un simple filtre passe-bas dont la fréquence de coupure correspond à la fréquence maximum susceptible d'être traitée par le dispositif de conversion.
La sortie du multiplexeur 2 est ensuite appliquée à un intégrateur 5 puis à un comparateur 6 délivrant un signal logique D1 au niveau 1 ou 0 suivant que le signal en entrée est respectivement positif ou négatif.
Ce signal D1 est traité par un circuit logique comprenant une horloge 9, deux bascules D 7,8 et deux portes ET 10,11.
Dans ce circuit, l'horloge 9 délivre un signal g de fréquence constante permettant de cadencer une première 8 des deux bascules D dont la sortie complémentée Q2' est rebouclée sur son entrée D2 de manière à réaliser un diviseur de fréquence par deux de la fréquence de l'horloge. La sortie Q2 de la première bascule D 8 permet de cadencer la seconde bascule D 7 sur laquelle est appliqué en entrée le signal logique D1. Les deux portes ET 10,11 comprennent chacune trois entrées, les deux premières de chacune d'elles étant reliées respectivement à l'horloge 9 et à la sortie complémentée Q2' de la première bascule 8, tandis que les troisièmes sont respectivement connectées à la sortie non complémentée Q1 et complémentée Q1'
Les sorties I+,I de ces deux portes ET 10,11 constituent la sortie différentielle du dispositif.
Les sorties I+,I de ces deux portes ET 10,11 constituent la sortie différentielle du dispositif.
Par ailleurs, ce dispositif comprend un générateur 3 de charges calibrées de type connu apte à délivrer des charges électriques positives +Qo ou négatives -Qo de même valeur absolue, et un circuit de commutation 4 contrôlé par les impulsions issues des sorties 1+ ,I des deux portes ET 10,11. Ce circuit de commutation a pour rôle de sélection ner parmi l'une ou l'autre des charges électriques calibrées +Qo,-Qo, celle qui est retranchée à l'intégrale du courant imposé par le signal X' en entrée de l'intégrateur 2. Plus précisément, il permet de sélectionner la charge positive +Qo ou négative -Qo en fonction du signal, respectivement I+ ou I d'où provient la dernière impulsion qu'il détecte.
Sur la figure 2, l'intégrateur 5 comprend par exemple un amplificateur opérationnel A en parallèle avec un condensateur C1. Cet intégrateur 5 est connecté par son entrée E d'une part, à la tension X à mesurer par l'intermédiaire d'une résistance R1 et du multiplexeur 2, et d'autre part, à un condensateur de calibrage C2, par l'intermédiaire d'un circuit de commutation. Ce circuit de commutation fait intervenir de façon classique deux paires d'interrupteurs
S1 à S4, l'une des paires S1,S2 étant destinée à assurer la connexion dans un premier sens de l'intégrateur 5 au condensateur C2, tandis que l'autre paire S3,S4 permet d'effectuer cette connexion en sens inverse.
S1 à S4, l'une des paires S1,S2 étant destinée à assurer la connexion dans un premier sens de l'intégrateur 5 au condensateur C2, tandis que l'autre paire S3,S4 permet d'effectuer cette connexion en sens inverse.
Le condensateur de calibrage C2 est, quant à lui, relié à une source de courant GTR à tension constante Vz par l'intermédiaire de deux interrupteurs synchrones Ss,S6.
La première paire d'interrupteurs S1,s2 est commandée par la sortie I+, tandis que l'autre S3,S4 est commandée par la sortie I-. Les interrupteurs Ss,S6 sont quant à eux commandés par un signal obtenu à l'aide d'une porte NOR 20 qui additionne et complémente les signaux issus des sorties I+ et I .
A la suite de la fermeture d'un couple d'interrupteurs ou ou S3,S4, durant une impulsion délivrée respective- ment par I ou I+, une charge calibrée fournie par le condensateur C2, respectivement +Qo ou -Qo, est appliquée à l'entrée de l'intégrateur 5. Parallèlement, le couple d'interrupteurs S4,S5 est ouvert.
Entre deux impulsions des signaux I+,I le couple d'interrupteurs S4,S5 est fermé de manière à obtenir une recharge du condensateur C2.
De cette manière, le condensateur C2 aux bornes duquel sont engendrées les charges calibrées, est périodiquement chargé et déchargé dans l'intégrateur 5, les durées de charge et de décharge de ce condensateur étant dimensionnées de manière à pouvoir appliquer à l'intégrateur 5 toujours la même valeur de charge, qu'elle soit positive ou négative.
Sur la figure 4, sont représentées successivement les formes d'onde du signal d'horloge g de période T' dont les impulsions ont une durée T (T étant sensiblement égal à
T'/2), du signal issu de la sortie Q2 de la première bascule 8 de période 2T', du signal A en sortie de l'intégrateur 5, du signal logique D1 en entrée de la seconde bascule D 7, du signal Q1 issu de la sortie non complémentée de la seconde bascule D 8, et des signaux I+ et I de la sortie différentielle.
T'/2), du signal issu de la sortie Q2 de la première bascule 8 de période 2T', du signal A en sortie de l'intégrateur 5, du signal logique D1 en entrée de la seconde bascule D 7, du signal Q1 issu de la sortie non complémentée de la seconde bascule D 8, et des signaux I+ et I de la sortie différentielle.
Le signal Z en sortie de 1'intégrateur 5 provient d'un signal X voisin de 0 sur lequel, une charge électrique +Qo est retranchée à chaque impulsion du signal I+ et -Qo à chaque impulsion du signal I-.
Ensuite le comparateur 6 détecte chaque changement de signe du signal p en entrée et engendre un signal logique D1 au niveau logique 0 lorsque le signal en entrée est négatif, et au niveau logique 1 lorsque le signal en entrée est positif.
Le circuit logique composé des bascules D 7,8 et des portes
ET 10,11 se comporte comme un échantillonneur pour prélever des échantillons du signal D1 pendant la durée d'une impulsion du signal de l'horloge, à chaque front montant du signal Q2 dont la fréquence correspond à la moitié de celle du signal . La deuxième bascule D 7 permet également de séparer les échantillons de niveau logique 0 qui sont orientés vers la sortie I-, des échantillons de niveau logique 1 orientés vers la sortie I+.
ET 10,11 se comporte comme un échantillonneur pour prélever des échantillons du signal D1 pendant la durée d'une impulsion du signal de l'horloge, à chaque front montant du signal Q2 dont la fréquence correspond à la moitié de celle du signal . La deuxième bascule D 7 permet également de séparer les échantillons de niveau logique 0 qui sont orientés vers la sortie I-, des échantillons de niveau logique 1 orientés vers la sortie I+.
On peut remarquer que, lorsque l'application des charges Qo sur le signal d'entrée X' ne produit pas en sortie de l'intégrateur, un signal alterné de part et d'autre de 0, les impulsions des signaux I+ et I ne sont pas non plus alternées.
Par ailleurs, si l'on additionne les signaux issus de I+ et de I , l'on obtient un signal de fréquence constante dont la période est égale à 2T'. Pour tester ce dispositif, il suffit donc de vérifier que la fréquence du signal I+ + I est constante et égale à 2T'.
Le dispositif tel que décrit offre de nombreux avantages.
Tout d'abord, pour obtenir la valeur numérique de l'intégrale du signal d'entrée, il suffit de compter les nombres d'impulsions N+ et N des signaux I+ et I pendant une certaine période d'acquisition, la valeur recherchée étant proportionnelle à la différence N+ - N entre ces deux nombres.
A cet effet, tel que représenté figure 3, le dispositif selon l'invention comprend un filtre numérique 21 à l'entrée duquel sont appliqués les signaux I+ et I-. Ce filtre numérique comprend deux compteurs 22,23 capables de compter pendant un certain temps d'acquisition les impulsions respectives des signaux I+ et I-. Les valeurs de ces compteurs sont lues périodiquement et retranchées en 24 afin d'obtenir la valeur de sortie S.
Ensuite, ce dispositif offre tous les avantages des convertisseurs à "SIGMA DELTA", tel que l'effet de suppression du bruit de quantification dans la bande de base.
Il peut être facilement calibré en utilisant le multiplexeur pour sélectionner un signal d'entrée nul qui permet de corriger facilement les erreurs de gain et de faux zéro.
Il fonctionne à fréquence constante (la somme des signaux de sortie présente une fréquence constante). Par conséquent, les durées de charge et de décharge des condensateurs du générateur de charges calibrées sont constantes.
Il procure une excellente linéarité et le facteur d'échelle est facile à maîtriser. En effet, l'équilibre des charges implique la relation suivante
6i étant la valeur des impulsions des signaux I+ et I-. Ce facteur d'échelle est donc égal à 1/Qo où Qo, la valeur absolue des charges délivrées par le générateur 3, est parfaitement connue et maintenue constante.
6i étant la valeur des impulsions des signaux I+ et I-. Ce facteur d'échelle est donc égal à 1/Qo où Qo, la valeur absolue des charges délivrées par le générateur 3, est parfaitement connue et maintenue constante.
Par ailleurs, le circuit logique peut facilement être intégré ce qui permet d'obtenir un convertisseur de faible encombrement.
Claims (6)
1. Dispositif pour la conversion d'un signal analogique en un signal numérique représentatif de l'amplitude du signal analogique, ce dispositif comprenant un intégrateur (5) dont le condensateur d'intégration (C1) est chargé par un courant représentatif de ladite amplitude, et est déchargé périodiquement par des quantités d'électricité calibrées délivrées par un générateur (3), la sortie de l'intégrateur (5) étant connectée à un comparateur à seuil (6) qui engendre un signal de niveau logique 0 ou 1 suivant que le signal en entrée est supérieur ou inférieur à un seuil déterminé, la liaison entre ledit générateur (3) et l'entrée de l'intégrateur (5) comprenant un circuit de commutation (4) piloté par le signal en sortie du comparateur (6), de manière à sélectionner la quantité d'électricité calibrée à retrancher au signal analogique en entrée de l'intégrateur (5), en fonction du signal de sortie du comparateur (6), caractérisé en ce qu'il comprend un circuit logique de synchronisation et de mise en forme du signal de sortie intercalé entre la sortie du comparateur à seuil (6) et le circuit de commutation (4), ce circuit logique étant apte à délivrer des impulsions périodiques, soit sur une première sortie (I+) lorsque le signal qui lui est appliqué est au niveau logique 1, soit sur une seconde sortie (I-) lorsque celui-ci est au niveau logique 0, la différence des nombres d'impulsions délivrées respectivement par la première (I+) et la seconde sortie (I-) pendant un certain temps d'acquisition étant représentative de ladite amplitude.
2. Dispositif selon la revendication 1, caractérisé en ce que ledit générateur (3) comprend au moins un condensateur (C2) aux bornes duquel sont engendrées des charges électriques calibrées positives (+po) ou négatives (-00), ce condensateur étant périodiquement chargé et déchargé dans l'intégrateur (5) grâce au circuit de commutation (4), ce dernier sélectionnant en fonction desdits signaux de sortie (I+,I), soit la charge positive (+po), soit la charge négative (-Qo), suivant que l'impulsion provient respectivement de la première (I+) ou de la seconde sortie (I-)
3. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le signal analogique à convertir est préalablement filtré par un filtre anti-repliement (1) constitué par un filtre passe-bas, et sélectionné par un multiplexeur (2).
4. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le circuit logique comprend une horloge (9) qui fournit des impulsions de durée (T) et de période (T') cadençant une première bascule D (8) montée en diviseur de fréquence par deux dont la sortie non complémentée (Q2) de période (2T') cadence une deuxième bascule D (7) à l'entrée (D1) de laquelle est appliquée la sortie du comparateur (6), le circuit logique comprenant en outre deux portes ET (10,11) recevant en entrée les signaux délivrés par l'horloge (9) et par la sortie complémentée (Q2') de la première bascule (8) et respectivement les signaux issus des sorties non complémentée (Q1) et complémentée (Q1') de la seconde bascule (7), les sorties des deux portes ET (10,11) constituant respectivement la perrière sortie (I+) et la seconde sortie (I ) de la sortie différentielle du dispositif.
5. Dispositif selon l'une des revendications précédentes, caractérisé en ce qu'il comprend un filtre numérique (21) comportant deux compteurs (22,23) auxquels s'appliquent les signaux issus des sorties différentielles (I+,I-), aptes à compter les impulsions de chacun de ces signaux pendant une certaine période, ledit filtre (21) comprenant des moyens (24) pour lire périodiquement les valeurs de ces deux compteurs et les retrancher l'une à l'autre, le résultat de cette différence étant représentatif du l'amplitude du signal analogique d'entrée du dispositif.
6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que ladite différence est proportionnelle à l'intégrale de l'amplitude du signal analogique d'entrée du dispositif.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9401849A FR2716314B1 (fr) | 1994-02-16 | 1994-02-16 | Dispositif de conversion analogique/numérique à commutation de charges et sortie différentielle. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9401849A FR2716314B1 (fr) | 1994-02-16 | 1994-02-16 | Dispositif de conversion analogique/numérique à commutation de charges et sortie différentielle. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2716314A1 true FR2716314A1 (fr) | 1995-08-18 |
| FR2716314B1 FR2716314B1 (fr) | 1996-05-15 |
Family
ID=9460210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9401849A Expired - Fee Related FR2716314B1 (fr) | 1994-02-16 | 1994-02-16 | Dispositif de conversion analogique/numérique à commutation de charges et sortie différentielle. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2716314B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4371850A (en) * | 1980-12-12 | 1983-02-01 | Honeywell Inc. | High accuracy delta modulator |
| US4527133A (en) * | 1982-06-30 | 1985-07-02 | Telectronics Pty. Ltd. | Self-balancing current sources for a delta modulator |
| US4851841A (en) * | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
-
1994
- 1994-02-16 FR FR9401849A patent/FR2716314B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4371850A (en) * | 1980-12-12 | 1983-02-01 | Honeywell Inc. | High accuracy delta modulator |
| US4527133A (en) * | 1982-06-30 | 1985-07-02 | Telectronics Pty. Ltd. | Self-balancing current sources for a delta modulator |
| US4851841A (en) * | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2716314B1 (fr) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0631395B1 (fr) | Circuit de traitement de signaux comportant un étage d'entrée à gain variable | |
| FR2916855B1 (fr) | Systeme d'instrument a balance de forces, instrument a balance de forces et procede pour attenuer une erreur dans un tel instrument | |
| EP1740962B1 (fr) | Procede et dispositif de mesure avec detection synchrone et echantillonnage correle | |
| CH651935A5 (fr) | Circuit de mesure electronique pour un wattmetre ou un wattheuremetre. | |
| FR2553893A1 (fr) | Procede et dispositif de detection d'une transition de la composante continue d'un signal periodique, notamment pour joncteur telephonique | |
| FR2487142A1 (fr) | Circuit et procede de conversion a/n ou n/a de signaux bipolaires utilisant une unique tension de reference | |
| EP0225229B1 (fr) | Débitmètre électromagnetique à champ magnetique pulse | |
| EP0735694B1 (fr) | Dispositif de faible coût et intégrable pour l'acquisition de signaux électriques selon la norme ARINC 429 | |
| EP0313460A1 (fr) | Convertisseur analogique numérique à grande dynamique | |
| EP0631146B1 (fr) | Circuit de test et procédé pour déterminer de façon ampérométrique le courant traversant un capteur | |
| FR2458816A1 (fr) | Procede et installation de conversion analogique/numerique | |
| WO2000039538A1 (fr) | Dispositif et procede de mesure ultrasonore de debit de fluide comportant un convertisseur analogique numerique sigma-delta passe bande | |
| FR2720834A1 (fr) | Dispositif de mesure d'énergie électrique comprenant un multiplexeur. | |
| WO1996028881A1 (fr) | Dispositif electronique de conversion de l'energie electrique | |
| CN113228516A (zh) | 用于暗计数消除的传感器装置和方法 | |
| FR2716314A1 (fr) | Dispositif de conversion analogique/numérique à commutation de charges et sortie différentielle. | |
| FR2847676A1 (fr) | Cuircuit de traitement ameliore pour chaine de spectrometrie et chaine de spectrometrie utilisant un tel circuit | |
| EP2327160A1 (fr) | Compteur analogique et imageur incorporant un tel compteur | |
| FR2555379A1 (fr) | Dispositif de reglage de la phase de deux signaux entre eux dans un systeme de multiplication de ceux-ci | |
| EP0589749A1 (fr) | Circuit de codage analogique-numérique à compensation automatique du décalage du zéro | |
| WO1991002255A1 (fr) | Procede de comptage d'energie electrique et dispositif pour sa mise en ×uvre | |
| EP0706100B1 (fr) | Dispositif de mesure de la durée d'un intervalle de temps | |
| FR2565695A1 (fr) | Procede et dispositif de mesure de la composante reactive d'une impedance complexe | |
| FR2708161A1 (fr) | Convertisseur sigma-delta à plusieurs plages. | |
| EP1338897A2 (fr) | Compteur électrique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |