FR2709007A1 - Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif. - Google Patents

Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif.

Info

Publication number
FR2709007A1
FR2709007A1 FR9309865A FR9309865A FR2709007A1 FR 2709007 A1 FR2709007 A1 FR 2709007A1 FR 9309865 A FR9309865 A FR 9309865A FR 9309865 A FR9309865 A FR 9309865A FR 2709007 A1 FR2709007 A1 FR 2709007A1
Authority
FR
France
Prior art keywords
data
size
elementary
calculating
fourier transform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9309865A
Other languages
English (en)
Other versions
FR2709007B1 (fr
Inventor
Joanblanq Christophe
Bidet Emmanuel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR9309865A priority Critical patent/FR2709007B1/fr
Priority to PCT/FR1994/000996 priority patent/WO1995004963A1/fr
Priority to US08/416,907 priority patent/US5774388A/en
Priority to EP94924344A priority patent/EP0667969A1/fr
Priority to JP7506262A priority patent/JPH08503322A/ja
Publication of FR2709007A1 publication Critical patent/FR2709007A1/fr
Application granted granted Critical
Publication of FR2709007B1 publication Critical patent/FR2709007B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Image Analysis (AREA)

Abstract

Afin de minimiser la taille des chemins de données internes d'un dispositif de calcul d'une transformée de Fourier de taille initiale prédéterminée, à architecture dite série ou "pipelinée" dans lequel on effectue au sein du dispositif une succession de traitements élémentaires de transformée de Fourier de tailles élémentaires prédéterminé, de plus petites que la taille initiale, sur des blocs de données de taille successivement réduite d'un traitement élémentaire au suivant, on détermine une valeur de dynamique globale (E1... E20) pour chaque bloc de données issu d'un traitement élémentaire courant (ET1), à partir des valeurs de dynamique de toutes les données du bloc, et on recadre (DL2) les données du bloc, compte tenu de ladite valeur de dynamique globale, avant d'effectuer complètement le traitement élémentaire suivant (ET2) sur ces données.
FR9309865A 1993-08-11 1993-08-11 Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif. Expired - Fee Related FR2709007B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR9309865A FR2709007B1 (fr) 1993-08-11 1993-08-11 Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif.
PCT/FR1994/000996 WO1995004963A1 (fr) 1993-08-11 1994-08-10 Dispositif electronique de calcul d'une transformee de fourier et procede pour minimiser la taille des chemins de donnees internes d'un tel dispositif
US08/416,907 US5774388A (en) 1993-08-11 1994-08-10 Device for electronically calculating a fourier transform and method of minimizing the size of internal data paths within such a device
EP94924344A EP0667969A1 (fr) 1993-08-11 1994-08-10 Dispositif electronique de calcul d'une transformee de fourier et procede pour minimiser la taille des chemins de donnees internes d'un tel dispositif
JP7506262A JPH08503322A (ja) 1993-08-11 1994-08-10 フーリエ変換を電子工学的に計算するデバイスおよびそのようなデバイス内の内部データパスのサイズを最小化する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9309865A FR2709007B1 (fr) 1993-08-11 1993-08-11 Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif.

Publications (2)

Publication Number Publication Date
FR2709007A1 true FR2709007A1 (fr) 1995-02-17
FR2709007B1 FR2709007B1 (fr) 1995-09-29

Family

ID=9450119

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9309865A Expired - Fee Related FR2709007B1 (fr) 1993-08-11 1993-08-11 Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif.

Country Status (5)

Country Link
US (1) US5774388A (fr)
EP (1) EP0667969A1 (fr)
JP (1) JPH08503322A (fr)
FR (1) FR2709007B1 (fr)
WO (1) WO1995004963A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3665423B2 (ja) * 1995-08-28 2005-06-29 セイコーエプソン株式会社 高速フーリエ変換演算器及び高速フーリエ変換演算装置
JP3938238B2 (ja) 1997-02-04 2007-06-27 沖電気工業株式会社 高速フーリエ変換処理装置
DE10062759A1 (de) * 2000-12-13 2002-08-29 Ihp Gmbh Verfahren und Schaltungsanordnung zur Durchführung einer Fast Fourier Transformation sowie Anwendung derselben
WO2003009081A2 (fr) * 2001-07-17 2003-01-30 Koninklijke Philips Electronics N.V. Demodulateur numerique pour recepteur terrestre
US6999520B2 (en) * 2002-01-24 2006-02-14 Tioga Technologies Efficient FFT implementation for asymmetric digital subscriber line (ADSL)
WO2003079219A1 (fr) * 2002-03-20 2003-09-25 Tropic Networks Inc. Procede et dispositif visant a reduire la complexite de calcul de la transformee de fourier rapide d'un signal contenant des tonalites
CA2377623C (fr) 2002-03-20 2008-04-22 Dongxing Jin Methode et appareil de reduction par calcul en vue de la detection de tonalites
KR100925427B1 (ko) * 2002-12-27 2009-11-06 엘지전자 주식회사 채널 등화기
US8893210B2 (en) * 2010-08-20 2014-11-18 Sony Corporation Server load balancing for interactive television

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746848A (en) * 1971-12-27 1973-07-17 Bell Telephone Labor Inc Fft process and apparatus having equal delay at each stage or iteration

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783258A (en) * 1971-11-03 1974-01-01 Us Navy Fft processor utilizing variable length shift registers
US3892956A (en) * 1971-12-27 1975-07-01 Bell Telephone Labor Inc Cascade digital fast fourier analyzer
US3899667A (en) * 1972-12-26 1975-08-12 Raytheon Co Serial three point discrete fourier transform apparatus
US4534009A (en) * 1982-05-10 1985-08-06 The United States Of America As Represented By The Secretary Of The Navy Pipelined FFT processor
FR2587819B1 (fr) * 1985-09-24 1989-10-06 Thomson Csf Dispositif de calcul d'une transformee de fourier discrete, glissante et non recursive, et son application a un systeme radar

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746848A (en) * 1971-12-27 1973-07-17 Bell Telephone Labor Inc Fft process and apparatus having equal delay at each stage or iteration

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
E.E.SWARTZLANDER ET AL: "ARITHMETIC FOR HIGH SPEED FFT IMPLEMENTATION", PROCEEDINGS OF THE 7TH SYMPOSIUM ON COMPUTER ARITHMETIC, IEEE COMPUTER SOCIETY NEW YORK US, 4 June 1985 (1985-06-04), URBANA ILLINOIS US, pages 223 - 230 *
GUOAN BI ET AL: "A PIPELINED FFT PROCESSOR FOR WORD-SEQUENTIAL DATA", IEEE TRANSACTIONS ON ACOUSTICS,SPEECH AND SIGNAL PROCESSING, vol. 37, no. 12, December 1989 (1989-12-01), NEW YORK US, pages 1982 - 1985, XP000099500 *
P.A.RUETZ ET AL: "A REAL TIME FFT CHIP SET: ARCHITECTURAL ISSUES", PROCEEDINGS OF THE 10TH INTERNATIONAL CONFERENCE ON PATTERN RECOGNITION, IEEE PRESS NEW YORK US, 16 June 1990 (1990-06-16), ATLANTIC CITY NEW JERSEY US, pages 385 - 388, XP000166511 *
P.E.BLANKENSHIP ET AL: "DIGITAL PULSE COMPRESSION VIA FAST CONVOLUTION", IEEE TRANSACTIONS ON ACOUSTICS,SPEECH AND SIGNAL PROCESSING, vol. 23, no. 2, April 1975 (1975-04-01), NEW YORK US, pages 189 - 201 *
R.W.LINDERMAN ET AL: "CUSP: A 2-MICRON CMOS DIGITAL SIGNAL PROCESSOR", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 20, no. 3, June 1985 (1985-06-01), NEW YORK US, pages 761 - 769 *
YUKIO TAKAHASHI ET AL: "A VLSI ARCHITECTURE FOR PIPELINE FFT PROCESSOR", SYSTEMS & COMPUTERS IN JAPAN, vol. 18, no. 12, December 1987 (1987-12-01), NEW YORK US, pages 18 - 27, XP000097393 *

Also Published As

Publication number Publication date
WO1995004963A1 (fr) 1995-02-16
EP0667969A1 (fr) 1995-08-23
JPH08503322A (ja) 1996-04-09
US5774388A (en) 1998-06-30
FR2709007B1 (fr) 1995-09-29

Similar Documents

Publication Publication Date Title
Amir et al. A low power, fully event-based gesture recognition system
US4574348A (en) High speed digital signal processor architecture
Murdock Jr Recent developments in short‐term memory
FR2709007A1 (fr) Dispositif électronique de calcul d'une transformée de Fourier et procédé pour minimiser la taille des chemins de données internes d'un tel dispositif.
FR2371579A1 (fr) Procede et dispositif de regulation electronique pour determiner le debut de l'injection dans des moteurs diesel
FR2376465A1 (fr) Systeme a anti-memoire d'entrees/ sorties avec possibilite de mise en court-circuit
EP0075593A1 (fr) Processeur micro-programmable par tranches de bits pour des applications de traitement de signaux.
ATE278227T1 (de) Spiel-chip erkennungssystem
RU95119581A (ru) Вокодерная интегральная схема прикладной ориентации
Zhu et al. VRSDNet: vehicle re-identification with a shortly and densely connected convolutional neural network
FR3112413B1 (fr) Dispositif électronique et procédé de traitement de données à base de réseaux génératifs inversibles, système électronique de détection et programme d’ordinateur associés
FR2394128A1 (fr) Dispositif de traitement de demandes d'acces en memoire dans un systeme de traitement de donnees
JPH021059A (ja) 連想検索システム
WO2022108206A1 (fr) Procédé et appareil pour remplir un graphe de connaissances pouvant être décrit
CA2020504C (fr) Procede d'observation de l'execution d'un programme d'application charge dans un systeme informatique et dispositif pour la mise en oeuvre de ce procede
Kavaler et al. A dynamic time warp IC for a one thousand word recognition system
CN114741259A (zh) 运动轨迹生成方法、装置、设备及存储介质
Usami et al. Mass-flow reduction of rarefied gas by roughness of a slit surface(high-speed calculation of DSMC method on the vector processor).
Morikawa et al. Pixel-and-column pipeline architecture for FFT-based image processor
US4631662A (en) Scanning alarm electronic processor
FR2357983A1 (fr) Dispositif de memoire
FR2532448A1 (fr) Dispositif de traitement de donnees
Liu World embedding models evaluation and word inference accelerator
FR2408870A1 (fr) Procede et dispositif pour la multiplication d'une valeur stochastique par un coefficient plus grand que l'unite
Li Accelerating sparse matrix operations on FPGAs with on/off-chip memories

Legal Events

Date Code Title Description
ST Notification of lapse