FR2701163A1 - Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur. - Google Patents

Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur. Download PDF

Info

Publication number
FR2701163A1
FR2701163A1 FR9301209A FR9301209A FR2701163A1 FR 2701163 A1 FR2701163 A1 FR 2701163A1 FR 9301209 A FR9301209 A FR 9301209A FR 9301209 A FR9301209 A FR 9301209A FR 2701163 A1 FR2701163 A1 FR 2701163A1
Authority
FR
France
Prior art keywords
screen
external
flank
etching
valley
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9301209A
Other languages
English (en)
Other versions
FR2701163B1 (fr
Inventor
Doussiere Pierre
Poingt Francis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Original Assignee
Alcatel Alsthom Compagnie Generale dElectricite
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Alsthom Compagnie Generale dElectricite filed Critical Alcatel Alsthom Compagnie Generale dElectricite
Priority to FR9301209A priority Critical patent/FR2701163B1/fr
Publication of FR2701163A1 publication Critical patent/FR2701163A1/fr
Application granted granted Critical
Publication of FR2701163B1 publication Critical patent/FR2701163B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2095—Methods of obtaining the confinement using melting or mass transport
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Deux gravures délimitent ces plateaux dans des revêtements supérieur (C4, C5) et inférieur (C2, C3). La première gravure élimine localement le revêtement supérieur (C4, C5) pour former une vallée (V) dans une marge devant séparer les bords des deux plateaux (P1, P2) à réaliser. L'écran protecteur (E2) de la deuxième gravure est réalisé de manière qu'il recouvre le plateau supérieur (P2) et limite au-delà son effet protecteur à un flanc extérieur (B4) de cette vallée. L'invention s'applique notamment à la fabrication de lasers semi-conducteurs utilisés dans des systèmes de télécommunications à fibres optiques.

Description

Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un Dlateau inférieur plus étendu notamment au sein d'un laser semi-conducteur.
La présente invention concerne la formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu. Elle s'applique avec avantage lorsque la marge devant séparer les bords de ces deux plateaux doit être étroite, par exemple inférieure à lmm, et réalisée avec précision. Elle s'applique plus particulièrement à la fabrication d'un laser semi-conducteur devant comporter un ruban actif se terminant en biseau sur un guide passif sous-jacent. On sait qu'une telle disposition permet à une onde amplifiée et guidée dans ce ruban d'être transférée adiabatiquement dans ce guide passif pour améliorer le couplage de ce laser à une fibre optique.
Ce ruban actif et ce guide passif constituent alors lesdits plateaux supérieur et inférieur et la présente invention facilite leur alignement mutuel. Dans ce cas ladite marge doit avoir une largeur de 2 Zm micromètres, environ.
Selon un procédé connu pour la formation de deux tels plateaux, ces derniers sont formés successivement par deux étapes de photolithogravure. Plus précisément, on part d'un substrat portant des revêtements inférieur et supérieur devant constituer les plateaux inférieur et supérieur. A chaque étape de photolithogravure on dépose une couche de résine photosensible, on insole cette résine à travers un masque, on lave les parties de cette résine que cette insolation a laissées sensibles à ce lavage, et on attaque le ou les revêtements à travers les ouvertures d'un écran protecteur constitué par les parties restantes de cette résine. La profondeur de la gravure est déterminée par les conditions de l'attaque.
Une première étape de photolithogravure attaque les deux revêtements, épargne le substrat, et définit les bords du plateau inférieur. Une deuxième étape de photolithogravure attaque seulement le revêtement supérieur et définit les bords du plateau supérieur.
La réalisation précise de ladite marge nécessite un positionnement relatif précis des deux masques utilisés lors de ces deux étapes. Dans le cas de la réalisation d'un laser du type précédemment mentionné ce positionnement présente l'inconvénient d'être coûteux et/ou insuffisamment précis.
La présente invention a pour but de permettre à faible coût la réalisation précise d'une dite marge.
Dans ce but elle a pour objet un procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur, procédé selon lequel on délimite ces plateaux supérieur et inférieur dans des revêtements supérieur et inférieur, respectivement, par des processus d'attaque à travers les ouvertures d'écrans protecteurs constitués à cet effet, ce procédé étant caractérisé par le fait qu'on élimine d'abord ledit revêtement supérieur localement avec l'aide d'un premier écran protecteur pour former une vallée dans une marge devant séparer les bords desdits plateaux inférieur et supérieur à réaliser, puis on constitue un deuxième écran protecteur de manière qu'il recouvre ce plateau supérieur et limite au-delà son effet protecteur à un flanc extérieur de cette vallée, enfin on élimine les parties subsistantes de ces revêtements dans les zones que ce deuxième écran a laissées exposées.
A l'aide des figures schématiques, ci-jointes, on va décrire plus particulièrement ci-après, à titre d'exemple non limitatif, comment la présente invention peut être mise en oeuvre dans le cadre de l'exposé qui en a été donné cidessus. Lorsqu'un même élément est représenté sur plusieurs figures il y est désigné par le même signe de référence.
Les figures 1 à 6 représentent des vues d'une plaquette semi-conductrice en coupe à des étapes successives d'un première mode de réalisation du procédé de la présente invention.
Les figures 7 à 9 concernant un deuxième mode de mise en oeuvre de ce procédé et, plus précisément, les figures 1, 2, 7 à 9 et 6 représentent des vues d'une plaquette semiconductrice en coupe à des étapes successives de ce deuxième mode.
Le procédé selon l'invention va d'abord être décrit de manière générale.
Une première étape est la réalisation d'une plaquette comportant un empilement de couches. Ces couches forment: - Un substrat Cl présentant une face supérieure S.
- Un revêtement inférieur C2, C3 recouvrant cette face supérieure. Ce revêtement doit être éliminé par gravure d'un côté extérieur d'une frontière extérieure F2 prédéterminée pour laisser subsister un plateau inférieur P1 dans une région étendue R2 occupant un côté intérieur de cette frontière.
- Et un revêtement supérieur C4, C5 qui recouvrant ce revêtement inférieur. Ce revêtement supérieur doit être éliminé par gravure d'un côté extérieur d'une frontière intérieure F1 prédéterminée pour laisser subsister un plateau supérieur P2. Ce plateau doit occuper une région limitée R1 d'un côté intérieur de cette frontière. Cette dernière doit être située dans ladite région étendue R2 de manière que ce plateau supérieur laisse ce plateau inférieur découvert dans une marge M s'étendant entre les deux frontières F1 et F2.
Ce procédé comporte ensuite une succession d'étapes de lithogravure pour former effectivement les plateaux inférieur et supérieur. Selon la présente invention ces étapes sont les suivantes: - Réalisation d'un premier écran protecteur El constitué d'un premier matériau d'écran apte à résister à un premier processus d'attaque propre à éliminer le revêtement supérieur. Cet écran est réalisé localement sur le revêtement supérieur C4, C5 avec deux bords Bl, B2 correspondant avec précision respectivement aux deux frontières F1 et F2 pour recouvrir et protéger ce revêtement à l'extérieur de la marge à réaliser M et pour laisser ce revêtement exposé dans cette marge.
- Creusement d'une vallée par mise en oeuvre dudit premier processus d'attaque pour éliminer le revêtement supérieur
C4, C5 dans la marge à réaliser. Ce creusement forme une vallée V entre deux parties de ce revêtement supérieur qui subsistent l'une Al dans la région limitée R1, l'autre A2 à l'extérieur de la région étendue R2. Cette vallée présente en creux un flanc intérieur B3 sur la frontière intérieure F1 et un flanc extérieur B4 sur la frontière extérieure F2.
- Dépôt d'un deuxième matériau d'écran apte à résister à au moins un processus d'attaque ultérieur propre à attaquer ces revêtements. Ce matériau recouvre alors les revêtements supérieur et inférieur et forme dans la vallée un insert de dépôt J1. Ce dernier présente en saillie deux flancs l'un intérieur B5 et l'autre extérieur B6 au contact des deux flancs B3 et B4 de cette vallée, respectivement.
- Formation d'une ébauche de deuxième écran: Après une élimination locale du deuxième matériau d'écran la partie subsistante de ce matériau constitue une ébauche de deuxième écran E2, ES, E3. Cette ébauche recouvre les revêtements inférieur C2, C3 et supérieur C4, C5 au moins dans la totalité de la région limitée R1 et dans une partie de la marge M et elle laisse le revêtement supérieur exposé dans une zone de deuxième attaque R4 extérieure à la frontière extérieure F2. Cette zone s'étend au moins jusqu'au voisinage de cette frontière et par conséquent du flanc extérieur B6 de l'insert de dépôt.
- Formation d'un deuxième écran protecteur E2, E4 constitué par le matériau de l'ébauche de deuxième écran E2, ES, E3.
Cette formation est guidée par un flanc de butée B6, B4 constitué par l'un des deux dits flancs extérieurs. La manière de réaliser ce guidage dépend du mode de réalisation de l'invention et sera précisée plus loin. Elle est telle que ce deuxième écran protecteur E2 recouvre et protège les revêtements inférieur C2, C3 et supérieur C4, C5 dans la totalité de la région intérieure R1 et de la marge M et soit limité vers l'extérieur par le flanc de butée. Cette limitation doit être précise pour laisser un dit processus d'attaque ultérieur exercer son action à l'extérieur de ladite frontière extérieure F2 et seulement à l'extérieur de cette frontière.
- Enfin réalisation d'un dit processus d'attaque ultérieur constituant un processus d'attaque final pour éliminer les matières subsistantes des revêtements inférieur et supérieur à l'extérieur de la frontière extérieure F2.
Dans le premier mode de mise en oeuvre de la présente invention la formation d'une ébauche de deuxième écran est réalisée de manière que cette ébauche E2, ES recouvre la totalité de la région limitée R1 et de la marge M et en outre une zone de sous gravure R3 s'étendant vers l'extérieur sur une largeur limitée à partir de la frontière extérieure F2. L'étape de formation d'un deuxième écran protecteur comporte alors une sous gravure réalisée à l'aide d'un milieu d'attaque qui sera appelé ci-après "de sous gravure" et qui doit être fluide. Ce milieu est employé dans le cadre d'un premier dit processus d'attaque ultérieur de manière à éliminer au moins une partie C5 de l'épaisseur du revêtement supérieur C4, C5 dans la zone de sous gravure R3.
Ce milieu agit à partir de la zone d'attaque R4 et poursuit latéralement son action d'élimination jusqu'au flanc extérieur B6 de l'insert de dépôt J1. Il forme ainsi un passage de sous gravure P dans la zone de sous gravure R3 sous une partie parasite ES de l'ébauche de deuxième écran.
Dans cette zone cette ébauche ne peut donc plus constituer un écran protecteur. Dans ce mode de réalisation ce flanc extérieur B6 de l'insert de dépôt J1 constitue ledit flanc de butée.
Le processus d'attaque final est ensuite réalisé à l'aide d'un milieu d'attaque final qui est suffisamment fluide pour pénétrer dans le passage de sous gravure P et éliminer les matières subsistantes C2, C3, C4 des revêtements inférieur et supérieur même dans la zone de sous gravure R3.
Dans le cas de la fabrication de certains lasers semiconducteurs le revêtement supérieur comporte une couche de base supérieure C4 constituée d'un matériau de base supérieure et une couche de recouvrement supérieure C5 plus épaisse que cette couche de base supérieure et constituée d'un matériau de recouvrement supérieur. Le milieu de sous gravure peut alors avantageusement éliminer ce matériau de recouvrement supérieur en laissant subsister ce matériau de base supérieure.
Dans le deuxième mode de mise en oeuvre de la présente invention la formation d'une ébauche de deuxième écran est réalisée de manière que cette ébauche E3 recouvre la totalité de la région limitée R1 et une partie seulement de la largeur de la marge M sans atteindre ni s'étendre au-delà de la frontière extérieure F2. Le deuxième matériau d'écran constituant cette ébauche est alors choisi pour pouvoir s'écouler par fluage sous l'action de forces de tension superficielles et/ou de la gravité lorsqu'il est soumis à des conditions de fluage convenables telle qu'un chauffage ou une imprégnation par un solvant. L'étape de formation d'un deuxième écran protecteur réalise ces conditions. Il en résulte que ce deuxième matériau d'écran s'étend par fluage sur toute la largeur de la vallée V.Il est arrêté par le flanc extérieur B4 de cette vallée et forme un insert de fluage J2 présentant un flanc extérieur en saillie B7 au contact de ce flanc extérieur de la vallée. Dans ce deuxième mode de mise en oeuvre, c'est ce flanc extérieur de la vallée qui constitue ledit flanc de butée B4, le flanc extérieur de l'insert de fluage B7 constituant un bord du deuxième écran protecteur E4.
Le processus d'attaque final est ensuite réalisé de manière à éliminer l'ensemble C2, C3, C4, C5 des deux revêtements dans les zones non protégées par le deuxième écran protecteur E4.
Dans le cas de la fabrication de certains lasers semiconducteurs le substrat est une plaquette semi-conductrice monocristalline formant à sa face supérieure S une couche de confinement inférieure Cl. Les revêtements inférieur et supérieur C2, C3, C4, C5 sont constitués de dépôts épitaxiaux de couches semi-conductrices se succèdant à partir de cette couche de confinement inférieure, cette plaquette et certaines de ces couches C3, C5 étant constituées d'un matériau binaire. Ce matériau est transparent pour la lumière, par exemple infrarouge, du laser à fabriquer. Il présente donc pour cette lumière un indice de réfraction. Il est par exemple constitué par le phosphure d'indium InP.
Le revêtement inférieur comporte au moins d'abord une couche guidante C2 constituée d'un premier matériau au moins ternaire et présentant un indice de réfraction plus élevé que celui du matériau binaire. Il comporte au moins ensuite une couche de confinement intermédiaire C3 constituée du matériau binaire.
Le revêtement supérieur comporte d'abord au moins une couche active C4 constituée d'un matériau de base supérieure au moins ternaire présentant un indice de réfraction plus élevé que le matériau binaire. Il comporte ensuite au moins une couche de confinement supérieure C5 constituée du matériau binaire, ce dernier constituant ici un matériau de recouvrement supérieur.
Les plateaux P1, P2 sont allongés selon une même direction longitudinale L, et le procédé comporte encore, après les étapes de lithogravure, au moins les étapes supplémentaires suivantes.
- Une élimination du matériau de deuxième écran.
- Au moins une étape de dépôt épitaxial du matériau binaire
C6 pour reconstituer une surface supérieure planarisée.
- Enfin le dépôt d'électrodes H.
Le matériau binaire et les deux matériaux au moins ternaire et les dopages du matériau binaire ont été choisis pour que ce procédé réalise un laser à ruban enterré de type connu. Dans ce laser la partie de la couche active C4 subsistant dans le plateau supérieur P2 constitue un ruban actif. La partie de la couche guidante C2 subsistant dans le plateau inférieur P1 constitue un guide passif formé sous ce ruban laser de manière. Une diminution longitudinale progressive de la largeur dudit ruban actif permet de transférer adiabatiquement dans ledit guide passif une onde lumineuse qui a été amplifiée et guidée dans le ruban actif.
De préférence conformément aux procédés de photolithogravure classiques, les premier et deuxième matériaux d'écran sont des résines photosensibles positives ou négatives et les étendues desdits premier écran protecteur El et ébauche de deuxième écran E2, ES, E3 sont définies par insolation de ces résines à travers un masque et lavage des parties de ces résines que cette insolation a laissées sensibles à ce lavage.

Claims (7)

REVENDICATIONS
1/ Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur, procédé selon lequel on délimite ces plateaux supérieur et inférieur dans des revêtements supérieur et inférieur, respectivement, par des processus d'attaque à travers les ouvertures d'écrans protecteurs constitués à cet effet, ce procédé étant caractérisé par le fait qu'on élimine d'abord ledit revêtement supérieur (C4, C5) localement avec l'aide d'un premier écran protecteur (El) pour former une vallée (V) dans une marge devant séparer les bords desdits plateaux inférieur (P1) et supérieur (P2) à réaliser, puis on constitue un deuxième écran protecteur (E2) de manière qu'il recouvre ce plateau supérieur et limite au-delà son effet protecteur à un flanc extérieur (B4) de cette vallée, enfin on élimine les parties subsistantes de ces revêtements dans les zones que ce deuxième écran a laissées exposées.
2/ Procédé selon la revendication 1, ce procédé comportant d'abord la réalisation d'une plaquette comportant elle même: - un substrat (C1) présentant une face supérieure (S), - un revêtement inférieur (C2, C3) qui recouvre ladite face supérieure de ce substrat et dont la matière doit être éliminée par gravure d'un côté extérieur d'une frontière extérieure (F2) prédéterminée pour laisser subsister un plateau inférieur (P1) à réaliser dans une région étendue (R2) occupant un côté intérieur de cette frontière, - et un revêtement supérieur (C4, C5) qui recouvre ce revêtement inférieur et dont la matière doit être éliminée par gravure d'un côté extérieur d'une frontière intérieure (F1) prédéterminée pour laisser subsister un plateau supérieur (P2) à réaliser dans une région limitée (R1) occupant un côté intérieur de cette frontière intérieure, cette frontière intérieure étant située dans ladite région étendue (R2), de manière que ce plateau supérieur laisse ce plateau inférieur découvert dans une marge (M) à réaliser s'étendant entre lesdites frontières intérieure (F1) et extérieure (F2), - ledit procédé comportant ensuite une succession d'étapes de lithogravure pour former lesdits plateaux inférieur et supérieur, et étant caractérisé par le fait que cette succession d'étapes de lithogravure comporte les étapes suivantes:: - réalisation d'un premier écran protecteur (El) constitué d'un premier matériau d'écran apte à résister à un premier processus d'attaque propre à éliminer ledit revêtement supérieur, cet écran étant réalisé localement sur ledit revêtement supérieur (C4, C5) avec deux bords (B1, B2) correspondant avec précision respectivement aux deux dites frontières intérieure et extérieure pour recouvrir et protéger ce revêtement supérieur à l'extérieur de ladite marge à réaliser et pour laisser ce revêtement exposé dans cette marge, - creusement d'une vallée par mise en oeuvre dudit premier processus d'attaque pour éliminer la matière dudit revêtement supérieur (C4, C5) dans ladite marge à réaliser, de sorte qu'une vallée (V) est formée entre deux parties de ce revêtement supérieur qui subsistent l'une (Al) dans ladite région limitée (R1), l'autre (A2) à l'extérieur de ladite région étendue (R2), cette vallée présentant en creux un flanc intérieur (B3) sur ladite frontière intérieure et un flanc extérieur (B4) sur ladite frontière extérieure, - dépôt d'un deuxième matériau d'écran (E2) apte à résister à au moins un processus d'attaque ultérieur propre à attaquer lesdits revêtements, de sorte que ce.matériau recouvre lesdits revêtements supérieur et inférieur et forme dans ladite vallée un insert de dépôt (J1) présentant en saillie deux flancs intérieur (B5) et extérieur (B6) au contact des deux dits flancs intérieur et extérieur de cette vallée, respectivement, - formation d'une ébauche de deuxième écran (E2) par élimination locale dudit deuxième matériau d'écran pour que la partie subsistante de ce matériau constitue une ébauche de deuxième écran (E2, ES, E3) recouvrant lesdits revêtements inférieur (C2, C3) et supérieur (C4, C5) au moins dans la totalité de ladite région limitée (R1) et dans une partie de ladite marge (M), ladite ébauche de deuxième écran laissant ledit revêtement supérieur exposé dans une zone de deuxième attaque (R4) extérieure à ladite frontière extérieure (F2) et s'étendant au moins jusqu'au voisinage de cette frontière et par conséquent dudit flanc extérieur (B6) de l'insert de dépôt, - formation d'un deuxième écran protecteur (E2, E4) constitué par le matériau de ladite ébauche de deuxième écran (E2, ES, E3), cette formation étant guidée par un flanc de butée (B6, B4) constitué par l'un des deux dits flancs extérieurs, de manière que ledit deuxième écran protecteur (E2) recouvre et protège lesdits revêtements inférieur (C2, C3) et supérieur (C4, C5) dans la totalité de ladite région intérieure (R1) et de ladite marge (M) et soit limité vers l'extérieur par ledit flanc de butée pour laisser un dit processus d'attaque ultérieur exercer son action à l'extérieur de ladite frontière extérieure (F2), - et réalisation d'un dit processus d'attaque ultérieur constituant un processus d'attaque final pour éliminer les matières subsistantes desdits revêtements inférieur et supérieur à l'extérieur de ladite frontière extérieure (F2).
3/ Procédé selon la revendication 2, caractérisé par le fait que ladite formation d'une ébauche de deuxième écran est réalisée de manière que ladite ébauche de deuxième écran (E2, 25) recouvre la totalité de ladite région limitée (R1) et de ladite marge (M) et une zone de sous gravure (R3) s'étendant vers l'extérieur sur une largeur limitée à partir de ladite frontière extérieure (F2), - ladite formation d'un deuxième écran protecteur comportant une sous gravure réalisée à l'aide d'un milieu de sous gravure qui est fluide et qui est employé dans le cadre d'un premier dit processus d'attaque ultérieur de manière à éliminer au moins une partie (C5) de l'épaisseur dudit revêtement supérieur (C4, C5) dans ladite zone de sous gravure (R3) à partir de ladite zone d'attaque (R4) jusqu'au dit flanc extérieur (B6) dudit insert de dépôt (J1) en formant un passage de sous gravure (P) dans ladite zone de sous gravure (R3) sous une partie parasite (E5) de ladite ébauche de deuxième écran, de sorte que dans cette zone cette ébauche ne peut pas constituer un écran protecteur, ce flanc extérieur (B6) de l'insert de dépôt (J1) constituant ledit flanc de butée, - ledit processus d'attaque final étant réalisé à l'aide d'un milieu d'attaque final qui est suffisamment fluide pour pénétrer dans ledit passage de sous gravure (P) et éliminer les matières subsistantes (C2, C3, C4) desdits revêtements inférieur et supérieur même dans ladite zone de sous gravure (R3).
4/ Procédé selon la revendication 3, ledit revêtement supérieur comportant une couche de base supérieure (C4) constituée d'un matériau de base supérieure et une couche de recouvrement supérieure (C5) plus épaisse que ladite couche de base supérieure et constituée d'un matériau de recouvrement supérieur, ledit milieu de sous gravure étant propre à éliminer ce matériau de recouvrement supérieur en laissant subsister ce matériau de base supérieure.
5/ Procédé selon la revendication 2, caractérisé par le fait que ladite formation d'une ébauche de deuxième écran est réalisée de manière que ladite ébauche de deuxième écran (E3) recouvre la totalité de ladite région limitée (R1) et une partie seulement d'une largeur de ladite marge (M) sans atteindre ni s'étendre au-delà de ladite frontière extérieure (F2), ledit deuxième matériau d'écran constituant cette ébauche étant propre à s'écouler par fluage sous l'action de forces de tension superficielles et/ou de la gravité lorsqu'il est soumis à des conditions de fluage, - ladite formation d'un deuxième écran protecteur comportant la réalisation desdites conditions de fluage de manière que ce deuxième matériau d'écran s'étende par fluage sur toute la largeur de ladite vallée (V) et soit arrêté par ledit flanc extérieur (B4) de cette vallée en formant un insert de fluage (J2) présentant un flanc extérieur en saillie (B7) au contact de ce flanc extérieur de cette vallée, ce flanc extérieur de la vallée constituant ledit flanc de butée (B4), et ce flanc extérieur de l'insert de fluage (B7) constituant un bord dudit deuxième écran protecteur (E4), - ledit processus d'attaque final étant réalisé de manière à éliminer l'ensemble (C2, C3, C4, C5) des deux dits revêtements supérieur et inférieur dans les zones non protégées par ledit deuxième écran protecteur (E4).
6/ Procédé selon la revendication 2, dans lequel ledit substrat est une plaquette semi-conductrice monocristalline formant à sa dite face supérieure (S) une couche de confinement inférieure (C1), lesdits revêtements inférieur et supérieur (C2, C3, C4, C5) étant constitués de dépôts épitaxiaux de couches semi-conductrices se succèdant à partir de cette couche de confinement inférieure, cette plaquette et certaines de ces couches (C3, C5) étant constituées d'un matériau binaire présentant un indice de réfraction, - ledit revêtement inférieur comportant au moins d'abord une couche guidante (C2) constituée d'un premier matériau au moins ternaire et présentant un indice de réfraction plus élevé que celui dudit matériau binaire, ledit revêtement inférieur comportant au moins ensuite une couche de confinement intermédiaire (C3) constituée dudit matériau binaire, - ledit revêtement supérieur comportant d'abord une couche active (C4) constituée d'un deuxième matériau au moins ternaire constituant un matériau de base supérieure et présentant un indice de réfraction plus élevé que ledit matériau binaire, ledit revêtement supérieur comportant ensuite une couche de confinement supérieure (C5) constituée du dit matériau binaire, ce matériau constituant un matériau de recouvrement supérieur, - lesdits plateaux (P1, P2) étant allongés selon une même direction longitudinale (L), - ledit procédé comportant encore, après ladite succession d'étapes de lithogravure:: - une élimination dudit matériau de deuxième écran, - au moins une étape de dépôt épitaxial de dit matériau binaire (C6) pour reconstituer une surface supérieure planarisée, - et un dépôt d'électrodes (H), - ledit-matériau binaire lesdits premier et deuxième matériaux au moins ternaires et des dopages dudit matériau binaire étant choisis pour que ce procédé réalise un laser à ruban enterré, la partie de ladite couche active (C4) subsistant dans ledit plateau supérieur (P2) constituant un ruban actif de ce laser, la partie de ladite couche guidante (C2) subsistant dans ledit plateau inférieur (P1) constituant un guide passif formé sous ce ruban laser de manière qu'une diminution longitudinale progressive de la largeur dudit ruban actif puisse transférer dans ledit guide passif une onde lumineuse qui a été amplifiée et guidée dans ce ruban actif.
7/ Procédé selon la revendication 2, dans lequel lesdits premier et deuxième matériaux d'écran sont des résines photosensibles, les étendues desdits premier écran protecteur (El) et ébauche de deuxième écran (E2, ES, E3) étant définies par insolation de ces résines à travers un masque et lavage des parties de ces résines que cette insolation a laissées sensibles à ce lavage.
FR9301209A 1993-02-04 1993-02-04 Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur. Expired - Fee Related FR2701163B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9301209A FR2701163B1 (fr) 1993-02-04 1993-02-04 Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9301209A FR2701163B1 (fr) 1993-02-04 1993-02-04 Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur.

Publications (2)

Publication Number Publication Date
FR2701163A1 true FR2701163A1 (fr) 1994-08-05
FR2701163B1 FR2701163B1 (fr) 1995-03-31

Family

ID=9443708

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9301209A Expired - Fee Related FR2701163B1 (fr) 1993-02-04 1993-02-04 Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur.

Country Status (1)

Country Link
FR (1) FR2701163B1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944838A (en) * 1989-08-03 1990-07-31 At&T Bell Laboratories Method of making tapered semiconductor waveguides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944838A (en) * 1989-08-03 1990-07-31 At&T Bell Laboratories Method of making tapered semiconductor waveguides

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE ELECTRON DEVICE LETTERS. vol. EDL-7, no. 12, Décembre 1986, NEW YORK US pages 694 - 696 K.EDA ET AL. 'Emitter-base-collector self-aligned heterojunction bipolar transistors using wet etching process' *
IEEE PHOTONICS TECHNOLOGY LETTERS vol. 4, no. 5, Mai 1992, NEW YORK US pages 426 - 428 S.R.ANDREW ET AL. 'Quantum-well laser with integrated passive waveguide fabricated by neutral impurity disordering' *

Also Published As

Publication number Publication date
FR2701163B1 (fr) 1995-03-31

Similar Documents

Publication Publication Date Title
FR2669466A1 (fr) Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant.
EP0660140A1 (fr) Procédé de réalisation d'une structure en relief sur un support en matériau semi-conducteur
FR2896913A1 (fr) Procede de fabrication d'une tranche de quasi-substrat et corps semi-conducteur produit en utilisant une tranche de quasi-substrat de ce genre
EP0864886B1 (fr) Procédé de fabrication de circuits optiques intégrés permettant de minimiser les pertes optiques de couplage
WO2013057152A1 (fr) Procede de realisation d'un dispositif optique refractif ou diffractif
EP1951610A1 (fr) Procede de formation de supports presentant des motifs, tels que des masques de lithographie
FR2727768A1 (fr) Procede pour former une couche de silice a eliminer ulterieurement et procede pour rapporter un composant en optique integree
EP0273792A1 (fr) Procédé de réalisation sur un substrat d'éléments espacés les uns des autres
FR2701163A1 (fr) Procédé de formation par lithogravure d'un plateau supérieur en retrait sur un plateau inférieur plus étendu notamment au sein d'un laser semi-conducteur.
EP0798768A1 (fr) Procédé pour fabriquer un composant optique à substrat de silicium cristallin
WO2013102664A1 (fr) Substrat structure pour leds a forte extraction de lumiere
EP3358631B1 (fr) Formation de reliefs à la surface d'un substrat
FR2743192A1 (fr) Procede pour integrer un reseau de bragg localise dans un semi-conducteur
EP0750375B1 (fr) Procédé pour former un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur
CA2073885C (fr) Laser semi-conducteur a double canal et son procede de realisation
EP0506557B1 (fr) Procédé de réalisation d'un laser semiconducteur à ruban enterré
EP0467746B1 (fr) Procédé de réalisation de composants optiques intégrés
EP0664568B1 (fr) Procédé de fabrication d'une plaquette monocristalline segmentée
EP3812811B1 (fr) Procédé de fabrication d'une puce photonique par report d'une vignette sur un substrat de réception
EP0497644B1 (fr) Procédé de lithogravure sur substrat semi-conducteur, notamment pour le traitement localisé sur saillie
EP3550605B1 (fr) Support pour la formation d'un composant optoélectronique, composant optoélectronique et procédé de fabrication d'un tel support et d'un tel composant
EP1732109B1 (fr) Formation d'un masque sur un circuit électronique intégré
EP0498695B1 (fr) Procédé de réalisation d'un laser semiconducteur planaire à ruban enterré
EP0508878A1 (fr) Procédé de réalisation de dispositifs optoélectroniques à semiconducteurs
FR2669146A1 (fr) Capteur photosensible a photodiodes, notamment a photodiodes de faibles dimensions, et procede de fabrication d'un tel capteur.

Legal Events

Date Code Title Description
CL Concession to grant licences
ST Notification of lapse