FR2700417A1 - Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication. - Google Patents

Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication. Download PDF

Info

Publication number
FR2700417A1
FR2700417A1 FR9300148A FR9300148A FR2700417A1 FR 2700417 A1 FR2700417 A1 FR 2700417A1 FR 9300148 A FR9300148 A FR 9300148A FR 9300148 A FR9300148 A FR 9300148A FR 2700417 A1 FR2700417 A1 FR 2700417A1
Authority
FR
France
Prior art keywords
housing
hermetic
connectors
assembly
boxes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9300148A
Other languages
English (en)
Other versions
FR2700417B1 (fr
Inventor
Oudart Patrick
Masgrangeas Marc
Lamothe Pierre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Espace Industries SA
Original Assignee
Alcatel Espace Industries SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Espace Industries SA filed Critical Alcatel Espace Industries SA
Priority to FR9300148A priority Critical patent/FR2700417B1/fr
Publication of FR2700417A1 publication Critical patent/FR2700417A1/fr
Application granted granted Critical
Publication of FR2700417B1 publication Critical patent/FR2700417B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

L'invention propose pour des applications haute fiabilité (le spatiale, militaire,...) un boîtier hermétique superposable d'encapsulage pour circuit intégré, ce boîtier étant conçu pour permettre son empilage avec d'autres boîtiers du même type afin d'accroître la densité maximale d'intégration des circuits intégrés sur des circuits imprimés. Le boîtier comporte à ces fins des connecteurs électriquement conducteurs spécifiques, avantageusement en forme de "J", qui permettent leur raccordement aux boîtiers superposés et à un circuit imprimé. L'invention concerne également un procédé de réalisation de ces boîtiers, une méthode de leur mise en œuvre, ainsi que leur utilisation au sein d'un circuit imprimé et au sein d'un équipement.

Description

BOITIER HERMETIQUE SUPERPOSABLE POUR CIRCUIT INTEGRE ET SON PROCEDE DE
FABRICATION
Le domaine de l'invention est celui de la microélectronique, et plus spécifiquement celui de la réalisation de circuits imprimés comportant des circuits intégrés. Une tendance actuelle du domaine concerné est la miniaturisation des réalisations, aussi bien au niveau des composants individuels, qu'au niveau des circuits incorporant ces composants. L'invention concerne plus particulièrement des circuits imprimés de dimensions latérales réduites, mais avec un nombre élevé de composants élémentaires. Ces composants élémentaires peuvent être par exemple des circuits intégrés LSI.
Le problème adressé par l'invention, résultant d'une intégration poussée, peut se poser de deux façons : soit il s'agit de réduire la taille des circuits imprimés et des équipements les incorporant, à performances égales ; soit il s'agit d'augmenter les capacités et les performances d'un équipement électronique sans pour autant augmenter la taille des circuits.
Dans certains domaines d'applications, notamment pour les applications militaires et spatiales, cette évolution est accompagnée d'un souci permanent de fiabilité. Les solutions adoptées doivent donc satisfaire simultanément les exigences des performances accrues, et être d'une fiabilité maximale mêmes dans des conditions d'environnement très sévère (vibrations, humidité, chocs, et cetera).
La croissance du nombre de composants pouvant être intégrés sur un support en deux dimensions atteint ses limites avec les largeurs minimales de traits réalisables sur des substrats semiconducteurs, de l'ordre de quelques dixièmes de micromètre. La croissance doit se poursuivre maintenant dans la troisième dimension. Les technologies de modules multi-puces (MCM en anglais) et de circuits intégrés empilés sur supports multiples présentent des solutions de l'état de l'art, quoique ces solutions ne sont pas encore appliquées à grande échelle.
Les domaines des applications spatiales et militaires, cependant, n'ont pas encore adopté ces technologies car elles ne sont pas encore éprouvées pour des environnements rigoureux. L'invention a pour but une technologie pouvant satisfaire les exigences de ces applications, tout en permettant une intégration en trois dimensions des circuits intégrés ; autrement dit, un but de l'invention est d'obtenir la haute densité d'intégration offerte par la troisième dimension, sans pour autant compromettre la très haute fiabilité en environnement hostile requise par ces applications.
Il est connu de l'art antérieur, une technologie d'empilage de puces nues en trois dimensions, avec encapsulage et connectique approprié pour l'ensemble ainsi constitué. Il est aussi connu l'utilisation de boîtiers en plastique, superposables mais non encore homologués pour les applications qui requièrent une très haute fiabilité.
L'invention a pour but de résoudre ces problèmes de l'art antérieur, sans pour autant compromettre la fiabilité des circuits et des équipements les incorporant. Ce but est atteint utilisant des circuits intégrés et des boîtiers d'encapsulation qui sont déjà disponibles sur le marché, ce qui est un avantage considérable. De plus, les réalisations selon l'invention permettent des interventions de maintenance et de réparations, qui sont très difficiles sinon impossibles avec les techniques de l'art antérieur.
A ces fins, l'invention propose un boîtier hermétique superposable d'encapsulation de circuit intégré, caractérisé en ce qu'il comporte une pluralité de connecteurs électriquement conducteurs, lesdits connecteurs permettant le raccordement simultané à un deuxième boîtier semblable audit boîtier hermétique superposable, superposé verticalement sur ce dernier, et à un circuit imprimé destiné à recevoir les deux boîtiers superposés. Selon une caractéristique de l'invention, ledit boîtier est réalisé en matière céramique.
Un boîtier hermétique d'encapsulation selon l'invention peut être assemblé dans un assemblage d'une pluralité de n boîtiers semblables, cet assemblage étant réalisé par superposition verticale desdits boîtiers, de façon à raccorder lesdits connecteurs d'un premier boîtier aux connecteurs respectifs d'un deuxième boîtier, et ainsi de suite jusqu'au nième boîtier. L'assemblage peut être ensuite inséré au sein d'un circuit imprimé par des méthodes classiques, moyennant les connecteurs du boîtier inférieur de l'assemblage.
Pour la réalisation d'un boîtier hermétique superposable d'encapsulation, l'invention propose également des connecteurs électriquement conducteurs spécifiques, permettant l'empilage ou la superposition de boîtiers hermétiques d'encapsulation de circuit intégré, de façon aisée et fiable, tels que décrits par les revendications 1 à 3. Ces mêmes connecteurs électriquement conducteurs, une fois montés sur le boîtier hermétique de l'invention, selon une réalisation préférée, sont aptes à être rapportés sur un circuit imprimé par des techniques classiques.
Selon une réalisation avantageuse, lesdits connecteurs ont la forme de la lettre "J".
L'invention propose également un procédé de réalisation d'un tel boîtier hermétique superposable, ainsi qu'un procédé de réalisation d'un tel assemblage de boîtiers par des techniques classiques de la métallurgie. En outre, l'invention propose également un procédé de réalisation d'un tel assemblage par collage moyennant une colle électriquement conductrice.
Enfin, l'invention concerne les circuits imprimés comportant de tels boîtiers hermétiques d'encapsulage et de tels assemblages de boîtiers, ainsi que l'utilisation de tels boîtiers hermétiques superposables pour la réalisation d'un équipement.
D'autres caractéristiques et avantages de l'invention en ses différentes réalisations ressortiront de la description détaillée qui suit, avec ses dessins annexés, dont
- la figure 1 montre schématiquement en coupe un exemple d'un boîtier hermétique superposable selon l'invention, ce boîtier renfermant une puce électronique classique avec ses entrées et sorties sur sa périphérie
- la figure 2 montre schématiquement une vue partielle en plan l'exemple du boîtier hermétique superposable de la figure 1
- la figure 3 montre schématiquement en coupe partielle un exemple d'un assemblage par superposition verticale de boîtiers hermétiques selon l'invention
- la figure 4 montre schématiquement en coupe un autre exemple d'un boîtier hermétique superposable selon l'invention, ce boîtier renfermant une puce électronique ayant ses entrées et sorties en son milieu ;;
- la figure 5 montre schématiquement une vue partielle en plan l'exemple du boîtier hermétique superposable de la figure 4
- la figure 6 montre schématiquement en coupe partielle un exemple d'assemblage par superposition verticale de boîtiers hermétiques selon la figure 5
- la figure 7 montre schématiquement un organigramme des étapes d'un procédé de réalisation d'un boîtier hermétique selon l'invention ;
- la figure 8 montre schématiquement un organigramme des étapes d'un procédé de réalisation d'un assemblage de boîtiers hermétiques superposables selon l'invention.
Sur toutes les figures, données à titre d'exemples non-limitatifs de réalisations selon l'invention, les mêmes repères désignent les mêmes éléments, toutefois ces éléments peuvent être remplacés par des éléments équivalents sans pour autant sortir du cadre de l'invention.
Sur la figure 1, on voit en plan un exemple d'un boîtier hermétique superposable selon l'invention. Dans la vue en coupe, on voit un corps du boîtier 5, avantageusement sélectionné parmi les corps de boîtiers d'encapsulation disponibles dans le commerce. Ce sera par exemple un corps de boîtier en matière céramique, qui présente des qualités de rigidité et de fiabilité suffisantes même en environnement sévère. Le corps de boîtier est creux, avec un fond plat pour recevoir la "puce" 4 qui désigne le circuit intégré à encapsuler. Le corps du boîtier comporte des plages métallisées 6, aptes à recevoir des contacts ou connecteurs électriquement conducteurs 7. Ces plages existent sur les corps de boîtiers de commerce ou bien seront aménagés pour recevoir les connecteurs 7.
La puce 4 sera fixée sur le fond du boîtier 5 par collage ou par tout autre moyen de fixation qui sera choisi par l'homme de l'art. Après l'installation de la puce 4 au fond du boîtier 5, le microcâblage 3 permet de raccorder la puce 4 au boîtier 5 et notamment aux plages métallisées 6 et aux connecteurs 7. La puce 4 est ensuite enfermée à l'intérieur du boîtier 5 par l'apposition d'un capot 1 de fermeture, qui sera scellé hermétiquement sur le boîtier selon les pratiques classiques bien connues de l'homme de l'art.
Tel que nous montre la figure 1, le capot 1 a des dimensions latérales suffisantes pour fermer la partie creuse du boîtier 5, mais toutefois les dimensions latérales du capot 1 sont inférieures à l'écart entre les plages métallisées 6, de façon à ne pas obstruer ces derniers quand le capot 1 viendra renfermer la puce 4 à l'intérieur du boîtier 5.
Les connecteurs 7 auront des plages d'accueil 2 aménagées sur leurs parties supérieures, de façon à pouvoir recevoir des connecteurs correspondants d'un boîtier semblable, superposé sur le boîtier de la figure 1.
Sur la figure 2, on voit de dessus une vue partielle du boîtier hermétique superposable de la figure 1. On voit les plages d'accueil 2 qui sont positionnées sur la périphérie du boîtier, de façon tout à fait classique. Le boîtier hermétique consiste en un corps de boîtier 5, en matière céramique par exemple, fermé hermétiquement par un capot 1 après le rapport, fixation et microcâblage de la puce électronique qui est renfermé à son intérieur.
Le matériau du boîtier est avantageusement de la céramique pour les applications envisagées par la demanderesse ; cependant l'on pourrait imaginer facilement l'utilisation d'autres matériaux, par exemple des composites, des résines thermodurcissables, ou même des plastiques et des polymères, pour d'autres applications ou les mêmes applications dans l'avenir.
Sur la figure 3, on voit en coupe partielle un assemblage de boîtiers hermétiques superposables selon l'invention. Ces boîtiers sont conformes aux boîtiers des figures 1 et 2 : un corps creux de boîtier 5 contient une puce électronique 4 fixée par collage ou tout autre moyen au fond du boîtier ; la puce est reliée au boîtier électriquement par le microcâblage 3, qui aboutit sur les plages métallisées 6. Les boîtiers sont fermés hermétiquement par des capots de fermeture 1. Comme dans le cas précédent, le capot 1 a des dimensions latérales suffisantes pour fermer la partie creuse du boîtier 5, mais toutefois les dimensions latérales du capot 1 sont inférieures à l'écart entre les plages métallisées 6, de façon à ne pas obstruer ces derniers quand le capot 1 viendra renfermer la puce 4 à l'intérieur du boîtier 5.Les connecteurs 7 sont fixés électriquement et mécaniquement sur les plages métallisées 6, par brasage, soudure, ou collage avec une colle électriquement conductrice. Les parties supérieures 2 des connecteurs 7 sont aptes à recevoir les connecteurs respectifs des boîtiers semblables superposés, tel que nous montre la figure 3.
Avantageusement, les connecteurs 7 auront la forme de la lettre "J" comme montrée sur la figure, mais cette forme n'est bien sûr pas la seule forme qui permet d'obtenir le résultat recherché par l'invention. Ces connecteurs pourraient être formés, par exemple, des parties rectilignes qui se joignent avec des arcs de cercle, ou des parties enfichables qui pénètrent dans les connecteurs correspondants par des orifices aménagés. Il nous semble, néanmoins, que l'exemple donné ici représente la solution la plus simple de mise en oeuvre de l'invention.
Sur la figure 4, on voit dans une variante de l'invention, un boîtier hermétique superposable apte à recevoir une puce ayant ces entrées et sorties non pas à sa périphérie comme dans les figures précédentes, mais au milieu de la puce. Dans la variante de la figure 4, le corps du boîtier hermétique prends la forme d'un cadre 12.
Ce cadre sera fermé hermétiquement sur ses deux faces par un capot 1, et un fond de boîtier 8, après montage de la puce 4 et son microcâblage 3 à l'intérieur du boîtier. Le corps du boîtier 12 contient un câblage fixe 13 (visible dans la vue en plan), pour raccorder le microcâblage 3 aux plages métallisées 6 en périphérie du boîtier. Comme dans le cas précédent, le capot 1 a des dimensions latérales suffisantes pour fermer la partie supérieure du cadre du boîtier 12, mais toutefois les dimensions latérales du capot 1 sont inférieures à l'écart entre les plages métallisées 6, de façon à ne pas obstruer ces derniers quand le capot 1 viendra renfermer la puce 4 à l'intérieur du boîtier hermétique.
Comme dans les figures précédentes, des connecteurs 7, avantageusement ayant la forme "J", sont fixés sur les plages métallisées 6 par des moyens appropriés. La puce 4 est fixée au fond 8 du boîtier, qui est ensuite scellé dans le fonds du corps 12 du boîtier, par exemple moyennant un joint de scellage ou de colle 15. Le microcâblage 3 est effectué une fois la puce 4 et le fond 8 du boîtier mis en place. Le capot 1 est posé une fois tout le montage de l'intérieur du boîtier terminé, fermant ledit boîtier hermétiquement.
Sur la figure 5 qui représente une vue de dessus en plan du boîtier de la figure 4, on voit les plages d'accueil 2 des connecteurs 7, ainsi que la fenêtre de microcâblage fermée par le capot 1. Quelques lignes de câblage 13 dans le corps du boîtier sont représentés entre le centre du boîtier et les plages métallisées.
La figure 6 montre en coupe partielle un assemblage par superposition verticale de boîtiers selon la figure 3.
Les boîtiers de cette figure comportent les mêmes références pour les mêmes éléments que la figure 3, donc la description de ces éléments ne sera pas répétée. On voit que les parties supérieures 2 des connecteurs 7 sont aptes à recevoir les connecteurs respectifs des boîtiers semblables superposés, tel que nous a déjà montré la figure 2.
On comprend, au vue de cette figure, que les connecteurs des boîtiers empilés de cette manière, font l'architecture d'un bus ; c'est-à-dire que les boîtiers empilés, sont connectés en parallèle à tous les autres boîtiers par les connecteurs ayant la même position sur la périphérie du boîtier. De ce fait, l'architecture convient particulièrement pour des circuits qui utilisent des bus pour la circulation d'adresses et de données, car les signaux spécifiques à chaque niveau de l'assemblage empilé représentent une faible affectation des entrées et sorties du circuit.
La figure 7 montre schématiquement les étapes de réalisation d'un boîtier hermétique superposable d'encapsulage de circuit intégré selon l'invention. L'ordre de ces étapes est donné à titre d'exemple, et la réalisation selon l'invention pourrait très bien suivre un ordre différent. L'étape (a) est la réalisation d'un corps de boîtier, ou alternativement on peut se le procurer dans le commerce. L'étape (b) est l'aménagement des plages métallisées pour recevoir les connecteurs électriquement conducteurs, avantageusement en forme de "J", qui seront montés sur ces plages dans l'étape (c). Le montage des connecteurs peut se faire par collage avec une colle conductrice, par soudure, ou par brasage, de haute température de préférence ( > 200 ).
L'étape (d) concerne le rapport et la fixation de la puce électronique sur le fond du boîtier, par des moyens classiques bien connus de l'homme de l'art. L'étape (e) sera le microcâblage à effectuer entre la puce et le boîtier, pour raccorder la puce aux plages métallisées précitées. Une fois toutes ces opérations terminées, le boîtier est fermé hermétiquement dans l'étape (f) par l'apposition et le scellement du capot sur le boîtier, renfermant la puce électronique à son intérieur.
La figure 8 montre schématiquement les étapes pour réaliser un assemblage selon la figure 3 ou la figure 6.
Pour commencer (étape g) on peut avantageusement se procurer une pluralité de n boîtiers existant dans le commerce, préparés pour montage selon la figure 7, par exemple. La particularité se situe au niveau des plages supérieures de métallisation, qui servent à accrocher les connecteurs prévus pour le montage en surface. L'assemblage peut être réalisé par exemple par brasage utilisant une brasure haute température ( < 200 ), limitée toutefois par la température qui peut être supportée par les composants actifs de la puce et le microcâblage qui relie la puce aux plages métallisées.
Dans une étape (h), on enduit les plages d'accueil avec une crème à braser ou avec une colle conductrice thermodurcissable, par exemple. Après, l'assemblage du nombre voulu de boîtiers est effectué dans l'étape (i) par empilage vertical et positionnement mécanique des boîtiers, l'assemblage peut être chauffé dans une étape (j) jusqu'à la température nécessaire pour effectuer le brasage ou pour durcir la colle.
Une fois l'assemblage terminé, le tout peut être reporté sur un circuit imprimé utilisant des techniques classiques de montage en surface, utilisant la refusion en phase vapeur par exemple, avec un profil de chauffe que n'altère pas la qualité des soudures, des collages ou des brasages réalisés pour effectuer l'assemblage.
Les réalisations selon l'invention présentent plusieurs avantages. Une solution au problème de permettre une densité d'intégration accrue par croissance dans la troisième dimension est proposée par l'invention. Selon cette solution, des composants existants et disponibles dans le commerce peuvent être utilisés, avec des aménagements mineures n'affectant pas leur fiabilité. De plus, les techniques de l'implantation sur des circuits imprimés d'assemblages de boîtiers superposés selon l'invention, sont classiques et utilisent un outillage standard dans l'industrie. L'invention permet donc un gain en volume par l'assemblage en 3D immédiatement applicable pour des applications haute fiabilité, car n'utilisant pas de matériau nouveau et n'utilisant que des machines et des techniques standards.
D'autre part, les circuits intégrés encapsulés superposés selon l'invention peuvent être démontés pour les besoins de maintenance ou de remplacement de puces défaillantes. Dans le cas de puces assemblées par soudure ou brasure, il suffit d'un chauffage local des contacts électriques spécifiques selon l'invention à température suffisante pour ôter la puce et effectuer son remplacement.

Claims (12)

REVENDICATIONS
1. Boîtier hermétique superposable d'encapsulation de circuit intégré, caractérisé en ce qu'il comporte une pluralité de connecteurs électriquement conducteurs, lesdits connecteurs permettant le raccordement simultané à un deuxième boîtier semblable audit boîtier hermétique superposable, superposé verticalement sur ce dernier, et à un circuit imprimé destiné à recevoir les deux boîtiers superposés.
2. Boîtier hermétique superposable d'encapsulation selon la revendication 1, caractérisé en ce que ce boîtier est réalisé en matière céramique.
3. Assemblage d'une pluralité de n boîtiers hermétiques superposables d'encapsulation selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que cet assemblage est réalisé par superposition verticale desdits boîtiers, de façon à raccorder lesdits connecteurs d'un premier boîtier aux connecteurs respectifs d'un deuxième boîtier, et ainsi de suite jusqu'au nième boîtier.
4. Connecteur électriquement conducteur pour un premier boîtier hermétique d'encapsulation de circuit intégré selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que ledit connecteur permet le raccordement simultané à un deuxième boîtier semblable audit premier boîtier hermétique, superposé verticalement sur ce dernier, et à un circuit imprimé destiné à recevoir les deux boîtiers superposés.
5. Connecteur électriquement conducteur pour un premier boîtier hermétique d'encapsulation selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que ledit connecteur permet le raccordement simultané à un deuxième boîtier semblable audit premier boîtier hermétique, superposé verticalement sur ce dernier, et à un troisième boîtier semblable audit premier boîtier hermétique, sur lequel lesdits premier et deuxième boîtiers sont superposés verticalement.
6. Connecteur électriquement conducteur pour boîtier hermétique d'encapsulation selon l'une quelconque des revendications 4 à 5, caractérisé en ce que ledit connecteur est en forme de la lettre "J".
7. Procédé de réalisation d'un boîtier hermétique superposable d'encapsulage selon l'une quelconque des revendications 1 ou 2, caractérisé en ce qu'il comporte, en outre, les étapes suivantes : a) réalisation d'un corps de boîtier, b) réalisation de plages d'accueil desdits connecteurs électriquement conducteur sur l'extérieur dudit boîtier, c) montage desdits connecteurs sur lesdites plages, d) report et collage dudit circuit intégré sur le fond dudit boîtier, e) raccordement électrique en microcâblage entre ledit circuit intégré et lesdites plages dudit boîtier, f) fermeture hermétique dudit boîtier par un capot reporté sur ledit boîtier, renfermant ainsi ledit circuit intégré hermétiquement à l'intérieur dudit boîtier.
8. Procédé de réalisation d'assemblage selon la revendication 3, caractérisé en ce qu'il comporte, en outre, les étapes suivantes : g) réalisation d'une pluralité n de boîtiers hermétiques superposables selon la revendication 4, h) dépôt de crème à braser sur lesdites plages d'accueil, i) empilage vertical desdits boîtiers avec positionnement mécanique, j) chauffage de l'ensemble jusqu'à la température de fusion de ladite crème à braser.
9. Procédé de réalisation d'assemblage selon la revendication 3, caractérisé en ce qu'il comporte, en outre, les étapes suivantes : a) réalisation d'une pluralité n de boîtiers hermétiques superposables selon la revendication 4, b) dépôt d'une colle électriquement conductrice sur lesdites plages d'accueil, c) collage desdits connecteurs électriquement conducteurs sur lesdites plages, afin de réaliser une superposition verticale desdits boîtiers.
10. Circuit imprimé comportant une pluralité de boîtiers hermétiques superposables selon l'une quelconque des revendications 1 ou 2.
11. Circuit imprimé comportant un assemblage d'une pluralité de boîtiers hermétiques superposables selon la revendication 3.
12. L'utilisation d'un assemblage d'une pluralité de boîtiers hermétiques superposables selon la revendication 3, dans la réalisation d'un équipement.
FR9300148A 1993-01-08 1993-01-08 Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication. Expired - Fee Related FR2700417B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9300148A FR2700417B1 (fr) 1993-01-08 1993-01-08 Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9300148A FR2700417B1 (fr) 1993-01-08 1993-01-08 Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication.

Publications (2)

Publication Number Publication Date
FR2700417A1 true FR2700417A1 (fr) 1994-07-13
FR2700417B1 FR2700417B1 (fr) 1995-02-10

Family

ID=9442914

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9300148A Expired - Fee Related FR2700417B1 (fr) 1993-01-08 1993-01-08 Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication.

Country Status (1)

Country Link
FR (1) FR2700417B1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0392242A2 (fr) * 1989-04-10 1990-10-17 International Business Machines Corporation Assemblage modulaire comprenant une puce semi-conductrice et un support de puce

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0392242A2 (fr) * 1989-04-10 1990-10-17 International Business Machines Corporation Assemblage modulaire comprenant une puce semi-conductrice et un support de puce

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN vol. 28, no. 12, Mai 1986, NEW YORK pages 5174 - 5175 'stackable "j" leaded chip carrier' *
IBM TECHNICAL DISCLOSURE BULLETIN vol. 33, no. 1B, Juin 1990, NEW YORK page 276 'stacked surface mount package with interposing heat sink' *

Also Published As

Publication number Publication date
FR2700417B1 (fr) 1995-02-10

Similar Documents

Publication Publication Date Title
BE1001866A4 (fr) Condensateur de decouplage pour support de microplaquette sans conducteur monte en surface, support de microplaquette a conducteur monte en surface et dispositif de grille a broches.
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
FR2731869A1 (fr) Carte de circuit et procede de fabrication de cette carte de circuit
EP1792526B1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR3018989A1 (fr) Module electronique, notamment pour un appareil de commande de boite de vitesses
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d&#39;assemblage de boitier de semi-conducteur
FR2596607A1 (fr) Procede de montage d&#39;un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
FR2694840A1 (fr) Module multi-puces à trois dimensions.
EP0593330B1 (fr) Procédé d&#39;interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
FR2596608A1 (fr) Structure de montage et de protection mecanique pour une puce de circuit integre
FR2755540A1 (fr) Cadre conducteur a fils de connexion, boitier le comportant et son procede de fabrication
FR2735648A1 (fr) Procede de refroidissement d&#39;un circuit integre monte dans un boitier
FR2732509A1 (fr) Boitier de montage d&#39;une puce de circuit integre
FR2693031A1 (fr) Dispositif à semiconducteurs, substrat et cadre de montage pour ce dispositif.
EP0083265B1 (fr) Support d&#39;interconnexion d&#39;un boîtier de circuit intégré sur un circuit imprimé, et système d&#39;interconnexion utilisant un tel support
FR2700417A1 (fr) Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication.
EP0368741A1 (fr) Support de circuit intégré et son procédé de fabrication, circuit intégré adapté au support et boîtiers en résultant
FR2758908A1 (fr) Boitier d&#39;encapsulation hyperfrequences bas cout
EP0629000B1 (fr) Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation
EP3232471A1 (fr) Système électronique pourvu d&#39;une pluralité de fonctions électroniques interconnectées
FR2864342A1 (fr) Procede d&#39;interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
FR2743666A1 (fr) Structure de boitier pour circuit integre
EP4343838A1 (fr) Module frontal d émission et/ou réception radiofréquence et procédé de fabrication associé
FR3108228A1 (fr) Dispositif électronique comprenant des dipôles du type composant monté en surface, et procédé d’assemblage correspondant.

Legal Events

Date Code Title Description
ST Notification of lapse