FR2693008A1 - Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré. - Google Patents

Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré. Download PDF

Info

Publication number
FR2693008A1
FR2693008A1 FR9208048A FR9208048A FR2693008A1 FR 2693008 A1 FR2693008 A1 FR 2693008A1 FR 9208048 A FR9208048 A FR 9208048A FR 9208048 A FR9208048 A FR 9208048A FR 2693008 A1 FR2693008 A1 FR 2693008A1
Authority
FR
France
Prior art keywords
memory
files
level
bit
hierarchical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9208048A
Other languages
English (en)
Other versions
FR2693008B1 (fr
Inventor
Sourenian Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Priority to FR9208048A priority Critical patent/FR2693008B1/fr
Priority to PCT/FR1993/000602 priority patent/WO1994000822A1/fr
Publication of FR2693008A1 publication Critical patent/FR2693008A1/fr
Application granted granted Critical
Publication of FR2693008B1 publication Critical patent/FR2693008B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357Cards having a plurality of specified features
    • G06Q20/3576Multiple memory zones on card

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

L'invention concerne les procédés qui permettent de structurer la mémoire d'un système informatique selon une arborescence hiérarchique. Elle consiste à placer en tête de la mémoire une zone système comportant le programme d'exploitation (101) puis ensuite un répertoire principal (102) suivi de répertoires secondaires (104, 108) et de fichiers élémentaires (106, 109). Ces répertoires secondaires et ces fichiers élémentaires sont situés les uns après les autres au fur et à mesure de leur création mais en respectant au niveau des répertoires secondaires l'ordre hiérarchique. Un codage particulier permet à partir de la sélection au niveau du système d'exploitation d'une application particulière correspondant à un ensemble de répertoires secondaires et de fichiers élémentaires, de retrouver rapidement ceux-ci sans risque de s'égarer dans les autres applications. Elle permet de sélectionner facilement les applications tout en consommant peu d'espace pour le codage.

Description

h -
PROCEDE DE RECONNAISSANCE DES FICHIERS DANS
UNE MEMOIRE, NOTAMMENT UNE MEMOIRE POUR
CARTE A CIRCUIT INTEGRE.
La présente invention se rapporte aux procédés qui permettent de reconnaître de manière facile les fichiers inscrits dans une mémoire, tout en consommant peu de place dans cette mémoire Elle s'applique plus particulièrement aux mémoires à semi- conducteurs intégrées dans des cartes à circuits intégrés, plus
connues sous le nom de "cartes à puce ".
Il est maintenant courant d'utiliser des cartes normalisées, tant au point de vue dimensions que connecteur, dans lesquelles sont insérées des circuits intégrés qui permettent différentes opérations La plus connue est la carte à puce utilisée pour les cabines téléphoniques, qui comporte une simple mémoire, laquelle est consommée au fur et à mesure de l'utilisation Des applications beaucoup plus élaborées sont déjà en service, par exemple celles concernant le décryptage des signaux de télévision cryptés Ces applications élaborées nécessitent généralement l'usage d'un microprocesseur faisant partie de la puce, ou éventuellement des puces insérée dans la carte Avec un tel microprocesseur on peut alors étendre l'usage d'une carte unique à des applications différentes ou à des
utilisateurs différents, voire même aux deux.
Les données nécessaires à ces applications multiples, ainsi que celles créées lors des utilisations, sont contenues dans une mémoire, laquelle est classiquement organisée selon des fichiers qui sont
affectés aux diverses applications.
La gestion de cette mémoire implique d'avoir une structure permettant d'une part de repérer facilement les fichiers, même s'ils sont physiquement éparpillés dans toute l'étendue de la mémoire et d'autre part de ne permettre lorsqu'une application est en cours d'exécution que l'accès aux fichiers qui lui sont réservés et uniquement à ceux-là Pour cela, il est connu d'avoir en tête du fichier un ensemble de données appelé descripteur qui contient toutes les indications nécessaires aux repérages et aux autorisations et
interdictions d'accès.
On connaît de telles organisations, qui sont souvent arborescentes et hiérarchiques et o les relations entre les différents fichiers sont fixées par une série de répertoires liés entre eux et aux fichiers
finals par une relation du type "parents/enfants".
Une telle organisation n'est pas en soi très difficile à mettre en oeuvre, mais l'organisation des répertoires consomme beaucoup de place mémoire, et dès que la structure devient un peu complexe le volume utilisé par les descripteurs des différents répertoires et fichiers devient très important, ce qui est prohibitif dans une mémoire destinée à être placée dans
une carte à puce.
Pour pallier cet inconvénient, l'invention propose procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré, du type consistant à prévoir une organisation hiérarchique arborescente du type "parents-enfants" ayant en tête un répertoire principal MF suivi de répertoires secondaires DF et de fichiers élémentaires EF, principalement caractérisé en ce que l'on place dans la mémoire le répertoire principal en tête puis les répertoires secondaires et les fichiers élémentaires à la suite les uns des autres au fur et à mesure de leur création mais en respectant l'ordre hiérarchique, que l'on code le MF et les DF avec un premier mot binaire comprenant un digit ou un bit indiquant qu'il s'agit du MF ou d'un DF et un ensemble d'autres bits indiquant le niveau hiérarchique du répertoire et un 2 ème mot binaire indiquant le numéro du répertoire parent dans son niveau hiérarchique, et pour les DF un 3 ème mot binaire permettant de coder le numéro de ce DF à l'intérieur de son niveau hiérarchique, et que l'on code en outre les fichiers élémentaires EF avec un premier mot binaire comportant un bit indiquant qu'il s'agit d'un EF, ce bit étant l'inverse du bit correspondant du MF ou des DF et les autres bits de ce premier mot binaire indiquant le niveau hiérarchique de l'EF, et un deuxième mot binaire identique au troisième mot binaire du DF dont l'EF est
l'enfant.
D'autres particularités et avantages de l'invention
apparaîtront clairement dans la description suivante,
présentée à titre d'exemple non limitatif en regard des figures annexées qui représentent: La figure 1, un exemple d'organisation hiérarchique d'un ensemble de répertoires et de fichiers; la figure 2, le codage de l'ensemble de la figure 1 par le procédé selon l'invention; et la figure 3, un exemple de répartition de répertoires et de fichiers dans une mémoire par le
procédé selon l'invention.
On a représenté sur la figure 1 une structure arborescente et hiérarchisée organisée selon une relation parents/enfants permettant de mettre en oeuvre
le procédé selon l'invention.
Dans cet exemple les fichiers sont répartis sur
quatre niveaux O à 3.
Dans le niveau O on trouve un répertoire principal t dit MF qui est unique, n'a pas de parent mais peut avoir
des enfants du type DF ou EF comme définis ci-dessous.
Les autres éléments de cette organisation sont donc des répertoires secondaires appelés DF et des fichiers élémentaires appelés EF. Les répertoires secondaires DF peuvent avoir comme parent, soit le répertoire principal MF soit un autre DF Ils peuvent avoir des enfants, dont ils sont donc le parent, qui sont eux-mêmes soit d'autres répertoires
secondaires DF, soit des fichiers élémentaires EF.
Les fichiers EF sont ceux qui contiennent les données proprement dites nécessaires à la mise en oeuvre des applications, et les répertoires, tant le principal MF que les secondaires DF, ne contiennent que les données permettant au système d'exploitation d'aboutir aux fichiers EF à utiliser, en suivant les chemins qui y
aboutissent tout au long de l'arborescence.
Ainsi donc sur l'exemple de la figure 1, on a au niveau O le répertoire principal MF qui à trois fichiers
EFO comme enfants.
Au niveau 1 on trouve 3 répertoires secondaires DFO, DF 1 et DF 2 qui sont les enfants du MF DFO à 1 enfant unique EFO DF 1 à 2 enfants, un fichier EF 1 (de
niveau 1) et un répertoire secondaire DF 2-1 du niveau 2.
DF 2 lui n'a pas de fichier élémentaire enfant au niveau 1, mais il a comme enfants 2 répertoires secondaires
DFO-2 et DF 1-2 au niveau 2.
Dans ce niveau 2, DFO-2 a deux fichiers EFO comme enfants, et DF 1-2 et DF 2-1 ont respectivement les fichiers EF 1 et EF 2 comme enfants à ce niveau 2 Enfin au niveau 3, le DFO-2 du niveau 2 a un répertoire secondaire enfant DFO-2 qui a lui même un fichier enfant EFO Toujours dans ce niveau 3 le répertoire secondaire DF 2-1 du niveau 2 a un enfant répertoire secondaire
DF 1-1 qui a lui même un enfant fichier EF 1.
Comme on le voit sur cet exemple simple, tout le problème auquel répond l'invention est de coder de manière simple et efficace les répertoires et les fichiers pour que le système d'exploitation sache
toujours o il en est.
Dans l'exemple décrit, selon l'invention le codage d'un DF s'effectue sur 12 bits divisés en 3 quartets de 4 bits, et les codages du MF et des EF s'effectuent sur
8 bits répartis en 2 quartets de 4 bits.
Considérons tout d'abord le codage du MF et des DF Le 1 er quartet comprend 4 bits dont le 1 er (c'est à dire le bit de poids fort) est toujours un 1 pour indiquer qu'il s'agit d'un répertoire, qu'il soit principal ou secondaire Les -3 autres bits peuvent prendre des valeurs allant de O bo à 111, ce qui permet de coder 8 niveaux hiérarchiques Le 1 er niveau hiérarchique codé 000 correspond au MF, et les 7 autres, codés de 001 à 111 correspondent aux différents DF
situés en dessous du MF.
Le 2 ème quartet permet de coder le numéro du DF parent du DF codé en question, qui est situé bien entendu dans le niveau supérieur Comme ce quartet permet de coder de 0000 à 1111 en binaire, soit O à 15 en décimal ou O à F hexadécimal, ceci signifie qu'il n'y a que 16 DF parents possible dans chaque niveau supérieur et donc que ce système hiérarchique ne permet
de définir pour chaque niveau que 16 DF.
Les DF ont un 3 ème quartet qui permet de coder le numéro du DF dans un même niveau, pour différencier les 16 DF qui peuvent être présents dans un même niveau hiérarchique, comme on l'a vu ci-dessus Là aussi ce
quartet peut aller de O à F en hexadécimal.
On a représenté dans le tableau suivant les valeurs possible pour les 3 quartets en fonction du niveau hiérarchique, selon ce système de codage |Niv lQrt l|Qrt 2 J Qrt 31 Valeur Type I Caractéristique|
I I 1
| JI 0001 1 // $ 81 | MF |Unique,sans I I I I I I Ifrères
I IIIIII
| 1 I 1 0011 1 | O-F $ 91-y DF |N'ont qu'un I I I I I I Iparent (MF)
I II
1 2 1 01010 O-F O-F S Ax-y DF Tous les DF | 3 I 1 0111 O-F | O-F S Bx-y DF Inécessitent le | 4 | 1 1001 O-F O-F j S Cx-y DF 13 ème quartet I | 5 I 1 1011 O-F I O-F j S Dx-y" DF Ipour coder leurl j 6 Il 1101 O-F I O-F | S Ex-y | DF Inuméro dans le 7 1 111 O- F O-F S Fx-y DF lniveau j
I 1 I I I 1 I
Le contenu des quartets est donné pour le ler en binaire et pour le 2 ème et le 3 ème en hexadécimal, sauf pour celui du MF qui n'existe pas Par convention le 2 ème quartet du MF, qui n'a pas de parent, est codé à 1 ce qui entraîne que les 2 ème quartets des DF du ler niveau sont toujours à 1, puisque ces DF n'ont qu'un seul parent, qui est le MF lequel par définition à un
numéro 1.
On a placé dans la colonne valeur, selon une numération hexadécimale symbolisée par le signe $, le contenu possible des 3 quartets ( 2 pour le MF) en partant pour la valeur du MF d'une valeur conventionnelle $ 81, prévue pour que les fichiers EF du MF n'aient pas, compte tenu de la méthode de codage des i EF expliquée plus loin, une valeur $ 00, qui pourrait être gênante au niveau du système d'exploitation Le chiffre x est le numéro du parent et le chiffre y le numéro de création dans le niveau hiérarchique Ainsi donc on aura la relation, N étant un niveau hiérarchique donné: Xn=y (n-1) Cette convention signifie également que la numérotation du niveau commence à 8 pour le niveau 0, et on constate bien sur le tableau que les niveaux suivants
s'étagent de 9 à F en hexadécimal.
A titre d'exemple, un répertoire de valeur $C 3-5 est un DF de niveau 4, enfant de Bx-3 et il est le 5 ème
créé dans ce niveau.
Les fichiers EF sont codés sur 8 bits répartis en 2 quartets: Le ler quartet comprend un premier bit (poids fort) qui est toujours à O pour indiquer qu'il s'agit d'un EF, et 3 autres bits qui indiquent le niveau hiérarchique o se trouve le EF ainsi codé Il y a donc bien entendu 8 niveaux hiérarchiques possibles correspondant au MF, dont les fils sont codés par 3 bits 000, et aux 7 niveaux de DF possibles Le codage de ces 8 niveaux va
de 000 à 111.
On constate que ce type de codage correspond au complément à 8 du ler quartet du DF (ou du MF) dont le EF est l'enfant, ce qui facilite et simplifie le
fonctionnement du système d'exploitation.
Le 2 ème quartet de l'EF, qui peut prendre les valeurs binaires comprises entre 0000 et 1111, soit de O à 15 en décimal ou de O à F en hexadécimal, code le numéro du DF dont le EF est l'enfant, afin de pouvoir déterminer la filiation par rapport aux 16 DF possibles dans le niveau hiérarchique o se trouve le EF ainsi codé Ceci permet alors au système d'exploitation de remonter, ou de descendre, de proche en proche,
l'arborescence qui détermine le fichier EF à utiliser.
On a représenté sur le tableau suivant les contenus possibles des quartets pour les EF, ainsi que leurs
valeurs en hexadécimale.
III I II
j Niv j Qrt A Qrt B Valeur j Typej Caractéristique I 1 1 j 1 1 0 O 000 0001 $ 01 | EF Tous codés $ 01
1 0 001 | O-F $ 10-$ 1 FI EF|
2 O 010 j O-F $ 20-$ 2 FI EF 3 O 011 j O-F $ 30-$ 3 FI EF | 4 O 100 j O-F $ 40-$ 4 FlEF | O 101 | O-F $ 50-$ 5 Fr EF j 6 O 110 | O-F $ 60-$ 6 FlEF j 7 O 111 O O-F $ 70-$ 7 FI EFj
II I I I I I
On constate que les EF enfants du MF ont une valeur $ 01 qui provient justement de la valeur conventionnelle
$ 81 affectée au MF, comme on l'a vu plus haut.
Ainsi par exemple les EF enfants du DF de valeur
$C 2-5 auront une valeur $ 4-5.
On a représenté sur la figure 2 la même structure de mémoire que sur la figure 1, mais avec les valeurs de codage des différents répertoires et fichiers On constate que ceux-ci sont bien identifiables et qu'il est toujours possible de repérer un chemin allant du MF de valeur $ 81 à un DF quelconque, uniquement à partir des valeurs successives des DF Le cas de la sélection
des fichiers EF sera traité plus loin.
A titre de variante, on peut prévoir d'inverser les s I 2 ème et 3 ème quartet de codage des DF Cette variante pourra éventuellement être utile dans certains systèmes d'exploitations mais elle ne change rien au principe de
l'invention tel qu'il a été décrit jusqu'à présent.
On a représenté sur la figure 3 le schéma d'organisation d'une mémoire intégrée dans laquelle sont inscrits les différents répertoires et fichiers, selon
le procédé de l'invention décrit ci-dessus.
On suppose que la mémoire est lue séquentiellement, avec éventuellement des sauts possible à une adresse
située plus loin.
Le début de la mémoire est bien entendu occupé par une zone système 101 qui est lue lors de l'initialisation du microprocesseur, à la mise sous
tension par exemple.
Cette zone système est suivie immédiatement du
répertoire principal MF, codé $ 81, dans une zone 102.
Dans cet exemple, l'application sélectionnée correspond à un DF particulier, par exemple celui ayant la valeur $B 2-0, qui se trouve situé dans une zone 104 située en dessous du MF, à une distance variable de celui-ci Cette distance correspond à un ensemble de répertoires secondaires et de fichiers élémentaires
situés dans une zone 103.
En effet, selon l'invention, on place systématiquement les DF et les EF nouvellement créés après les parents dont ils sont issus, mais à une distance quelconque après eux Ainsi donc ce DF sélectionné dans la zone 104 est suivi d'une zone 105 comportant elle- même d'autres DF et EF Cette zone 105 est suivie d'une zone 106 comprenant le ler EF enfant du DF sélectionné, ce EF ayant la
valeur $ 3-0.
On trouve ensuite une zone quelconque 107, puis une zone 108 comprenant le 1 er DF enfant du DF sélectionné,
dont la valeur est donc $CO-O.
Immédiatement après ce ler DF enfant, on trouve
dans une zone 109 le 2 ème EF enfant du DF sélectionné.
Ce 2 ème EF enfant à une valeur $ 3-0 qui est la même que celle du ler EF enfant situé dans la zone 106 La distinction se fait parce que cet EF est situé physiquement dans la mémoire après le 1 er EF enfant Il ne peut pas y avoir de confusion quant à la filiation avec les DF, puisqu'en effet le 1 er quartet indique le niveau hiérarchique de l'EF enfant, qui est le même que celui du DF dont il est l'enfant, et que le 2 ème quartet indique le rang de création du DF parent dans le niveau hiérarchique Ainsi donc les 2 EF de valeur $ 3-0 ne peuvent être que les enfants du DF sélectionné de valeur $B 2-0 et la distinction entre eux vient de ce que le premier situé dans la zone 106 est au dessus du second
situé dans la zone 109.
Le reste de la mémoire, formant une zone 110, pourra contenir, au moins partiellement, des EF et des DF et pourra aussi comporter une partie libre, servant par exemple à stocker les résultats intermédiaires des
traitements auxquels a donné accès le DF sélectionné.
L'invention ainsi décrite porte donc sur le système de codage et sur la mise en place dans la mémoire Elle n'est pas limitée par les chiffres décrits ci-dessus En particulier on pourra prévoir d'utiliser par exemple 256 répertoires secondaires DF par niveau hiérarchique au lieu de 16 Dans un tel cas il faudra utiliser 4 bits supplémentaires pour coder le numéro du DF dans le niveau hiérarchique, et donc 4 bits supplémentaires pour rappeler le numéro du parent On aura donc besoin de 20 bits, c'est à dire 5 quartets, pour coder les répertoires secondaires DF Par conséquent, il faudra 12
bits pour coder les fichiers élémentaires EF.
Le codage selon l'invention occupe donc très peu d'espace, c'est à dire qu'il est très compact En outre il est très facile à mettre en place et il facilite également la gestion interne du système d'exploitation, ce qui permet de réduire en conséquence la taille du programme de gestion incorporé dans ce système d'exploitation.

Claims (4)

REVENDICATIONS
1 Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré, du type consistant à prévoir une organisation hiérarchique arborescente du type "parents- enfants"5 ayant en tête un répertoire principal MF suivi de répertoires secondaires DF et de fichiers élémentaires EF, caractérisé en ce que l'on place dans la mémoire ( 101-110) le répertoire principal ( 102) en tête puis les répertoires secondaires ( 104, 108) et les fichiers élémentaires ( 106,109) à la suite les uns des autres au fur et à mesure de leur création mais en respectant l'ordre hiérarchique, que l'on code le MF et les DF avec un premier mot binaire comprenant un bit indiquant qu'il s'agit du MF ou d'un DF et un ensemble d'autres bits15 indiquant le niveau hiérarchique du répertoire et un 2 ème mot binaire indiquant le numéro du répertoire parent dans son niveau hiérarchique, et pour les DF un 3 ème mot binaire permettant de coder le numéro de ce DF à l'intérieur de son niveau hiérarchique, et que l'on code en outre les fichiers élémentaires EF avec un premier mot binaire comportant un bit indiquant qu'il
s'agit d'un EF, ce bit étant l'inverse du bit correspondant du MF ou des DF et les autres bits de ce premier mot binaire indiquant le niveau hiérarchique de25 l'EF, et un deuxième mot binaire identique au troisième mot binaire du DF (ou MF) dont le EF est l'enfant.
2 Procédé selon la revendication 1, caractérisé en ce que l'on interverti les rôles des 2 ème et 3 ème
mots binaires des DF.
3 Procédé selon l'une quelconque des
revendications 1 et 2, caractérisé en ce que les mots
binaires sont des quartets de 4 bits.
4 Procédé selon l'une quelconque des
revendications 1 à 3, caractérisé en ce que le ler bit
du ler quartet du MF ou du DF est un 1, que le ler bit du ler quartet des EF est un 0, et que le ler quartet d'un EF est le complément à 8 du ler quartet du DF dont
il est l'enfant.
Procédé selon l'une quelconque des
revendications 1 à 4, caractérisé en ce que la valeur
hexadécimale du MF est codée à une valeur
conventionnelle $ 81.
FR9208048A 1992-06-30 1992-06-30 Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré. Expired - Fee Related FR2693008B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9208048A FR2693008B1 (fr) 1992-06-30 1992-06-30 Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré.
PCT/FR1993/000602 WO1994000822A1 (fr) 1992-06-30 1993-06-17 Procede de reconnaissance des fichiers dans une memoire, notamment une memoire pour carte a circuit integre

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9208048A FR2693008B1 (fr) 1992-06-30 1992-06-30 Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré.

Publications (2)

Publication Number Publication Date
FR2693008A1 true FR2693008A1 (fr) 1993-12-31
FR2693008B1 FR2693008B1 (fr) 1994-08-26

Family

ID=9431361

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9208048A Expired - Fee Related FR2693008B1 (fr) 1992-06-30 1992-06-30 Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré.

Country Status (2)

Country Link
FR (1) FR2693008B1 (fr)
WO (1) WO1994000822A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2774189A1 (fr) * 1998-01-23 1999-07-30 Fujitsu Ltd Procede de gestion d'application et appareil de traitement d'information utilisant le procede

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752072B1 (fr) * 1996-08-01 1999-01-29 Solaic Sa Carte a circuit integre comportant des fichiers classes selon une arborescence
FR2790321B1 (fr) * 1999-02-25 2001-08-24 St Microelectronics Sa Procede de gestion de l'espace de stockage d'une memoire, memoire et dispositif d'inscription en memoire geres selon ledit procede

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2611289A1 (fr) * 1987-02-20 1988-08-26 Toshiba Kk Dispositif electronique portatif

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2611289A1 (fr) * 1987-02-20 1988-08-26 Toshiba Kk Dispositif electronique portatif

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PROCEEDINGS OF THE ANNUAL INTERNATIONAL CONFERENCE OF THE IEEE ENGINEERING IN MEDICINE AND BIOLOGY SOCIETY vol. 2, 12 Novembre 1989, pages 777 - 778 P. FRENGER MD. 'MCard/FS: A file manager for memory cards' *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2774189A1 (fr) * 1998-01-23 1999-07-30 Fujitsu Ltd Procede de gestion d'application et appareil de traitement d'information utilisant le procede
US7308433B1 (en) 1998-01-23 2007-12-11 Fujitsu Limited Application managing method and information processing apparatus using the method

Also Published As

Publication number Publication date
FR2693008B1 (fr) 1994-08-26
WO1994000822A1 (fr) 1994-01-06

Similar Documents

Publication Publication Date Title
CA2052656C (fr) Carte a microprocesseur concue pour recevoir des programmes multiples en memoire programmable
FR2801118A1 (fr) Procede de chargement d'applications dans un systeme embarque multi-application, systeme embarque correspondant, et procede d'execution d'une application du systeme embarque
FR2635891A1 (fr) Dispositif electronique portatif comportant des donnees-cle limitant l'acces a la memoire
FR2646942A1 (fr) Carte a circuit integre
FR2824160A1 (fr) Conteneur generique configurable de facon dynamique
FR2677146A1 (fr) Systeme et methode de gestion de memoire de donnees avec attribution d'espace de memoire selon la classe de services demandee.
EP2786317B1 (fr) Ecriture de données dans une mémoire non volatile de carte à puce
FR2612316A1 (fr) Carte a circuits integres ayant une capacite de verification d'erreur interne
FR2608807A1 (fr) Systeme multiprocesseur et procede d'equilibrage de charge pour ledit systeme
WO1999049426A1 (fr) Procede de commutation d'applications sur une carte a puce multi-applicative
FR2801991A1 (fr) Procede et dispositif de recherche d'images basee sur le contenu prenant en compte le contenu de regions d'interet
FR2807849A1 (fr) Procede et systeme de recherche et d'aide au choix
FR3075444A1 (fr) Systeme comportant une memoire adaptee a mettre en oeuvre des operations de calcul
FR2774189A1 (fr) Procede de gestion d'application et appareil de traitement d'information utilisant le procede
FR3055992A1 (fr) Gestion d'index dans une memoire flash
EP0568424A1 (fr) Procédé d'élaboration automatique d'une représentation implicite des impliquants premiers d'une fonction
EP1359550A1 (fr) Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
FR2693008A1 (fr) Procédé de reconnaissance des fichiers dans une mémoire, notamment une mémoire pour carte à circuit intégré.
EP1912170A1 (fr) Dispositif informatique de corrélation propagative
EP1029312B1 (fr) Procede de gestion securise d'une memoire
FR2918483A1 (fr) Dispositif electronique portable et procede de gestion de fichier destine a etre utilise dans un dispositif electronique portable
FR2787216A1 (fr) Procede de stockage et d'exploitation d'unites d'information dans un module de securite, et module de securite associe
FR2901037A1 (fr) Procede et dispositif de generation de motifs structurels de reference aptes a representer des donnees hierarchisees
FR2538928A1 (fr) Unite de traitement de donnees pourvue d'une section de commande qui comporte un generateur d'adresses destine a produire des adresses composees de parties d'adresses caracteristiques
WO2003003701A1 (fr) Module d'identification d'abonne et terminal associe

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090228