FR2692056A1 - Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles. - Google Patents

Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles. Download PDF

Info

Publication number
FR2692056A1
FR2692056A1 FR9206834A FR9206834A FR2692056A1 FR 2692056 A1 FR2692056 A1 FR 2692056A1 FR 9206834 A FR9206834 A FR 9206834A FR 9206834 A FR9206834 A FR 9206834A FR 2692056 A1 FR2692056 A1 FR 2692056A1
Authority
FR
France
Prior art keywords
data
network
reordering
networks
subsets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9206834A
Other languages
English (en)
French (fr)
Other versions
FR2692056B1 (enrdf_load_stackoverflow
Inventor
Demeure Alain
Verdier Celine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9206834A priority Critical patent/FR2692056A1/fr
Publication of FR2692056A1 publication Critical patent/FR2692056A1/fr
Application granted granted Critical
Publication of FR2692056B1 publication Critical patent/FR2692056B1/fr
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
FR9206834A 1992-06-05 1992-06-05 Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles. Granted FR2692056A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9206834A FR2692056A1 (fr) 1992-06-05 1992-06-05 Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9206834A FR2692056A1 (fr) 1992-06-05 1992-06-05 Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles.

Publications (2)

Publication Number Publication Date
FR2692056A1 true FR2692056A1 (fr) 1993-12-10
FR2692056B1 FR2692056B1 (enrdf_load_stackoverflow) 1997-02-28

Family

ID=9430476

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9206834A Granted FR2692056A1 (fr) 1992-06-05 1992-06-05 Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles.

Country Status (1)

Country Link
FR (1) FR2692056A1 (enrdf_load_stackoverflow)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2438296A1 (fr) * 1978-10-05 1980-04-30 Burroughs Corp Reseau d'alignement avec acces parallele
EP0117220A2 (en) * 1983-02-18 1984-08-29 Goodyear Aerospace Corporation Staging memory for massively parallel processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2438296A1 (fr) * 1978-10-05 1980-04-30 Burroughs Corp Reseau d'alignement avec acces parallele
EP0117220A2 (en) * 1983-02-18 1984-08-29 Goodyear Aerospace Corporation Staging memory for massively parallel processor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
15TH ANNUAL INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE, CONFERENCE PROCEEDINGS 30 Mai - 2 Juin 1988, Honolulu, US, IEEE, New York US, pages 232 - 239; D. LEE:' Scrambled storage for parallel memory systems' *

Also Published As

Publication number Publication date
FR2692056B1 (enrdf_load_stackoverflow) 1997-02-28

Similar Documents

Publication Publication Date Title
EP0558125B1 (fr) Processeur neuronal à cellules synaptiques reparties
FR3088767A1 (fr) Circuit memoire adapte a mettre en oeuvre des operations de calcul
EP0204603A1 (fr) Circuit de calcul rapide de la transformée en cosinus, directe ou inverse, d'un signal discret
WO2010037570A1 (fr) Dispositif de traitement en parallele d'un flux de donnees
FR2480545A1 (fr) Dispositif et procede pour imprimer un deplacement angulaire a une image de television
EP0184494A1 (fr) Système pour la transmission simultanée de blocs données ou de vecteurs entre une mémoire et une ou plusieurs unités de traitement de données
FR2632470A1 (fr) Dispositif de traitement numerique d'images pour l'obtention d'effets speciaux geometriques
EP0298002B1 (fr) Mémoire de transposition pour circuit de traitement de données
FR2665275A1 (fr) Multiplieur cellulaire en arbre de type gradin inverse et son procede de realisation.
FR2618282A1 (fr) Procedes et appareils d'emmagasinage de signaux video numeriques.
FR3083890A1 (fr) Processeur ntt par flot
FR2692056A1 (fr) Procédé d'accès, et réseau de permutation pour mémoire à accès parallèles.
EP1125205A1 (fr) Memoire a acces vectoriel
FR3068798A1 (fr) Procede de generation d'un agencement de circuit 3d a partir d'un agencement de circuit 2d
EP0183610B1 (fr) Mémoire vive et circuit d'interpolation linéaire en comportant application
EP3394799A1 (fr) Circuit electronique, notamment apte a l'implementation de reseaux de neurones a plusieurs niveaux de precision
EP2795474B1 (fr) Systeme et procede de communication entre un circuit d'acquisition et un circuit de traitement de donnees
EP2366246B1 (fr) Circuit intégré matriciel et notamment capteur d'image de grande dimension
EP0667969A1 (fr) Dispositif electronique de calcul d'une transformee de fourier et procede pour minimiser la taille des chemins de donnees internes d'un tel dispositif
WO2013124449A1 (fr) Dispositif auto-configurable d'entrelacement/desentrelacement de trames de donnees
EP2901411B1 (fr) Dispositif de decomposition d'images par transformee en ondelettes
EP0407311A1 (fr) Circuit de brassage de données
FR2660510A1 (fr) Procede et dispositif d'interconnexion programmable entre deux ensembles de circuits electroniques et application a un circuit logique programmable.
WO2006042736A1 (fr) Systeme de processeur parallele reconfigurable, modulaire et hierarchique
EP0674444A1 (fr) Filtre de matrices de pixels

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse

Effective date: 20060228