FR2690276A1 - IC with complementary heterojunction field effect transistors - Google Patents
IC with complementary heterojunction field effect transistors Download PDFInfo
- Publication number
- FR2690276A1 FR2690276A1 FR9204635A FR9204635A FR2690276A1 FR 2690276 A1 FR2690276 A1 FR 2690276A1 FR 9204635 A FR9204635 A FR 9204635A FR 9204635 A FR9204635 A FR 9204635A FR 2690276 A1 FR2690276 A1 FR 2690276A1
- Authority
- FR
- France
- Prior art keywords
- layer
- band
- channel transistor
- integrated circuit
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 title claims description 13
- 230000005669 field effect Effects 0.000 title claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 30
- 238000010586 diagram Methods 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 244000309466 calf Species 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000006835 compression Effects 0.000 abstract description 3
- 238000007906 compression Methods 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 87
- 230000000694 effects Effects 0.000 description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910000756 V alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Abstract
Description
Circuit intégré à transistors complémentaires
à effet de champ à hétérojonction
L'invention concerne les circuits intégrés à transistors complémentaires à effet de champ à canal p et à canal n.Integrated circuit with complementary transistors
heterojunction field effect
The invention relates to integrated circuits with complementary p-channel and n-channel field effect transistors.
À cet égard, les circuits intégrés numériques CMOS silicium constituent une technologie extrêmement intéressante grâce à leur faible consommation, qui peut atteindre des valeurs aussi basses que 0,3 pLW par bit de mémoire et qui permet donc une intégration à grande échelle de circuits numériques complexes. In this respect, silicon CMOS digital integrated circuits constitute an extremely interesting technology thanks to their low consumption, which can reach values as low as 0.3 pLW per bit of memory and which therefore allows large-scale integration of complex digital circuits. .
Cette technologie ne permet cependant pas d'obtenir des circuits très rapides, en raison du temps de propagation relativement long des CMOS silicium ; le temps d'accès des mémoires réalisées de cette manière est ainsi de l'ordre de 10 ns. However, this technology does not allow very fast circuits to be obtained, due to the relatively long propagation time of the silicon CMOS; the access time of the memories produced in this way is thus of the order of 10 ns.
Si l'on souhaite une plus grande rapidité, il est nécessaire de réaliser les circuits selon une autre technologie, par exemple à partir de transistors bipolaires ECL sur silicium, qui autorisent des temps d'accès de l'ordre de 1 ns. If greater speed is desired, it is necessary to make the circuits according to another technology, for example from ECL bipolar transistors on silicon, which allow access times of the order of 1 ns.
Mais ces circuits consomment une puissance beaucoup plus importante, de l'ordre de centaines de microwatts par bit. But these circuits consume much more power, of the order of hundreds of microwatts per bit.
Une autre voie possible consiste à utiliser, au lieu du silicium, des alliages III-V, notamment en réalisant les circuits à partir de
MESFETs (MEtal-Semiconductor Field-Effect Transistors : transistors métal-semiconducteur à effet de champ) sur GaAs, dont les paramètres de rapidité et de consommation se situent à des valeurs de l'ordre de 0,8 ns pour 500 IlW. Mais ces valeurs intermédiaires, qui ne réalisent qu'un compromis entre rapidité et consommation, ne permettent pas à cette technologie de trouver de débouchés industriels importants.Another possible way consists in using, instead of silicon, III-V alloys, in particular by making the circuits from
MESFETs (MEtal-Semiconductor Field-Effect Transistors: metal-semiconductor field effect transistors) on GaAs, whose parameters of speed and consumption are at values of the order of 0.8 ns for 500 IlW. But these intermediate values, which only achieve a compromise between speed and consumption, do not allow this technology to find significant industrial outlets.
Les circuits les plus rapides que l'on ait pu réaliser jusqu'à présent comportent une hétérojonction AIGaAs/GaAs et sont réalisés à base de HEMTs (High Electron Mobility Transistors : transistors à grande mobilité électronique), composants également connus sous le sigle TEGFETs (Two-Dimensional Electron Gas Field-Effect Transistors : transistors à effet de champ à gaz d'électrons bidimension nel) dont le temps de propagation est de l'ordre de 25 à 30 ps par porte logique. Mais leur consommation élevée, de l'ordre de 4 mW par porte, rend très difficile une intégration à grande échelle. The fastest circuits that we have been able to achieve so far include an AIGaAs / GaAs heterojunction and are made based on HEMTs (High Electron Mobility Transistors), components also known by the acronym TEGFETs ( Two-Dimensional Electron Gas Field-Effect Transistors: two-dimensional electron gas field effect transistors whose propagation time is around 25 to 30 ps per logic gate. However, their high consumption, of the order of 4 mW per door, makes large-scale integration very difficult.
Plus récemment encore, il a été proposé de réaliser des circuits intégrés à hétéroj onction A1GaAs/GaInAs, technologie particulièrement intéressante car elle utilise, comme dans le cas des CMOS, des transistors complémentaires, à canal n et p. On pourra se référer par exemple à D.E. Grider et al., Development of Static Random
Access Memories Using Complementary Heterostructure Insulated
Gate Field Effect Transistor Technology, GaAs IC Symposium Digest 1990, p. 143. Cette technique permet de réaliser des circuits intégrés à très faible consommation, de l'ordre de 64 RW par porte, avec un relativement faible temps de propagation, de l'ordre de 200 ps. On a ainsi pu réaliser des mémoires statiques SRAM 4 Kbits avec des performances remarquables de 3,5 ns de temps d'accès et une consommation très faible de 183 mW (voir D.E. Grider et al.,
Delta-Doped Complementary Heterostructure FETs with High Y
Value Pseudomorphic InyGalyAs Channels for Ultra-Low Power
Digital IC Applications, IEDM Digest 1991, p. 235).More recently still, it has been proposed to produce integrated circuits with heterojunction A1GaAs / GaInAs, a particularly interesting technology because it uses, as in the case of CMOS, complementary transistors, with n and p channel. We can refer for example to DE Grider et al., Development of Static Random
Access Memories Using Complementary Heterostructure Insulated
Gate Field Effect Transistor Technology, GaAs IC Symposium Digest 1990, p. 143. This technique makes it possible to produce integrated circuits with very low consumption, of the order of 64 RW per door, with a relatively short propagation time, of the order of 200 ps. We have thus been able to produce 4 Kbits SRAM static memories with remarkable performance of 3.5 ns of access time and a very low consumption of 183 mW (see DE Grider et al.,
Delta-Doped Complementary Heterostructure FETs with High Y
Value Pseudomorphic InyGalyAs Channels for Ultra-Low Power
Digital IC Applications, IEDM Digest 1991, p. 235).
L'invention concerne ce type de composant à hétérojonction AlGaAs/GaInAs, et a pour objet de pallier un certain nombre d'imperfections et de limitations (que l'on exposera en plus amples détails plus bas) des composants connus proposés jusqu a présent. The invention relates to this type of AlGaAs / GaInAs heterojunction component, and aims to overcome a number of imperfections and limitations (which will be explained in more detail below) of the known components proposed so far.
Plus précisément, l'un des buts de la présente invention est de proposer un choix approprié des épaisseurs et des compositions des couches épitaxiales de ces structures qui permette de réaliser des circuits complémentaires dont les transistors à canal p ont des performances équivalentes à celles des transistors à canal n. Tel n'était pas le cas jusqu'à présent, les transistors à canal p présentant, dans le meilleur des cas, des transconductances plus de quatre fois inférieures à celles des transistors à canal n; on exposera en détail plus loin les phénomènes physiques qui sont à l'origine de ces différences. More specifically, one of the aims of the present invention is to propose an appropriate choice of thicknesses and compositions of the epitaxial layers of these structures which makes it possible to produce complementary circuits whose p-channel transistors have performances equivalent to those of the transistors at channel n. Such was not the case until now, the p-channel transistors having, in the best of cases, transconductances more than four times lower than those of the n-channel transistors; the physical phenomena which are at the origin of these differences will be explained in detail below.
À cet effet, le composant de l'invention, qui est du type comportant une hétérojonction formée entre une couche comprenant un matériau semiconducteur III-V à grande bande interdite et une cou che comprenant un matériau semiconducteur III-V à petite bande interdite dont le désaccord de maille cristalline avec le reste de la structure est tel que cette couche comprenant le matériau à petite bande interdite soit sous contrainte uniaxiale de compression dans le plan de la couche, cette hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sous-bandes de type HH et LH, est caractérisé en ce que la composition du matériau à petite bande interdite est choisie de manière que la séparation en énergie des sous-bandes
HH1, HH2 et LH1 soit telle que le peuplement de la sous-bande LH1 soit essentiellement négligeable et que le courant de fuite de grille du transistor à canal p soit essentiellement indépendant des trous lourds HHi et HH2 de faible transparence tunnel, et l'épaisseur de la couche comprenant le matériau à grande bande interdite est choisie plus faible pour le transistor à canal p que pour le transistor à canal n, le rapport de ces épaisseurs respectives étant un rapport prédéterminé fonction de la transparence tunnel relative des trous peuplant les sous-niveaux HHi et HH2 par rapport à celle des électrons.To this end, the component of the invention, which is of the type comprising a heterojunction formed between a layer comprising a III-V semiconductor material with a large band gap and a layer comprising a III-V semiconductor material with small band gap whose crystalline mesh mismatch with the rest of the structure is such that this layer comprising the material with a small prohibited band is under uniaxial compression stress in the plane of the layer, this heterojunction defining in the valence band diagram of the heterostructure, at the level of the layer comprising the material with a small forbidden band, a quantum well comprising sub-bands of the HH and LH type, is characterized in that the composition of the material with a small forbidden band is chosen so that the energy separation of the sub-bands
HH1, HH2 and LH1 is such that the population of the LH1 sub-band is essentially negligible and that the gate leakage current of the p-channel transistor is essentially independent of the heavy holes HHi and HH2 of low tunnel transparency, and the thickness of the layer comprising the material with a large band gap is chosen to be lower for the p-channel transistor than for the n-channel transistor, the ratio of these respective thicknesses being a predetermined ratio as a function of the relative tunnel transparency of the holes populating the sub- HHi and HH2 levels compared to that of the electrons.
Avantageusement, le matériau à grande bande interdite est AlxGa1 xAs et le matériau à petite bande interdite est GaJ,Inl ces matériaux étant épitaxiés sur un substrat de GaAs. Advantageously, the material with a large band gap is AlxGa1 xAs and the material with a small band gap is GaJ, Inl these materials being epitaxial on a GaAs substrate.
Dans ce cas, avantageusement, la teneur en indium (1-y)In de
GayIn1-yAs est supérieure à 0,25 environ, de manière que la séparation en énergie des sous-bandes HH1 et LH1 soit supérieure à 200 mV environ, la teneur en aluminium XAl de AIxGa1 xAs est supérieure ou égale à 0,70 environ, et ledit rapport prédéterminé est de 1,25 environ.In this case, advantageously, the indium (1-y) In content of
GayIn1-yAs is greater than approximately 0.25, so that the energy separation of the HH1 and LH1 sub-bands is greater than approximately 200 mV, the aluminum content XAl of AIxGa1 xAs is greater than or equal to approximately 0.70, and said predetermined ratio is about 1.25.
Dans une forme de mise en oeuvre avantageuse, la couche comprenant le matériau à grande bande interdite comporte un empilement épitaxial composé d'une première couche élémentaire de AlxGa1 xAs, d'une deuxième couche élémentaire de GaAs mince, et d'une troisième couche élémentaire de AlxGa1-xAs, les épaisseurs de la première et de la troisième couches élémentaires sont choisies de manière que le rapport de l'épaisseur totale de la première et de la troisième couches élémentaires à l'épaisseur de la seule première couche élémentaire soit égal audit rapport prédéterminé, et la grille du transistor à canal p est disposée de manière à assurer la prise de contact sur la deuxième couche élémentaire. In an advantageous embodiment, the layer comprising the material with a large band gap comprises an epitaxial stack consisting of a first elementary layer of AlxGa1 xAs, a second elementary layer of thin GaAs, and a third elementary layer of AlxGa1-xAs, the thicknesses of the first and third elementary layers are chosen so that the ratio of the total thickness of the first and third elementary layers to the thickness of the only first elementary layer is equal to said predetermined ratio, and the gate of the p-channel transistor is arranged so as to ensure contact with the second elementary layer.
En variante, le matériau à grande bande interdite peut être AlzEl zAs et le matériau à petite bande interdite GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat de bP. As a variant, the material with a large band gap may be AlzEl zAs and the material with a small band gap GayIn1-yAs, these materials being epitaxial on a bP substrate.
#
On va maintenant exposer en détail l'invention, en référence aux figures annexées ; on notera que, sur toutes les figures, les mêmes références désignent toujours des éléments identiques.#
We will now describe in detail the invention, with reference to the appended figures; it will be noted that, in all the figures, the same references always designate identical elements.
La figure 1 montre la structure générale de départ de l'invention, avec deux transistors, respectivement à canal n et à canal p. FIG. 1 shows the general starting structure of the invention, with two transistors, respectively with n-channel and with p-channel.
Les figures 2a, 2b et 2c montrent l'allure de la bande de conduction et de la bande de valence pour la structure de la figure 1, respectivement au repos, dans le cas de l'application d'une tension de grille positive (pour le transistor à canal n) et dans le cas de l'application d'une tension de grille négative (pour le transistor à canal p). Figures 2a, 2b and 2c show the shape of the conduction band and the valence band for the structure of Figure 1, respectively at rest, in the case of the application of a positive gate voltage (for the n-channel transistor) and in the case of the application of a negative gate voltage (for the p-channel transistor).
La figure 3 représente, avec l'énergie en fonction du vecteur d'onde, le schéma de bande de valence de GaAs et GaInAs, dans le cas d'un matériau non contraint. FIG. 3 represents, with the energy as a function of the wave vector, the valence band diagram of GaAs and GaInAs, in the case of an unconstrained material.
La figure 4 illustre schématiquement la structure d'une hétérojonction contrainte et la nature des contraintes subies. Figure 4 schematically illustrates the structure of a constrained heterojunction and the nature of the stresses experienced.
la figure 5 est homologue de la figure 3, pour le matériau contraint de la figure 4. FIG. 5 is equivalent to FIG. 3, for the constrained material of FIG. 4.
Les figures 6a et 6b illustrent l'allure de bande de valence, respectivement au repos et avec application d'une tension négative de grille, d'une structure contrainte, AlxGa1-xAs/GayIn1-yAs/AlxGa1-xAs du type de celle de la figure 4. FIGS. 6a and 6b illustrate the shape of the valence band, respectively at rest and with application of a negative grid voltage, of a constrained structure, AlxGa1-xAs / GayIn1-yAs / AlxGa1-xAs of the type of that of Figure 4.
Les figures 7a et 7b sont homologue des figures 6a et 6b, avec un puits quantique non symétrique, correspondant à une structure contrainte AlxGa1 xAs/GayInl yAs/GaAs. Figures 7a and 7b are homologous to Figures 6a and 6b, with a non-symmetric quantum well, corresponding to a constrained structure AlxGa1 xAs / GayInl yAs / GaAs.
La figure 8 montre, dans son état initial, l'empilement de couches permettant de réaliser le composant de l'invention, avant gravure. FIG. 8 shows, in its initial state, the stack of layers making it possible to produce the component of the invention, before etching.
La figure 9 montre cette même structure après gravure, avec une paire de transistors complémentaires à canal n et à canal p. FIG. 9 shows this same structure after etching, with a pair of complementary n-channel and p-channel transistors.
#
Sur la figure 1, on a représenté de façon schématique la structure de base, connue en tant que telle, dont est dérivée l'invention. Cette structure comporte successivement:
- un substrat 1 en GaAs,
- une couche tampon 2, également de GaAs ou constituée d'un
empilement GaAs/AlGaAs, mais avec des caractéristiques chi
miques (pureté) et cristallographiques parfaitement contrô
lées, sur une épaisseur de 500 nm (cette valeur d'épaisseur,
comme toutes celles qui suivent, étant sauf indication con
traire une valeur typique donnée uniquement à titre indica
tif),
- un dopage volumique ou planaire ( dopage ) 3 au silicium,
- une couche 4 de GaAs, de 3 nm d'épaisseur environ,
- une couche 5 de GayIn1-yAs, de 15 nm d'épaisseur, avec une
teneur en gallium YGa de l'ordre de 0,75 à 0,85 environ (ici
comme dans la suite, toutes les teneurs sont indiquées en frac
tions molaires),
- une couche 6 de AlxGal xAs, de 25 nm d'épaisseur, avec une
teneur en aluminium xAl de l'ordre de 0,75 environ, et
- une couche protectrice 7 de GaAs, de 3 nm d'épaisseur.#
In Figure 1, there is shown schematically the basic structure, known as such, from which the invention is derived. This structure successively includes:
- a GaAs substrate 1,
a buffer layer 2, also of GaAs or made up of a
GaAs / AlGaAs stacking, but with chi characteristics
mics (purity) and perfectly controlled crystallography
over a thickness of 500 nm (this thickness value,
like all of the following, being unless otherwise indicated
milk a typical value given only as an indica
tif),
- a volume or planar doping (doping) 3 with silicon,
a layer 4 of GaAs, approximately 3 nm thick,
- a layer 5 of GayIn1-yAs, 15 nm thick, with a
Gallium YGa content of around 0.75 to 0.85 (here
as in the following, all the contents are indicated in frac
molar positions),
- a layer 6 of AlxGal xAs, 25 nm thick, with a
aluminum content xAl of around 0.75, and
- a protective layer 7 of GaAs, 3 nm thick.
On notera incidemment que d'autres alliages III-V que ceux indiqués peuvent être utilisés, par exemple une couche 6 de Alz1nizAS sur une couche 5 de GaInAs, etc., les teneurs des différents constituants étant choisies de manière notamment à adapter les paramètres de maille de AlzInl zAs, sur un substrat InP. It will be noted incidentally that other III-V alloys than those indicated can be used, for example a layer 6 of Alz1nizAS on a layer 5 of GaInAs, etc., the contents of the various constituents being chosen so as in particular to adapt the parameters of AlzInl zAs mesh, on an InP substrate.
Par ailleurs, toutes les couches formant cette structure de départ sont, à l'exception du dopage planaire, des couches non dopées. Furthermore, all the layers forming this starting structure are, with the exception of planar doping, undoped layers.
On peut former sur cette structure des transistors à effet de champ à canal n et à canal p en implantant des zones dopées, respectivement n+ et p+ référencées 8 et 9, pénétrant jusqu'à la couche 3, et en formant en surface des électrodes S, D et G de source, de drain et de grille, de manière en elle-même tout à fait classique. It is possible to form on this structure n-channel and p-channel field effect transistors by implanting doped zones, respectively n + and p + referenced 8 and 9, penetrating to layer 3, and by forming electrodes S on the surface. , D and G of source, drain and gate, in itself quite classic.
On peut ainsi réaliser des circuits logiques à transistors complémentaires à canal n et p. Dans le cas du transistor à canal n, si l'on applique à sa grille une tension fortement positive, supérieure à une tension de seuil VTn, il via s'accumuler des électrons dans la couche 5 de GayInl yAs, formant ainsi alors un canal de type n. Inversement, dans le cas du transistor à canal p, si l'on applique une tension de grille fortement négative, inférieure à une tension de seuil VTP, il va s'accumuler des trous dans la couche 5 de GayIn1-yAs, formant ainsi alors un canal de type p. It is thus possible to produce logic circuits with complementary transistors with n and p channel. In the case of the n-channel transistor, if a strongly positive voltage is applied to its gate, greater than a threshold voltage VTn, it will accumulate electrons in layer 5 of GayInl yAs, thus forming a channel of type n. Conversely, in the case of the p-channel transistor, if we apply a strongly negative gate voltage, lower than a threshold voltage VTP, it will accumulate holes in layer 5 of GayIn1-yAs, thus forming a p-type channel.
Les figures 2a, 2b et 2c montrent la configuration correspondante de la bande de conduction Ec et de la bande de valence Ev respectivement au repos, pour une tension de grille positive (donc correspondant au transistor à canal n) et pour une tension de grille négative (donc correspondant au transistor à canal p). VG représente la tension de grille appliquée (nulle, positive ou négative selon le cas) et
EF représente le niveau de Fermi. La référence 10 indique l'endroit où s' accumulent les électrons dans le cas du transistor à canal n, et la référence 11 indique l'endroit où s'accumulent les trous dans le cas du transistor à canal p.Figures 2a, 2b and 2c show the corresponding configuration of the conduction band Ec and the valence band Ev respectively at rest, for a positive gate voltage (therefore corresponding to the n-channel transistor) and for a negative gate voltage (therefore corresponding to the p-channel transistor). VG represents the applied gate voltage (zero, positive or negative depending on the case) and
EF represents the Fermi level. The reference 10 indicates the place where the electrons accumulate in the case of the n-channel transistor, and the reference 11 indicates the place where the holes accumulate in the case of the p-channel transistor.
On va montrer que les conditions respectives de conduction de ces trous et de ces électrons sont notablement différentes, entrai- nant, dans les structures réalisées jusqu'à présent, une très grande discordance entre les propriétés des transistors à canal n et celles des transistors à canal p intégrés dans un même circuit. We will show that the respective conduction conditions of these holes and these electrons are significantly different, resulting, in the structures produced so far, a very large discrepancy between the properties of the n-channel transistors and those of the n-channel transistors. p channel integrated in the same circuit.
En effet, on sait que dans GaAs ou GaInAs les électrons ont une faible masse effective m eux tandis que les trous ont une forte masse effective mh (on rappelle que la masse effective correspond à une moyenne statistique) ; en d'autres termes, la mobilité des électrons est élevée, mais celle des trous est très faible. Indeed, we know that in GaAs or GaInAs the electrons have a low effective mass m them while the holes have a strong effective mass mh (we recall that the effective mass corresponds to a statistical average); in other words, the mobility of the electrons is high, but that of the holes is very low.
Pour remédier à cet inconvénient empêchant la réalisation de circuits logiques complémentaires rapides, il a été proposé par G.C. To overcome this drawback preventing the realization of fast complementary logic circuits, it has been proposed by G.C.
Osbourn et al., Electron and Hole Effective Masses for Tu'o-Dimen- sional Transport in Strained-Layer Superlattices, Superlattices and
Microstructures, Vol. 1, No. 3, p. 223 (1985), d'associer GaInAs avec
GaAs ou AlGaAs afin de créer une couche contrainte de GaInAs ayant pour effet de réduire la masse effective des trous par mise en oeuvre de phénomènes physiques complexes, que l'on va expliquer succintement ci-dessous.Osbourn et al., Electron and Hole Effective Masses for Tu'o-Dimensional Transport in Strained-Layer Superlattices, Superlattices and
Microstructures, Vol. 1, No. 3, p. 223 (1985), to associate GaInAs with
GaAs or AlGaAs in order to create a constrained layer of GaInAs having the effect of reducing the effective mass of the holes by the implementation of complex physical phenomena, which will be briefly explained below.
Dans un matériau non contraint, la bande de valence de GaAs ou
GaInAs est scindée en deux bandes dont la courbure est très nettement séparée. La figure 3 représente dans le plan (, 10 (énergie en fonction du vecteur d'onde) le schéma de la bande de valence dans ce cas : l'une des bandes, référencée HH > est appelée bande de trous lourds , et l'autre, référence LH, est appelée bande de trous légers . On sait que la masse effective des trous est inversement proportionnelle à la courbure de la bande, selon la relation:
* h2 l (a2laK2) (1) où Il est la constante de Planck, est l'énergie et K est le vecteur d'onde.In unconstrained material, the valence band of GaAs or
GaInAs is split into two bands, the curvature of which is very clearly separated. FIG. 3 represents in the plane (, 10 (energy as a function of the wave vector) the diagram of the valence band in this case: one of the bands, referenced HH> is called the band of heavy holes, and the another, reference LH, is called a strip of light holes. We know that the effective mass of the holes is inversely proportional to the curvature of the strip, according to the relation:
* h2 l (a2laK2) (1) where It is the Planck constant, is the energy and K is the wave vector.
Si l'on considère maintenant un matériau contraint, par exemple, comme illustré figure 4, une couche mince de GaInAs comprise entre deux couches de GaAs ou AlGaAs, dans le plan parallèle à l'interface la couche de GaInAs subit une compression, schématisée par les flèches 12, tandis que dans le plan perpendiculaire elle subit une tension, schématisée par la flèche 13. If we now consider a constrained material, for example, as illustrated in FIG. 4, a thin layer of GaInAs comprised between two layers of GaAs or AlGaAs, in the plane parallel to the interface the layer of GaInAs undergoes compression, diagrammatically represented by arrows 12, while in the perpendicular plane it undergoes a tension, shown diagrammatically by arrow 13.
Sur le schéma de la bande de valence correspondant, illustré figure 5, ces déformations ont pour effet de séparer les bandes de valence et déformer fortement celles-ci dans le plan parallèle à l'interface. On the diagram of the corresponding valence band, illustrated in FIG. 5, these deformations have the effect of separating the valence bands and strongly deforming them in the plane parallel to the interface.
Sur la figure 5, le demi-plan de droite correspond au vecteur d'onde K11 parallèle à l'interface et le demi-plan de gauche au vecteur d'onde Kl perpendiculaire à l'interface. Parallèlement à l'interface (c'est-à-dire pour le demi-plan de droite du diagramme de la figure 5), les bandes sont fortement déformées, les trous lourds
HH devenant légers et inversement pour les trous légers LH qui deviennent lourds, tandis que perpendiculairement (c'est-à-dire pour le demi-plan de gauche de la figure 5), les trous lourds HH restent lourds et les trous légers LH restent légers. En d'autres termes, il y a inversion du caractère lourdiléger des trous dans l'une des bandes de valence et non dans l'autre.In FIG. 5, the right half-plane corresponds to the wave vector K11 parallel to the interface and the left half-plane to the wave vector K1 perpendicular to the interface. Parallel to the interface (that is to say for the right half-plane of the diagram in FIG. 5), the bands are strongly deformed, the holes heavy
HH becoming light and vice versa for the light holes LH which become heavy, while perpendicularly (that is to say for the left half-plane of FIG. 5), the heavy holes HH remain heavy and the light holes LH remain light. In other words, the heaviness of the holes is inverted in one of the valence bands and not in the other.
La déformation de ces bandes de valence modifie également la répartition statistique des populations de trous ; ainsi, en moyenne, dans un système GaAslGaInAslGaAs ou AlGaAs/GaInAs/AlGaAs les trous ont une masse effective plus faible que dans un système non contraint GaAs/AIGaAs. Ainsi, dans un tel système contraint, les transistors à canal p présentent une mobilité accrue et, partant, une meilleure transconductance gmp. Les travaux précités de Grider mentionnent ainsi des transconductances gmp atteignant 70 mS/mm (millisiemens par millimètre) pour des transistors de 1 tjm de longueur de grille. Cette valeur est cependant très inférieure aux valeurs homologues gmn de transconductances des transistors à canal n, qui sont de l'ordre de 300 mS/mm, soit un ratio de 4,3 dont il reste à s'affranchir si l'on souhaite que le transistor à canal p fonctionne aussi bien que celui à canal n. The deformation of these valence bands also changes the statistical distribution of hole populations; thus, on average, in a GaAslGaInAslGaAs or AlGaAs / GaInAs / AlGaAs system the holes have a lower effective mass than in an unconstrained GaAs / AIGaAs system. Thus, in such a constrained system, the p-channel transistors exhibit increased mobility and, therefore, better gmp transconductance. The aforementioned works by Grider thus mention gmp transconductances reaching 70 mS / mm (millisiemens per millimeter) for transistors of 1 tjm of gate length. This value is however much lower than the homologous values gmn of transconductances of the n-channel transistors, which are of the order of 300 mS / mm, ie a ratio of 4.3 which remains to be overcome if one wishes that the p-channel transistor works as well as the n-channel transistor.
L'objet de l'invention est de surmonter cette limitation, en combinant les différents effets physiques ayant lieu dans la couche mince 5 de GayIn1-yAs (effet de la contrainte mécanique sur le schéma de bande, effet quantique sur la position en énergie des trous) et ceux ayant lieu dans la couche 6 de AIxGa1-xAs (effet tunnel), afin dlac- croître la transconductance du transistor à canal p et donc permettre à ce dernier de fonctionner avec des performances accrues. The object of the invention is to overcome this limitation, by combining the various physical effects taking place in the thin layer 5 of GayIn1-yAs (effect of mechanical stress on the band diagram, quantum effect on the energy position of holes) and those taking place in layer 6 of AIxGa1-xAs (tunnel effect), in order to increase the transconductance of the p-channel transistor and therefore allow the latter to operate with increased performance.
Au préalable, considérons d'abord ces effets physiques dans une structure symétrique comprenant une couche 4 de A1,GalAs (au lieu de GaAs), une couche 5 de GayIn1-yAs et une couche 6 de AIxGal ; on considérera plus tard le cas où Ia couche 4 est une couche de GaAs. Beforehand, let us first consider these physical effects in a symmetrical structure comprising a layer 4 of A1, GalAs (instead of GaAs), a layer 5 of GayIn1-yAs and a layer 6 of AIxGal; we will consider later the case where Ia layer 4 is a GaAs layer.
n a été montré, comme cala est notamment relaté dans la demande de brevet français 91-15140 au nom de la Demanderesse, que l'effet tunnel des électrons à travers la couche 6 de AIxGa1-xAs doit être minimisé afin de réduire le courant de fuite de grille ; comme l'on est ici en présence d'un circuit intégré complémentaire comportant des transistors à canal n, cette condition doit être prise en compte, ce qui conduit à choisir une forte teneur en aluminium pour AlxGa1 xAs, typiquement une valeur xAl au moins égale à 0,70. It has been shown, as cala is notably related in French patent application 91-15140 in the name of the Applicant, that the tunneling effect of electrons through layer 6 of AIxGa1-xAs must be minimized in order to reduce the leakage current grid; as we are here in the presence of a complementary integrated circuit comprising n-channel transistors, this condition must be taken into account, which leads to choosing a high aluminum content for AlxGa1 xAs, typically a value xAl at least equal at 0.70.
Les figures 6a et 6b représentent, respectivement à l'équilibre et sous polarisation négative de grille, l'allure de la bande de valence
Ev de cet empilement de couches AlxGa1-xAs/GayIn1-yAs/AlxGa1-xAs (couches 4, 5 et 6). Aux couches en AIxGa1-xAs correspondent des barrières de potentiel, tandis qu'à la couche de GayIn1-yAs correspond un puits quantique. Dans ce puits quantique apparaissent les sous-bandes HH1, HH2 > HH3 > ... et LH1, LH2, ..., peuplées respectivement de trous lourds et de trous légers , c'est-à-dire qui seraient, respectivement, lourds ou légers dans GayIn1-yAs dans l'état non contraint; comme il a été rappelé plus haut, cette appellation ne préjuge cependant pas le caractère effectivement lourd ou léger des trous, puisque cette propriété dépend de la direction, parallèle ou perpendiculaire au plan des couches, suivant laquelle on considère le mouvement des trous.FIGS. 6a and 6b show, respectively at equilibrium and under negative grid polarization, the shape of the valence band
Ev of this stack of AlxGa1-xAs / GayIn1-yAs / AlxGa1-xAs layers (layers 4, 5 and 6). The AIxGa1-xAs layers correspond to potential barriers, while the GayIn1-yAs layer corresponds to a quantum well. In this quantum well appear the sub-bands HH1, HH2>HH3> ... and LH1, LH2, ..., populated respectively with heavy holes and light holes, that is to say which would be, respectively, heavy or light in GayIn1-yAs in the unconstrained state; as mentioned above, this designation does not however prejudge the effectively heavy or light character of the holes, since this property depends on the direction, parallel or perpendicular to the plane of the layers, according to which the movement of the holes is considered.
Dans le cas de l'invention, on s'intéresse uniquement au mouvement dans le sens perpendiculaire au plan des couches, c'est-à-dire à l'effet tunnel des trous à travers la barrière constituée par la couche 6 de AIxGal ; on désignera par m*hl la masse effective des trous dans cette direction. In the case of the invention, we are only interested in the movement in the direction perpendicular to the plane of the layers, that is to say the tunnel effect of the holes through the barrier formed by the layer 6 of AIxGal; denote by m * hl the effective mass of the holes in this direction.
n a été montré par P. Ruden et al., Quantum-Well p-Channel AlGaAs/InGaAs/ GaAs Heterostructure Insulated-Gate Field-Effect
Transistors, IEEE Transactions on Electron Devices, Vol. 36, No.has been shown by P. Ruden et al., Quantum-Well p-Channel AlGaAs / InGaAs / GaAs Heterostructure Insulated-Gate Field-Effect
Transistors, IEEE Transactions on Electron Devices, Vol. 36, No.
11, p. 2371 (1989) que les trous LH ont une masse effective m*hl de l'ordre de 0,07 mO, m0 étant la masse effective de l'électron. Une telle valeur, très voisine de la valeur correspondante pour les électrons dans GayInl yAs, est environ 5,5 fois plus faible que celle correspondant aux trous HH.11, p. 2371 (1989) that the holes LH have an effective mass m * hl of the order of 0.07 mO, m0 being the effective mass of the electron. Such a value, very close to the corresponding value for the electrons in GayInl yAs, is about 5.5 times lower than that corresponding to the HH holes.
Sous forte polarisation négative de grille, l'effet tunnel des trous n'a donc essentiellement lieu qu'avec des trous LH, compte tenu du fait que la transparence tunnel T est d'autant plus grande que la masse effective est faible, conformément à la relation:
T = A exp -{[(m*1/2 #E3/2 d)] / V}, (2)
A étant une constante, m étant la masse effective des électrons ou des trous, selon le cas, AE étant la hauteur de la barrière de potentiel,
V étant la tension appliquée, et d étant l'épaisseur de la couche 6 de AlxGal
La figure 6b illustre schématiquement une telle situation. Si l'on se rapporte aux travaux de B. Laikhtman et al., Strained Quantum
Well Valence-Band Structure and Optimal Parameters for AlGaAs
InGaAs-AIGaAs p-Channel Field-Effect Transistors, J. Appl. Phys.,
Vol. 70, No. 3, p. 1531 (1991) ou I. J. Fritz et al., Appl. Phys. Lett.,
Vol. 48, p. 1678 (1986), les sous-bandes LH1 et LH2 se déplacent rapidement vers les hautes énergies lorsque la concentration en indium dans la couche 5 de GayIn1-yAs augmente. Lorsque la teneur en indium dépasse 20%, LH1 est au moins à 150 mV environ de
HH1. Pour une telle différence de position énergétique, la densité des trous dans la sous-bande LH1 est inférieure à quelques centièmes de celle dans la sous-bande Hui ; pour 25% d'indium, le rapport des densités n'est plus que de quelques millièmes. Dès lors, si l'on choisit des teneurs en indium supérieures à 25%, on peut négliger l'effet tunnel dû aux trous peuplant les sous-bandes LH1 et LH2.Under strong negative grid polarization, the tunnel effect of the holes therefore essentially takes place only with holes LH, taking into account the fact that the tunnel transparency T is all the greater the lower the effective mass, in accordance with the relationship:
T = A exp - {[(m * 1/2 # E3 / 2 d)] / V}, (2)
A being a constant, m being the effective mass of the electrons or holes, as the case may be, AE being the height of the potential barrier,
V being the applied voltage, and d being the thickness of layer 6 of AlxGal
Figure 6b schematically illustrates such a situation. If one refers to the work of B. Laikhtman et al., Strained Quantum
Well Valence-Band Structure and Optimal Parameters for AlGaAs
InGaAs-AIGaAs p-Channel Field-Effect Transistors, J. Appl. Phys.,
Flight. 70, No. 3, p. 1531 (1991) or IJ Fritz et al., Appl. Phys. Lett.,
Flight. 48, p. 1678 (1986), the LH1 and LH2 sub-bands move rapidly towards high energies when the indium concentration in layer 5 of GayIn1-yAs increases. When the indium content exceeds 20%, LH1 is at least about 150 mV from
HH1. For such a difference in energy position, the density of the holes in the LH1 sub-band is less than a few hundredths of that in the Hui sub-band; for 25% indium, the density ratio is no more than a few thousandths. Consequently, if one chooses indium contents higher than 25%, one can neglect the tunnel effect due to the holes populating the LH1 and LH2 sub-bands.
Considérons maintenant l'effet tunnel dû aux trous peuplant les sous-bandes HH1, HH2, ... et comparons-le à celui dû aux électrons dans le transistor à canal n. Let us now consider the tunnel effect due to the holes populating the sub-bands HH1, HH2, ... and compare it to that due to the electrons in the n-channel transistor.
La masse effective m*e de l'électron dans le canal n est de l'ordre de 0,07 mO. Pour une épaisseur de la couche 6 de MxGa1xAs donnée, l'effet tunnel dû aux électrons est donc plus important que celui dû aux trous des sous-niveaux HHi et HH2 qui, rappelons-le, ont une masse effective m*hl de l'ordre de 0,4 mO, conformément à la relation (2). Cette même relation (2) montre également que la transparence tunnel est fonction de la hauteur de barrière AE, c'est-à-dire de hEC (la discontinuité de la bande de conduction entre AlxGa1 xAs de la couche 6 et GayInl Yaks de la couche 5) pour les électrons et hEV (la discontinuité de la bande de valence) pour les trous HH1 et HH2. The effective mass m * e of the electron in channel n is of the order of 0.07 mO. For a given thickness of the layer 6 of MxGa1xAs, the tunnel effect due to the electrons is therefore greater than that due to the holes of the sub-levels HHi and HH2 which, let us recall, have an effective mass m * hl of the about 0.4 mO, in accordance with equation (2). This same relation (2) also shows that tunnel transparency is a function of the barrier height AE, that is to say of hEC (the discontinuity of the conduction band between AlxGa1 xAs of layer 6 and GayInl Yaks of layer 5) for the electrons and hEV (the discontinuity of the valence band) for the holes HH1 and HH2.
Si l'on se reporte aux travaux de J. Batey et al., Energy Band
Alignment in GaAs:(Al,Ga)As Heterostructures: the Dependence on
Alloy Composition, J. Appl. Phys., Vol. 59, No. 1, p. 200 (1986) et à ceux de R. A. Kiehl et al., Parallel and Perpendicular Hole Transport in Heterostructures with High AlAs Mole-Fraction Barriers,
Appl. Phys. Lett., Vol. 58, No. 9, p. 954 (1991), on peut déduire, pour les gammes de compositions d'alliages considérées ici, des valeurs de hauteur de barrière #Ec = 800 mV et #Ev 520 mV pour une teneur en aluminium xAl = 0,75 environ. L'équation (2) montre alors que, pour avoir le même courant de fuite par effet tunnel, le transistor à canal p peut tolérer une épaisseur ep de AlxGa1-xAs plus faible que l'épaisseur en pour le transistor à canal n, cette différence correspondant à un ratio en/ep = 1,25 environ.If we refer to the work of J. Batey et al., Energy Band
Alignment in GaAs: (Al, Ga) As Heterostructures: the Dependence on
Alloy Composition, J. Appl. Phys., Vol. 59, No. 1, p. 200 (1986) and those of RA Kiehl et al., Parallel and Perpendicular Hole Transport in Heterostructures with High AlAs Mole-Fraction Barriers,
Appl. Phys. Lett., Vol. 58, No. 9, p. 954 (1991), it is possible to deduce, for the ranges of alloy compositions considered here, values of barrier height #Ec = 800 mV and #Ev 520 mV for an aluminum content xAl = 0.75 approximately. Equation (2) then shows that, to have the same leakage current by tunnel effect, the p-channel transistor can tolerate a thickness ep of AlxGa1-xAs smaller than the thickness in for the n-channel transistor, this difference corresponding to a ratio in / ep = 1.25 approximately.
On va maintenant considérer le cas où le puits quantique n'est pas symétrique (cas décrit par Grider dans son article précité), et qui correspond à une structure GaAs/GayIn1-yAs/AlxGa1-xAs pour les couches 4, 5 et 6, respectivement. We will now consider the case where the quantum well is not symmetrical (case described by Grider in his aforementioned article), and which corresponds to a GaAs / GayIn1-yAs / AlxGa1-xAs structure for layers 4, 5 and 6, respectively.
Le schéma de la bande de valence de cette structure est représenté figures 7a et 7b, respectivement au repos et sous tension de grille négative. On distingue deux discontinuités de la bande de valence, à savoir hEV1 entre la couche 6 de AlxGa1-xAs et la couche 5 de GayIn1-yAs, et AEV2 entre la couche 4 de GaAs et la couche 5 de
GayIn1-yAs. On remarque que AEV2 est faible, de l'ordre de 100 mV, si bien que le niveau LH1 est situé au niveau du spectre continu.The diagram of the valence band of this structure is shown in FIGS. 7a and 7b, respectively at rest and under negative grid tension. There are two discontinuities in the valence band, namely hEV1 between layer 6 of AlxGa1-xAs and layer 5 of GayIn1-yAs, and AEV2 between layer 4 of GaAs and layer 5 of
GayIn1-yAs. It is noted that AEV2 is weak, of the order of 100 mV, so that the level LH1 is located at the level of the continuous spectrum.
Mais cette situation change rapidement sous polarisation négative de la grille, car il se forme dans ce cas un puits quantique pseudotriangulaire (figure 7b) et le niveau LH1 apparaît dans le puits, d'une manière comparable à celle du puits quantique symétrique des figures 6a et 6b, situation que l'on vient de décrire plus haut.But this situation changes quickly under negative polarization of the grid, because a pseudotriangular quantum well is formed in this case (figure 7b) and the LH1 level appears in the well, in a way comparable to that of the symmetrical quantum well of figures 6a and 6b, a situation which has just been described above.
Les conclusions sont donc essentiellement les mêmes dans les deux cas de figures, à savoir notamment que pour avoir un même courant de fuite par effet tunnel pour les deux transistors complémentaires, le transistor à canal p doit présenter une épaisseur de
AlxGa1-xAs plus faible que le transistor à canal n, le rapport des épaisseurs étant de l'ordre de 1,25. The conclusions are therefore essentially the same in both cases, namely in particular that in order to have the same leakage current by tunnel effect for the two complementary transistors, the p-channel transistor must have a thickness of
AlxGa1-xAs weaker than the n-channel transistor, the thickness ratio being of the order of 1.25.
Considérons maintenant le problème pratique consistant à réaliser, sur un même substrat, des transistors à canal p ayant une épaisseur de la couche 6 de AlxGal plus mince que pour les transistors à canal n. Let us now consider the practical problem of producing, on the same substrate, p-channel transistors having a thickness of the layer 6 of AlxGal thinner than for the n-channel transistors.
À titre d'exemple, si la couche 6 de AlxGa1-xAs du transistor à canal n a pour épaisseur en = 25 nm, celle du transistor à canal p devra avoir pour épaisseur ep = 20 nm. Ces couches sont extrêmement minces et le contrôle des épaisseurs doit être le plus précis possible afin d'optimiser la transconductance des transistors et leur courant de fuite. For example, if the layer 6 of AlxGa1-xAs of the channel transistor n has a thickness of = 25 nm, that of the p channel transistor should have the thickness ep = 20 nm. These layers are extremely thin and the thickness control must be as precise as possible in order to optimize the transconductance of the transistors and their leakage current.
Pour atteindre cet objectif, l'invention propose un procédé de fabrication impliquant une modification de la structure épitaxiale de la couche 6 par rapport à la structure de départ de la figure 1. To achieve this objective, the invention proposes a manufacturing process involving a modification of the epitaxial structure of the layer 6 relative to the starting structure of FIG. 1.
La figure 8 montre la structure épitaxiale nouvelle: sur les couches 1 à 5 réalisées de la même façon que celles de la figure 1, on remplace la couche 6 de MxGaixAs par un ensemble de trois couches successives comprenant une première couche 15 de AlxGal (avec une teneur xAI au moins égale à 0,70) d'épaisseur 20 nm, une couche 16 de GaAs de 1 nm environ, et enfin une couche 17 de
AlxGa1-xAs d'épaisseur 5 nm ; on remarquera que la somme des épaisseurs des couches 15 et 17 (20 + 5 nm) est égale à l'épaisseur de la couche 6 équivalente de la structure de la figure 1, à savoir 25 nm, et que le rapport des épaisseurs de l'ensemble (couche 15 + couche 17) par rapport à la couche 15 seule est égal à (20+5)120 = 1,25, soit le ratio d'épaisseurs prédéterminé mentionné plus haut. Si l'épaisseur de la couche 6 de la structure de départ n'est pas 25 nm mais une autre valeur, on modifiera corrélativement les épaisseurs des couches 15 et 17.FIG. 8 shows the new epitaxial structure: on layers 1 to 5 produced in the same way as those in FIG. 1, layer 6 of MxGaixAs is replaced by a set of three successive layers comprising a first layer 15 of AlxGal (with a content xAI at least equal to 0.70) of thickness 20 nm, a layer 16 of GaAs of approximately 1 nm, and finally a layer 17 of
AlxGa1-xAs 5 nm thick; it will be noted that the sum of the thicknesses of the layers 15 and 17 (20 + 5 nm) is equal to the thickness of the equivalent layer 6 of the structure of FIG. 1, namely 25 nm, and that the ratio of the thicknesses of l 'together (layer 15 + layer 17) compared to layer 15 alone is equal to (20 + 5) 120 = 1.25, that is to say the predetermined thickness ratio mentioned above. If the thickness of layer 6 of the starting structure is not 25 nm but another value, the thicknesses of layers 15 and 17 will be correlatively modified.
Le transistor à canal n va utiliser une grille déposée sur la couche superficielle 7 de GaAs (comme dans le cas de la figure 1), tandis que le transistor à canal p va, quant à lui, utiliser une grille déposée sur la couche 16 (et non sur la couche 7). The n-channel transistor will use a gate deposited on the surface layer 7 of GaAs (as in the case of FIG. 1), while the p-channel transistor will, in turn, use a gate deposited on the layer 16 ( and not on layer 7).
À cet effet, on effectue une gravure particulière consistant, après dépôt en surface d'une couche de résine photosensible 18, à ouvrir tout d'abord dans cette couche l'emplacement 19 au fond duquel devra être déposée la grille G' du transistor à canal p ; cette première attaque est effectuée par gravure chimique, ionique ou ionique réactive, et elle peut se prolonger partiellement dans la couche 17, jusqu'au niveau repéré 20 sur la figure 8. Dans l'ouverture ainsi formée, on dissout ensuite la couche 17 de manière sélective, afin de terminer l'attaque très précisément au niveau de la couche 16 (niveau repéré 21 sur la figure 8). Cette dernière attaque sélective peut se faire simplement par voie chimique avec l'acide fluorhydrique ou chlorhydrique dilué, dont on sait que la sélectivité dépasse 105. To this end, a special etching is carried out consisting, after depositing on the surface of a layer of photosensitive resin 18, firstly opening in this layer the location 19 at the bottom of which the gate G 'of the transistor to p channel; this first attack is carried out by reactive chemical, ionic or ionic etching, and it can be partially extended in layer 17, up to the level marked 20 in FIG. 8. In the opening thus formed, layer 17 is then dissolved. selectively, in order to finish the attack very precisely at the level of the layer 16 (level marked 21 in FIG. 8). This last selective attack can be done simply by chemical means with dilute hydrofluoric or hydrochloric acid, of which it is known that the selectivity exceeds 105.
On peut alors déposer par métallisation la grille G', comme illustré figure 9. L'électrode de grille G du transistor à canal n (moitié gauche de la figure) est déposée directement sur la couche superficielle 7 et l'électrode de grille G' du transistor à canal p (moitié droite de la figure) est déposée sur la couche profonde 16 de GaAs, au fond de l'ouverture pratiquée à l'étape précédente ; les diverses électrodes de drain D, D' et de source S, S' sont déposées sur la couche superficielle 7. The gate G ′ can then be deposited by metallization, as illustrated in FIG. 9. The gate electrode G of the channel transistor n (left half of the figure) is deposited directly on the surface layer 7 and the gate electrode G ′ the p-channel transistor (right half of the figure) is deposited on the deep layer 16 of GaAs, at the bottom of the opening made in the previous step; the various drain electrodes D, D ′ and of source S, S ′ are deposited on the surface layer 7.
Par ailleurs, comme indiqué plus haut, Also, as noted above,
et, dans le cas où la couche 6 est remplacée par un empilement de trois couches épitaxiées (cas des figures 8 et 9):
couche 15 : AlzIn1-zAs adapté en paramètre de maille,
soit zA1 = 0,48,
couche 16 : Gay,In1-y,As adapté en paramètre de maille,
soit Y'Ga = 0,47,
couche 17 : AlzIn1-zAs adapté en paramètre de maille,
soit ZA1 = 0,48. and, in the case where layer 6 is replaced by a stack of three epitaxial layers (case of FIGS. 8 and 9):
layer 15: AlzIn1-zAs adapted as a mesh parameter,
either zA1 = 0.48,
layer 16: Gay, In1-y, As adapted in mesh parameter,
either Y'Ga = 0.47,
layer 17: AlzIn1-zAs adapted as a mesh parameter,
or ZA1 = 0.48.
Claims (7)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9204635A FR2690276A1 (en) | 1992-04-15 | 1992-04-15 | IC with complementary heterojunction field effect transistors |
| FR9300605A FR2690277A1 (en) | 1992-04-15 | 1993-01-21 | Integrated circuit with complementary heterojunction field effect transistors. |
| JP5518060A JPH06511358A (en) | 1992-04-15 | 1993-04-15 | Integrated circuit with complementary heterojunction field effect transistors |
| US08/162,175 US5510635A (en) | 1992-04-15 | 1993-04-15 | Integrated circuit having complementary heterojunction field effect transistors |
| PCT/FR1993/000376 WO1993021658A1 (en) | 1992-04-15 | 1993-04-15 | Integrated circuit with complementary heterojunction field effect transistors |
| EP93909025A EP0591501A1 (en) | 1992-04-15 | 1993-04-15 | Integrated circuit with complementary heterojunction field effect transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9204635A FR2690276A1 (en) | 1992-04-15 | 1992-04-15 | IC with complementary heterojunction field effect transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2690276A1 true FR2690276A1 (en) | 1993-10-22 |
Family
ID=9428904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9204635A Pending FR2690276A1 (en) | 1992-04-15 | 1992-04-15 | IC with complementary heterojunction field effect transistors |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2690276A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199379A (en) * | 1984-10-19 | 1986-05-17 | Nippon Telegr & Teleph Corp <Ntt> | Field effect type semiconductor device |
| EP0256363A1 (en) * | 1986-08-01 | 1988-02-24 | Honeywell Inc. | AlGaAs/GaAs complementary IC structure |
| EP0371686A1 (en) * | 1988-11-29 | 1990-06-06 | Fujitsu Limited | Semiconductor device and method for producing same |
| FR2646290A1 (en) * | 1989-04-25 | 1990-10-26 | Thomson Csf | Semiconductor component of the Mesfet type with pseudomorphic heterojunction |
-
1992
- 1992-04-15 FR FR9204635A patent/FR2690276A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199379A (en) * | 1984-10-19 | 1986-05-17 | Nippon Telegr & Teleph Corp <Ntt> | Field effect type semiconductor device |
| EP0256363A1 (en) * | 1986-08-01 | 1988-02-24 | Honeywell Inc. | AlGaAs/GaAs complementary IC structure |
| EP0371686A1 (en) * | 1988-11-29 | 1990-06-06 | Fujitsu Limited | Semiconductor device and method for producing same |
| FR2646290A1 (en) * | 1989-04-25 | 1990-10-26 | Thomson Csf | Semiconductor component of the Mesfet type with pseudomorphic heterojunction |
Non-Patent Citations (4)
| Title |
|---|
| APPLIED PHYSICS LETTERS vol. 58, no. 9, Mars 1991, NEW YORK US pages 954 - 956 R. A. KIEHL ET AL. 'Parallel and perpendicular hole transport in heterostructures with high AlAs mole-fraction barriers' * |
| INTERNATIONAL ELECTRON DEVICES MEETING 1991 DIGEST pages 235 - 238 D. E. GRIDER ET AL. 'Delta-Doped Complementary Heterostructure FETs with High Y-Value Pseudomorphic InyGa1-yAs Channels for Ultra-Low-Power Digital IC Applications' * |
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 279 (E-439)(2335) 20 Septembre 1986 & JP-A-61 099 379 ( NIPPON TELEGR & TELEPH CORP <NTT> ) 17 Mai 1986 * |
| THIRD INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE AND RELATED MATERIALS Avril 1991, CARDIFF, WALES, UK pages 238 - 241 S. SWIRHUN ET AL. 'P- and N-channel InAlAs/InGaAs Heterojunction Insulated Gate FETs (HIGFETs) on InP' * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851780B2 (en) | Semiconductor buffer architecture for III-V devices on silicon substrates | |
| US7573059B2 (en) | Dislocation-free InSb quantum well structure on Si using novel buffer architecture | |
| US8143646B2 (en) | Stacking fault and twin blocking barrier for integrating III-V on Si | |
| US7790536B2 (en) | Dopant confinement in the delta doped layer using a dopant segregration barrier in quantum well structures | |
| JP2000286413A (en) | Si/SiGe HETEROSTRUCTURE FOR HIGH-SPEED COMPOSITE P-CHANNEL FIELD EFFECT DEVICE | |
| US20090001350A1 (en) | High hole mobility semiconductor device | |
| FR3060838A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE WITH A COMPRESSION-CONSTANT CHANNEL | |
| EP2736079B1 (en) | Method for manufacturing a normally blocked heterojunction transistor | |
| EP3117465B1 (en) | Heterojunction field-effect transistor | |
| JP2685030B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP1908114B1 (en) | Method for making a heterojunction bipolar transistor | |
| EP1192665B1 (en) | Heterojunction III-V bipolar transistor | |
| FR3050869A1 (en) | NORMALLY OPEN TYPE HETEROJUNCTION TRANSISTOR WITH HIGH THRESHOLD VOLTAGE | |
| EP0522952B1 (en) | Field effect transistor with thin barrier layers and a thin doped layer | |
| US10418457B2 (en) | Metal electrode with tunable work functions | |
| FR2701166A1 (en) | Field effect transistor and method for manufacturing such a transistor. | |
| EP0503731B1 (en) | Method of making a transistor with high electron mobility | |
| FR2690276A1 (en) | IC with complementary heterojunction field effect transistors | |
| WO2019224448A1 (en) | Enhancement-mode high-electron-mobility transistor | |
| FR2690277A1 (en) | Integrated circuit with complementary heterojunction field effect transistors. | |
| EP4006996A2 (en) | Quantum device and method for manufacturing same | |
| FR2694132A1 (en) | Quantum well p=channel field effect transistor for high transconductance | |
| FR2686455A1 (en) | Heterojunction, p-channel, field-effect transistor, and integrated circuit with complementary transistors | |
| FR2620268A1 (en) | Process for doping a semiconductor layer and transistor obtained by this process | |
| EP0623244A1 (en) | Quantum well p-channel field effect transistor, and integrated circuit having complementary transistors |