FR2687870A1 - Comparator with hysteresis - Google Patents
Comparator with hysteresis Download PDFInfo
- Publication number
- FR2687870A1 FR2687870A1 FR9202110A FR9202110A FR2687870A1 FR 2687870 A1 FR2687870 A1 FR 2687870A1 FR 9202110 A FR9202110 A FR 9202110A FR 9202110 A FR9202110 A FR 9202110A FR 2687870 A1 FR2687870 A1 FR 2687870A1
- Authority
- FR
- France
- Prior art keywords
- comparator
- transistor
- electrode connected
- differential amplifier
- amplifier stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
La présente invention concerne des comparateurs avec hystérésis. The present invention relates to comparators with hysteresis.
Des circuits comparateurs avec hystérésis sont bien connus dans la technique. Un avantage d'ajouter de l'hystérésis à des circuits comparateurs consiste en ce que ceci contribue à éviter que la sortie du comparateur ne change d'état sous l'effet de fluctuations de bruit sur les entrées du comparateur. Comparator circuits with hysteresis are well known in the art. An advantage of adding hysteresis to comparator circuits is that this contributes to preventing the comparator output from changing state under the effect of noise fluctuations on the comparator inputs.
Le niveau de performances et d'immunité au bruit du comparateur est déterminé en partie par la maîtrise de la largeur et du décalage de l'hystérésis.The level of performance and noise immunity of the comparator is determined in part by controlling the width and the offset of the hysteresis.
On connaît un circuit comparateur avec hystérésis qui comprend deux comparateurs. Le premier comparateur consiste en un seul comparateur qui produit un gain linéaire, et le second comparateur produit une hystérésis élevée, de façon qu'elle soit pratiquement indépendante de variations de processus et d'effets d'appariement de certains composants critiques. Un tel circuit comparateur peut procurer de bonnes performances et une bonne immunité au bruit, mais il est nécessaire d'employer un nombre de composants relativement grand pour introduire de l'hystérésis dans le circuit. I1 en résulte que le circuit comparateur est complexe et occupe une grande aire de circuit, ce qui augmente le coût et également la dissipation de puissance du circuit. A comparator circuit with hysteresis is known which includes two comparators. The first comparator consists of a single comparator which produces a linear gain, and the second comparator produces a high hysteresis, so that it is practically independent of process variations and pairing effects of certain critical components. Such a comparator circuit can provide good performance and good noise immunity, but it is necessary to use a relatively large number of components to introduce hysteresis into the circuit. As a result, the comparator circuit is complex and occupies a large circuit area, which increases the cost and also the power dissipation of the circuit.
La présente invention procure un comparateur avec hystérésis comprenant
un étage amplificateur différentiel ayant une première entrée connectée de façon à recevoir un signal d'entrée et une seconde entrée connectée de façon à recevoir un premier signal de référence, et des première et seconde sorties;
des moyens de charge connectés aux première et seconde sortie de l'étage amplificateur différen tiel et à une sortie du comparateur; et
des moyens de commutation d'hystérésis, connectés entre les première et seconde sorties de l'étage amplificateur différentiel et les moyens de charge, pour définir deux niveaux de commutation pour le signal d'entrée, sous la dépendance d'un second signal de référence qui est appliqué, grâce à quoi le comparateur commute d'un premier état vers un second état lorsque le signal d'entrée atteint le premier niveau de commutation, et il commute du second état vers le premier état lorsque le signal d'entrée atteint le second niveau de commutation.The present invention provides a comparator with hysteresis comprising
a differential amplifier stage having a first input connected to receive an input signal and a second input connected to receive a first reference signal, and first and second outputs;
charging means connected to the first and second outputs of the differential amplifier stage and to an output of the comparator; and
hysteresis switching means, connected between the first and second outputs of the differential amplifier stage and the load means, to define two switching levels for the input signal, depending on a second reference signal which is applied, whereby the comparator switches from a first state to a second state when the input signal reaches the first switching level, and it switches from the second state to the first state when the input signal reaches the second switching level.
Un avantage de l'invention consiste en ce qu'on peut introduire de l'hystérésis dans un comparateur simple au moyen d'une structure simple. Du fait que le comparateur conforme à l'invention n'exige qu'un nombre de composants relativement faible, le processus de fabrication est plus simple, le coût du produit est inférieur et la dissipation de puissance est moindre que dans le cas de comparateurs qui exigent de plus grands nombres de composants. An advantage of the invention is that hysteresis can be introduced into a simple comparator by means of a simple structure. Because the comparator according to the invention requires only a relatively small number of components, the manufacturing process is simpler, the cost of the product is lower and the power dissipation is less than in the case of comparators which require larger numbers of components.
Dans un mode de réalisation préféré , les moyens de commutation avec hystérésis comprennent un premier transistor ayant une première électrode de courant connectée de façon à recevoir le signal de référence, une seconde électrode de courant connectée à la première sortie de l'étage amplificateur différentiel et une électrode de commande connectée à la seconde sortie de l'étage amplificateur différentiel, et un second transistor ayant une première électrode de courant connectée de façon à recevoir le signal de référence, une seconde électrode de courant connectée à la seconde sortie de l'étage amplificateur différentiel et une électrode de commande connectée à la première sortie de l'étage amplificateur différentiel. In a preferred embodiment, the hysteresis switching means comprise a first transistor having a first current electrode connected so as to receive the reference signal, a second current electrode connected to the first output of the differential amplifier stage and a control electrode connected to the second output of the differential amplifier stage, and a second transistor having a first current electrode connected so as to receive the reference signal, a second current electrode connected to the second output of the stage differential amplifier and a control electrode connected to the first output of the differential amplifier stage.
Les premier et second transistors peuvent être des transistors MOS à canal n.The first and second transistors can be n-channel MOS transistors.
Les moyens de commutation avec hystérésis peuvent en outre comprendre un troisième transistor ayant une électrode de commande connectée de façon à recevoir un signal de tension de référence, une première électrode de courant connectée aux premières électrodes de courant des premier et second transistors pour leur appliquer le signal de référence, et une seconde électrode de courant connectée à une première ligne d'alimentation. The hysteresis switching means may further comprise a third transistor having a control electrode connected so as to receive a reference voltage signal, a first current electrode connected to the first current electrodes of the first and second transistors to apply thereto the reference signal, and a second current electrode connected to a first supply line.
Le comparateur peut en outre comprendre une source de courant de référence, destinée à fournir du courant à l'étage amplificateur différentiel, sous la dépendance d'une tension de référence qui lui est appliquée. La tension de référence qui est appliquée à la source de courant de référence peut être identique au signal de tension de référence qui est appliqué au troisième transistor. En donnant des valeurs différentes à ces deux signaux de tension de référence, on peut faire varier l'hystérésis. The comparator may further comprise a reference current source, intended to supply current to the differential amplifier stage, under the dependence of a reference voltage which is applied to it. The reference voltage which is applied to the reference current source can be identical to the reference voltage signal which is applied to the third transistor. By giving different values to these two reference voltage signals, the hysteresis can be varied.
Dans une configuration préférable, les moyens de charge comprennent un premier transistor ayant une première électrode de courant connectée à la première sortie de l'étage amplificateur différentiel et à la sortie du comparateur, une seconde électrode de courant connectée à une seconde ligne d'alimentation et une électrode de commande, et un second transistor connecté en diode, ayant une première électrode de courant connectée à la seconde sortie de l'étage amplificateur différentiel, une seconde électrode de courant connectée à la seconde ligne d'alimentation et une électrode de commande connectée à l'électrode de commande du premier transistor de charge. In a preferable configuration, the charging means comprise a first transistor having a first current electrode connected to the first output of the differential amplifier stage and to the output of the comparator, a second current electrode connected to a second power supply line and a control electrode, and a second transistor connected as a diode, having a first current electrode connected to the second output of the differential amplifier stage, a second current electrode connected to the second supply line and a control electrode connected to the control electrode of the first charge transistor.
Dans un mode de réalisation préféré, le comparateur est intégré. Un avantage de cette configuration consiste en cequ'6le ne nécessite aucun élément de précision. En outre, la fabrication d'un tel comparateur intégré est relativement aisée, ce qui permet de fabriquer des circuits comparateurs intégrés ayant un faible coût. In a preferred embodiment, the comparator is integrated. An advantage of this configuration is that it requires no element of precision. In addition, the manufacture of such an integrated comparator is relatively easy, which makes it possible to manufacture integrated comparator circuits having a low cost.
Le brevet des E.U.A. nO 4 874 969, le brevet des E.U.A. n" 4 394 587 et le brevet des E.U.A. n" 4 110 641 décrivent respectivement une configuration de comparateur CMOS avec hystérésis. Outre le fait que leur réalisation nécessite un grand nombre de composants, ce qui présente les inconvénients indiqués cidessus, tous les circuits qui sont décrits dans ces brevets ont le défaut consistant en ce que l'hystérésis n'est pas symétrique, du fait que le chemin électrique dans un sens de la boucle d'hystérésis n'est pas identique au chemin électrique dans l'autre sens. The U.S. Patent No. 4,874,969, the U.S. Patent Nos. 4,394,587 and U.S. Patent No. 4,110,641 respectively describe a CMOS comparator configuration with hysteresis. In addition to the fact that their production requires a large number of components, which has the drawbacks indicated above, all the circuits which are described in these patents have the defect that the hysteresis is not symmetrical, because the electrical path in one direction of the hysteresis loop is not identical to electrical path in the other direction.
Le comparateur conforme à l'invention est conçu de façon que les chemins soient identiques dans les deux sens.The comparator according to the invention is designed so that the paths are identical in both directions.
On peut rendre pratiquement identiques les configurations géométriques des premier et second transistors de charge du circuit comparateur conforme à l'invention, de façon à produire une hystérésis symétrique et un décalage d'hystérésis pratiquement égal à zéro. Ceci garantit que la différence de tension entre la référence et le point de commutation du comparateur dans un sens, est la même que dans l'autre sens. The geometric configurations of the first and second load transistors of the comparator circuit according to the invention can be made practically identical, so as to produce a symmetrical hysteresis and a hysteresis offset practically equal to zero. This ensures that the voltage difference between the reference and the comparator switching point in one direction is the same as in the other direction.
On peut ainsi maîtriser aisément le comportement des paramètres du comparateur, tels que la largeur de l'hystérésis et la dérive de l'hystérésis. One can thus easily control the behavior of the parameters of the comparator, such as the width of the hysteresis and the drift of the hysteresis.
Ceci signifie qu'on obtient une hystérésis commandée qui tient compte de l'environnement du circuit (par exemple de la température). This means that a controlled hysteresis is obtained which takes account of the environment of the circuit (for example the temperature).
D'autres caractéristiques et avantages de 1 invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés dans lesquels
La figure 1 est un schéma de circuit d'un comparateur conforme à l'invention;
La figure 2 est un schéma de circuit du comparateur de la figure 1 connecté à un inverseur;
La figure 3a est une représentation schématique des signaux d'entrée du comparateur de la figure 1;
La figure 3b est une représentation schématique du signal de sortie du comparateur de la figure 1; et
La figure 3c est une représentation schématique du signal de sortie en fonction du signal d'entrée du comparateur de la figure 1.Other characteristics and advantages of the invention will be better understood on reading the following description of an embodiment, given by way of nonlimiting example. The following description refers to the accompanying drawings in which
Figure 1 is a circuit diagram of a comparator according to the invention;
Figure 2 is a circuit diagram of the comparator of Figure 1 connected to an inverter;
Figure 3a is a schematic representation of the input signals of the comparator of Figure 1;
Figure 3b is a schematic representation of the comparator output signal of Figure 1; and
FIG. 3c is a schematic representation of the output signal as a function of the input signal of the comparator of FIG. 1.
En se référant en premier lieu à la figure 1, on note qu'un circuit comparateur 2 conforme à un mode de réalisation préféré comprend un étage différentiel 4, une source de courant de référence 8 qui est destinée à fournir un courant de référence à l'étage différentiel 4, une charge active 6 qui est connectée à la sortie de l'étage différentiel et à une sortie S du circuit comparateur 2, et un élément de commutation pour l'introduction d'hystérésis, 10. Referring first to Figure 1, we note that a comparator circuit 2 according to a preferred embodiment comprises a differential stage 4, a reference current source 8 which is intended to supply a reference current to the differential stage 4, an active load 6 which is connected to the output of the differential stage and to an output S of the comparator circuit 2, and a switching element for the introduction of hysteresis, 10.
Dans le mode de réalisation préféré, l'étage différentiel 4 comprend une paire différentielle de transistors MOS à canal n, 12 et 14, ayant des grilles connectées à des entrées respectives IN1 et IN2 du circuit comparateur 2. Les sources des transistors 12 et 14 sont connectées ensemble au drain d'un transistor MOS à canal n 16 qui constitue la source de courant de référence 8 du circuit comparateur 2. La grille du transistor 16 est connectée de façon à recevoir une tension de référence Vpol et la source du transistor 16 est connectée à la masse. Les drains des transistors 12 et 14 sont les sorties différentielles de l'étage différentiel 4. In the preferred embodiment, the differential stage 4 comprises a differential pair of n-channel MOS transistors, 12 and 14, having gates connected to respective inputs IN1 and IN2 of the comparator circuit 2. The sources of the transistors 12 and 14 are connected together to the drain of an n channel MOS transistor 16 which constitutes the reference current source 8 of the comparator circuit 2. The gate of the transistor 16 is connected so as to receive a reference voltage Vpol and the source of the transistor 16 is connected to ground. The drains of the transistors 12 and 14 are the differential outputs of the differential stage 4.
La charge active 6 comprend une paire de transistors MOS à canal p, 18 et 20, connectés en un circuit miroir de courant : les sources des transistors 18 et 20 sont connectées à une ligne d'alimentation en VDD, les grilles de ces transistors 18 et 20 sont connectées ensemble, et la grille du transistor 20 est connectée à son drain. Les drains des transistors de charge 18 et 20 sont connectés aux drains des transistors différentiels respectifs 12 t 14. La sortie S du circuit comparateur 2 est connectée au drain du transistor de charge 18. The active load 6 comprises a pair of p-channel MOS transistors, 18 and 20, connected in a current mirror circuit: the sources of the transistors 18 and 20 are connected to a supply line in VDD, the gates of these transistors 18 and 20 are connected together, and the gate of transistor 20 is connected to its drain. The drains of the load transistors 18 and 20 are connected to the drains of the respective differential transistors 12 t 14. The output S of the comparator circuit 2 is connected to the drain of the load transistor 18.
L'élément de commutation d'hystérésis 10 est connecté entre les sorties différentielles de l'étage différentiel 4. L'élément de commutation d'hystérésis 10 comprend une paire de transistors MOS à canal n, 22 et 24. Le drain du transistor de commutation 22 est connecté au drain du transistor différentiel 12 et à la grille du transistor de commutation 24. Le drain du transistor de commutation 24 est connecté au drain du transistor différentiel 14 et à la grille du transistor de commutation 22. Les sources des transistors de commutation 22 et 24 sont connectées à une source de courant.Dans le mode de réalisation préféré, la source de courant pour l'élément de commutation d'hystérésis comprend un transistor MOS à canal n 26, ayant un drain connecté aux sources des transistors de commutation 22 et 24, une source connectée à la masse et une grille connectée de façon à recevoir la tension de référence Vpol. La grille du transistor 26 peut être connectée de façon à recevoir une tension de référence différente provenant de Vpol, de façon à obtenir des variations d'hystérésis. The hysteresis switching element 10 is connected between the differential outputs of the differential stage 4. The hysteresis switching element 10 comprises a pair of n-channel MOS transistors, 22 and 24. The drain of the transistor switching 22 is connected to the drain of the differential transistor 12 and to the gate of the switching transistor 24. The drain of the switching transistor 24 is connected to the drain of the differential transistor 14 and to the gate of the switching transistor 22. The sources of the transistors Switch 22 and 24 are connected to a current source. In the preferred embodiment, the current source for the hysteresis switching element comprises an N-channel MOS transistor 26, having a drain connected to the sources of the transistors. switching 22 and 24, a source connected to ground and a gate connected so as to receive the reference voltage Vpol. The gate of transistor 26 can be connected so as to receive a different reference voltage from Vpol, so as to obtain variations in hysteresis.
On va maintenant décrire le fonctionnement du circuit comparateur de la figure 1 en se référant aux figures 3a-3c. Dans la description qui suit, on suppose dans un but d'illustration que le signal de tension VIN2 sur la seconde entrée IN2 a une valeur de référence prédéterminée et qu'il doit être comparé avec le signal de tension VIN1 présent sur la première entrée IN1 du circuit comparateur 2. On suppose également que la tension de référence Vpol produit un courant Ipol dans le transistor 16 et un courant IH dans le transistor 26. We will now describe the operation of the comparator circuit of FIG. 1 with reference to FIGS. 3a-3c. In the description which follows, it is assumed for the purpose of illustration that the voltage signal VIN2 on the second input IN2 has a predetermined reference value and that it must be compared with the voltage signal VIN1 present on the first input IN1 of the comparator circuit 2. It is also assumed that the reference voltage Vpol produces a current Ipol in the transistor 16 and a current IH in the transistor 26.
Comme le montre la figure 3a, le potentiel
VIN1 est initialement très inférieur au potentiel
VIN2. Le courant qui circule dans le transistor différentiel 14 sera égal à Ipol du fait que le transistor différentiel 12 est bloqué tandis que le transistor différentiel 14 est conducteur. Par conséquent, le potentiel sur le drain du transistor différentiel 12 est supérieur au potentiel sur le drain du transistor différentiel 14, ce qui fait que le potentiel Vs sur la sortie S du circuit comparateur 2 est à un niveau haut (voir la figure 3b).As shown in Figure 3a, the potential
VIN1 is initially much lower than the potential
VIN2. The current flowing in the differential transistor 14 will be equal to Ipol because the differential transistor 12 is blocked while the differential transistor 14 is conductive. Consequently, the potential on the drain of the differential transistor 12 is greater than the potential on the drain of the differential transistor 14, which means that the potential Vs on the output S of the comparator circuit 2 is at a high level (see FIG. 3b). .
Le transistor de commutation 22 de l'élément de commutation d'hystérésis 10 est bloqué et le transistor de commutation 24 est débloqué, ce qui fait que le courant qui circule dans le transistor de commutation 24 est égal à 1H Par conséquent, le courant qui circule dans le transistor de charge 20 est égal à la somme des courants qui circulent dans les transistors 14 et 24, c'est-à-dire Ipol + IH. The switching transistor 22 of the hysteresis switching element 10 is blocked and the switching transistor 24 is turned on, so that the current flowing in the switching transistor 24 is equal to 1H Consequently, the current which flows in the load transistor 20 is equal to the sum of the currents that flow in the transistors 14 and 24, that is to say Ipol + IH.
Lorsque le signal de tension VIN1 augmente lentement, le courant qui circule dans le transistor différentiel 12 augmente jusqu'à ce qu'il atteigne la même valeur que le courant qui circule dans le transistor différentiel 14 (c'est-à-dire Ipol/2), lorsque
VIN1 est égal à VIN2. Le point de commutation du circuit comparateur 2 n'est pas atteint lorsque VIN1 est égal à VIN2, du fait que le courant qui circule dans le transistor de charge 18 est égal à Ipol/2, et le courant qui circule dans le transistor 20 est égal à Ipolj2 + IH. Dans le mode de réalisation préféré, les transistors de charge 18 et 20 ont les mêmes configurations géométriques et les mêmes caractéristiques.When the voltage signal VIN1 increases slowly, the current flowing in the differential transistor 12 increases until it reaches the same value as the current flowing in the differential transistor 14 (i.e. Ipol / 2), when
VIN1 is equal to VIN2. The switching point of comparator circuit 2 is not reached when VIN1 is equal to VIN2, because the current flowing in the load transistor 18 is equal to Ipol / 2, and the current flowing in the transistor 20 is equal to Ipolj2 + IH. In the preferred embodiment, the load transistors 18 and 20 have the same geometric configurations and the same characteristics.
Par conséquent, le point de commutation est atteint seulement lorsque le courant qui circule dans le transistor de charge 18 est égal au courant qui circule dans le transistor de charge 20 (c'est-à-dire lorsqu'il est égal à Ipol/2 + Il/2). Consequently, the switching point is reached only when the current flowing in the load transistor 18 is equal to the current flowing in the load transistor 20 (i.e. when it is equal to Ipol / 2 + Il / 2).
Cet incrément de courant de valeur IH/2 est vu à l'entrée VIN1-VIN2, par l'intermédiaire de la transconductance du circuit, sous la forme d'une tension d'hystérésis. Par conséquent, lorsque VIN1 atteint une certaine valeur égale à VIN2 + VH1, la tension de sortie Vs commute vers l'état opposé, c'est-à-dire vers un niveau bas dans la configuration qui est décrite ici. Le courant qui circule dans le transistor de charge 18 est maintenant égal à Ipol + 1H Le transistor différentiel 14 est bloqué, le transistor de commutation 24 est bloqué et le transistor de commutation 22 est débloqué, ce qui fait que le courant qui circule dans ce dernier est égal à IH. This current increment of value IH / 2 is seen at the input VIN1-VIN2, via the transconductance of the circuit, in the form of a hysteresis voltage. Consequently, when VIN1 reaches a certain value equal to VIN2 + VH1, the output voltage Vs switches to the opposite state, that is to say to a low level in the configuration which is described here. The current flowing in the load transistor 18 is now equal to Ipol + 1H The differential transistor 14 is blocked, the switching transistor 24 is blocked and the switching transistor 22 is blocked, so that the current flowing in this last is equal to IH.
La description ci-dessus concerne le fonctionnement du circuit comparateur 2 dans la direction a qui est représentée sur la figure 3c. Le fonctionnement dans la direction opposée (c'est-à-dire la direction b de la figure 3c) est similaire, à l'exception du fait que le fonctionnement des transistors est inversé, c'est-à-dire que le transistor différentiel 12 fonctionne d'une manière similaire à celle décrite ci-dessus pour le transistor 14, le transistor de commutation 22 fonctionne d'une manière similaire à celle du transistor de commutation 24 et le transistor de charge 18 fonctionne d'une manière similaire à celle du transistor de charge 20.Le point de commutation dans la direction b apparaît au moment où le courant qui circule dans le transistor de charge 18 diminue et atteint la valeur de Ipol/2 + Il/2, c'està-dire lorsque le potentiel VIN1 diminue jusqu'à une valeur VIN2 - VH2. A ce point de commutation, le signal de sortie Vs passe à un niveau bas. The above description relates to the operation of the comparator circuit 2 in the direction a which is shown in FIG. 3c. Operation in the opposite direction (i.e. direction b in Figure 3c) is similar, except that the operation of the transistors is reversed, i.e. the differential transistor 12 operates in a similar manner to that described above for the transistor 14, the switching transistor 22 operates in a similar manner to that of the switching transistor 24 and the load transistor 18 operates in a similar manner to that of the load transistor 20. The switching point in the direction b appears when the current flowing in the load transistor 18 decreases and reaches the value of Ipol / 2 + Il / 2, that is to say when the potential VIN1 decreases to a value VIN2 - VH2. At this switching point, the output signal Vs goes to a low level.
Le décalage de l'hystérésis, c'est-à-dire la différence entre la référence et le point de commutation dans une direction, moins la différence entre la référence et le point de commutation dans l'autre direction, est déterminé par les configurations géométriques des transistors de charge 18 et 20, par les chemins électriques dans chaque direction et également par le décalage du comparateur différentiel 12 et 14 lui-même. Du fait que dans le mode de réalisation préféré, les configurations sont les mêmes et le chemin électrique dans la direction a est pratiquement le même que celui dans la direction b, les valeurs de
VH1 et VH2 sont égales, ce qui fait que l'hystérésis est symétrique et peut être commandée aisément. Ceci minimise considérablement le décalage de l'hystérésis.The hysteresis offset, i.e. the difference between the reference and the switching point in one direction, minus the difference between the reference and the switching point in the other direction, is determined by the configurations of the load transistors 18 and 20, by the electrical paths in each direction and also by the offset of the differential comparator 12 and 14 itself. Since in the preferred embodiment the configurations are the same and the electrical path in direction a is practically the same as that in direction b, the values of
VH1 and VH2 are equal, which means that the hysteresis is symmetrical and can be easily controlled. This greatly minimizes the hysteresis shift.
Si on le désire, on peut donner des configurations géométriques différentes aux transistors de charge 18 et 20, dans le but d'obtenir un décalage prédéterminé.If desired, different geometrical configurations can be given to the load transistors 18 and 20, in order to obtain a predetermined offset.
En considérant maintenant également la figure 2, on note qu'un circuit inverseur 30 peut être connecté à la sortie S du circuit comparateur de la figure 1, dans le but d'inverser et de "nettoyer" le signal de sortie. Les composants semblables à ceux de la figure 1 sont désignés par les mêmes références numériques. Now also considering FIG. 2, it is noted that an inverter circuit 30 can be connected to the output S of the comparator circuit of FIG. 1, with the aim of inverting and "cleaning" the output signal. Components similar to those in Figure 1 are designated by the same reference numerals.
Le circuit inverseur 30 comprend un transistor MOS à canal p 32 et un transistor MOS à canal n 34 connectés en inverseur d'une manière connue. Les grilles des transistors inverseurs 32 et 34 sont connectées ensemble à la sortie S du circuit comparateur de la figure 1, la source du transistor inverseur 32 est connectée à la ligne d'alimentation VDD, le drain du transistor inverseur 34 est connecté à la masse et la source du transistor inverseur 32 et le drain du transistor inverseur 34 sont connectés ensemble à une sortie du circuit inverseur 30. The inverter circuit 30 includes a p-channel MOS transistor 32 and an n-channel MOS transistor 34 connected as an inverter in a known manner. The gates of the inverting transistors 32 and 34 are connected together to the output S of the comparator circuit of FIG. 1, the source of the inverting transistor 32 is connected to the supply line VDD, the drain of the inverting transistor 34 is connected to ground. and the source of the inverter transistor 32 and the drain of the inverter transistor 34 are connected together to an output of the inverter circuit 30.
L'étage différentiel et l'élément de commutation d'hystérésis du mode de réalisation préféré comprennent des transistors MOS à canal n. On notera cependant que le comparateur conforme à l'invention peut être réalisé sous la forme d'un comparateur MOS à canal p. The differential stage and the hysteresis switching element of the preferred embodiment include n-channel MOS transistors. Note however that the comparator according to the invention can be produced in the form of a p-channel MOS comparator.
On notera que bien que l'invention ait été décrite en relation avec la technologie MOS, il est possible de réaliser le circuit comparateur 2 en technologie bipolaire. L'hystérésis d'un tel circuit comparateur bipolaire serait limitée, en comparaison avec la version MOS, par les deux diodes que forment les transistors npn de l'élément de commutation d'hystérésis. Note that although the invention has been described in connection with MOS technology, it is possible to make the comparator circuit 2 in bipolar technology. The hysteresis of such a bipolar comparator circuit would be limited, in comparison with the MOS version, by the two diodes which form the npn transistors of the hysteresis switching element.
I1 va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. It goes without saying that numerous modifications can be made to the device described and shown, without going beyond the ambit of the invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9202110A FR2687870B1 (en) | 1992-02-24 | 1992-02-24 | COMPARATOR WITH HYSTERESIS. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9202110A FR2687870B1 (en) | 1992-02-24 | 1992-02-24 | COMPARATOR WITH HYSTERESIS. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2687870A1 true FR2687870A1 (en) | 1993-08-27 |
| FR2687870B1 FR2687870B1 (en) | 1996-12-27 |
Family
ID=9426962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9202110A Expired - Fee Related FR2687870B1 (en) | 1992-02-24 | 1992-02-24 | COMPARATOR WITH HYSTERESIS. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2687870B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642764B2 (en) | 2000-12-11 | 2003-11-04 | Acuid Corporation (Guernsey) Limited | High precision receiver with skew compensation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1604850A (en) * | 1968-10-19 | 1972-04-17 | ||
| US4394587A (en) * | 1981-05-27 | 1983-07-19 | Motorola, Inc. | CMOS Differential comparator with hysteresis |
| EP0417334A1 (en) * | 1989-09-11 | 1991-03-20 | Siemens Aktiengesellschaft | Latch circuit with switching hysterisis |
-
1992
- 1992-02-24 FR FR9202110A patent/FR2687870B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1604850A (en) * | 1968-10-19 | 1972-04-17 | ||
| US4394587A (en) * | 1981-05-27 | 1983-07-19 | Motorola, Inc. | CMOS Differential comparator with hysteresis |
| EP0417334A1 (en) * | 1989-09-11 | 1991-03-20 | Siemens Aktiengesellschaft | Latch circuit with switching hysterisis |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642764B2 (en) | 2000-12-11 | 2003-11-04 | Acuid Corporation (Guernsey) Limited | High precision receiver with skew compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2687870B1 (en) | 1996-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0733961B1 (en) | Reference current generator in CMOS technology | |
| FR2623307A1 (en) | TWO-TERMINAL CURRENT SOURCE WITH TEMPERATURE COMPENSATION | |
| CA2057806C (en) | Adjustable delay device | |
| FR2732837A1 (en) | Integrated circuit differential amplifier with less noise | |
| FR2690293A1 (en) | Bicmos digital amplifier. | |
| FR2529726A1 (en) | THRESHOLD AMPLIFIER FOR INTEGRATED CIRCUIT MANUFACTURING | |
| FR2466135A1 (en) | OPERATIONAL TRANSCONDUCTANCE AMPLIFIERS | |
| FR2547126A1 (en) | CURRENT VOLTAGE CONVERTING CIRCUIT | |
| FR2470485A1 (en) | BALANCED AB CLASS AMPLIFIERS | |
| FR2621190A1 (en) | PROGRAMMABLE GAIN INSTRUMENTATION AMPLIFIER | |
| FR2637747A1 (en) | METHOD FOR PRODUCING ZERO SHIFTING VOLTAGE IN A VOLTAGE FOLLOWING CIRCUIT AND NULL SHIFT VOLTAGE AMPLIFIER | |
| WO2007000387A1 (en) | Current switch with differential transistor pairs fed by a low voltage | |
| EP0810728A1 (en) | Analog audio filter for high frequencies | |
| EP0649079A1 (en) | Regulated voltage generating circuit of bandgap type | |
| EP1346475B1 (en) | Controllable set of current sources | |
| EP0493150B1 (en) | Controllable delay device | |
| EP1362417B1 (en) | Variable-gain differential input and output amplifier | |
| FR2687870A1 (en) | Comparator with hysteresis | |
| EP0467450B1 (en) | Broad band amplifier with separate outputs | |
| WO2002052364A1 (en) | Voltage regulator with static gain in reduced open loop | |
| FR3083654A1 (en) | METHOD FOR POLARIZING THE OUTPUTS OF A FILLED CASCODE STAGE OF A COMPARATOR AND CORRESPONDING COMPARATOR | |
| FR2872648A1 (en) | FAST TRANSCONDUCTANCE AMPLIFIER | |
| FR2602379A1 (en) | VOLTAGE REPEATER CIRCUIT FOR OHM COMPONENT LOADS COMPRISING HARMONIC DISTORTION | |
| FR2478404A1 (en) | OPERATIONAL AMPLIFIER WITH INCREASED ESTABLISHMENT SPEED | |
| FR2481541A1 (en) | REGULATED GAIN AND VARIABLE TRANSMITTER REACTION AMPLIFIER |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |