FR2684236A1 - Dispositif de connexion de circuit integre. - Google Patents
Dispositif de connexion de circuit integre. Download PDFInfo
- Publication number
- FR2684236A1 FR2684236A1 FR9114642A FR9114642A FR2684236A1 FR 2684236 A1 FR2684236 A1 FR 2684236A1 FR 9114642 A FR9114642 A FR 9114642A FR 9114642 A FR9114642 A FR 9114642A FR 2684236 A1 FR2684236 A1 FR 2684236A1
- Authority
- FR
- France
- Prior art keywords
- studs
- connector
- alignments
- integrated circuit
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Pour résoudre des problèmes de connexion d'un circuit intégré (2) à un connecteur (3) de type carte à puce, on prévoit que ce connecteur possède des plots (20-27) de connexion dont les surfaces se projettent pour constituer deux alignements (30, 31) de connexion perpendiculaires à des alignements normalisés (28, 29) du connecteur. Dans cette projection, un plots (20) projette sa connexion en passant par le centre du connecteur, tandis que l'autre (22, 24) projette sa connexion en contournant, par l'extérieur, la connexion projetée par l'intérieur. Ce dispositif est décrit dans un exemple avec huit plots de connexion par connecteur, mais bien entendu, il est utilisable avec des connecteurs avec quatre, six, huit et même plus que huit plots de connexion.
Description
DISPOSITIF DE CONNEXION D'UN CIRCUIT INTEGRE
La présente invention a pour objet un dispositif de connexion d'un circuit intégré, notamment du type de ceux utilisables dans le domaine des cartes à puces.
La présente invention a pour objet un dispositif de connexion d'un circuit intégré, notamment du type de ceux utilisables dans le domaine des cartes à puces.
L'invention vise à faciliter la connexion du circuit intégré à un connecteur, par exemple au connecteur d'une carte à puces, quelles que soient la forme et la taille de ce circuit intégré et de ce connecteur, et quelle que soit par ailleurs la distribution des fonctions électriques des bornes de contact à la surface de ce circuit intégré.
On connaît dans le domaine des cartes à puces les connecteurs de cartes à puces. Ces connecteurs se présentent sous la forme de deux alignements parallèles de plots. Les plots doivent occuper par rapport à la carte à puce des positions prédéterminées. Ces positions sont déterminées par des normes, en particulier la norme ISO en France. D'autres normes prévoient des écartements différents entre les plots conducteurs, ainsi qu'entre les alignements de plots, de même qu'enfin en ce qui concerne la position du connecteur sur la surface de la carte à puce. Cependant, dans tous les cas, il y a deux alignements de plots et l'invention y est à chaque fois intéressante. I1 en est de même des circuits intégrés ceux-ci présentent aussi deux alignements de leurs bornes de sortie.
Les modes de connexion des circuits intégrés à ces connecteurs sont de deux types. Le type le plus répandu concerne la technique dite de WIRE BONDING. Dans cette technique, le connecteur constitué d'un arrangement de surfaces métalliques est posé sur sa face avant (celle qui sert à l'utilisation ultérieure) sur une surface et montre sa face arrière. Le circuit intégré est posé sur la face arrière du connecteur et présente lui aussi d'une manière visible ses bornes de connexion. Dans tout cet exposé, on parlera de plots s'agisssant du connecteur et de bornes s'agissant du circuit intégré.
Cette distinction ne vise qu'à faciliter la compréhension. Une machine de connexion vient selon cette technique raccorder des fils de connexion entre des bornes du circuit intégré et les faces arrières des plots du connecteur.
En général, le circuit intégré comporte huit bornes et le connecteur huit plots, de sorte que huit fils peuvent être connectés. Cette technique présente une contrainte : les fils de connexion ne doivent pas se croiser dans l'espace. Si le type de connexion conduit à devoir croiser les fils, le taux de rejet pour court-circuit est important et la solution n'est pas industrielle. Elle ne peut pas être mise en oeuvre par une machine automatique. On est donc amené à placer le circuit intégré sur le dos du connecteur avec ses alignements de bornes présentés parallèlement aux alignements de plots du connecteur. Chaque borne doit faire face à un plot auquel elle est connectée.
Une autre technique dite de montage en surface consiste à plaquer le circuit intégré sur le connecteur, de telle manière que les bornes de ce circuit intégré (apparaissant sur la surface de ce circuit intégré) soit directement plaqué contre la face arrière des surfaces métalliques du connecteur. Par un procédé connu de soudure, ces bornes entrent en contact électrique avec les plots du connecteur. Evidemment, dans ce dernier cas également, il est impératif que les alignements des bornes sur circuit intégré soient placés parallèlement aux alignements des plots du connecteur. Dans ce dernier cas, il doivent non seulement être parallèles, mais même être exactement égaux : les écarts entre les bornes doivent être les mêmes que les écarts entre les plots.
Un autre problème résulte de ce que les connecteurs, en particulier dans le domaine de la carte à puce, sont normalisés et que des fonctions électriques sont attachées aux positions des plots dans leurs alignements respectifs. Ceci est extrêmement contraignant et impose, pour la fabrication des circuits intégrés futurs, de respecter une norme, établie pour d'autres motifs et dont la justification, au moment de la fabrication d'un circuit intégré quelconque, n'est pas très heureuse. En outre, cette disposition conduit au rejet de toutes les fabrications anciennes, antérieures à-la norme, qui bien entendu ne souscrivent pas à ces impératifs. Essentiellement dans ce dernier cas, les répartitions des fonctions électriques entre les différentes bornes des circuits intégrés ne sont pas conformes à ce qui en est attendu de la norme.
Le problème à résoudre est donc d'arriver à connecter sur un connecteur, notamment un connecteur normalisé, un circuit intégré dont la répartition des bornes n'a pas été prévue à cet effet.
Dans l'invention, on remédie à cet inconvénient essentiellement en réalisant un connecteur dont les surfaces des plots de contact s'étendent dans un autre alignement et de préférence dans deux autres alignements, perpendiculaires aux deux alignements normalisés du connecteur. Ces projections de conduction s'entrelacent les unes avec les autres et constituent alors un autre réseau disponible de surfaces de connexion pour connecter le circuit intégré au connecteur. Autrement dit, des suites de plots non contigus dans les alignements normalisés se projettent par des suites de métallisations contiguës et arrangées selon ces alignements perpendiculaires. Il n'y a pas nécessairement entrelacement par ailleurs. On propose une autre organisation des suites des fonctions électriques attachées aux plots.
Dans un perfectionnement à cette technique, afin de faciliter encore plus la connexion du circuit intégré, le circuit intégré est placé sur le connecteur de telle façon que ces alignements de bornes soient parallèles à ces autres alignements de plots perpendiculaires aux alignements normalisés.
L'invention a donc pour objet un dispositif de connexion d'un circuit intégré à une face arrière d'un arrangement de plots conducteurs plats, cet arrangement constituant par sa face avant un connecteur, notamment conformes à la norme ISO (cartes à puces), ce connecteur comportant deux premiers alignements paralleles de plots, caractérisé en ce que des surfaces de deux plots de ces premiers alignements parallèles de plots se projettent en entrelacement dans un deuxième alignement de plots, ce deuxième alignement de plots étant perpendiculaire à ces deux premiers alignements parallèles de plots.
L'invention sera mieux comprise à la lecture de la description qui suit, à l'examen des figures qui l'accompagnent, celles-ci ne sont données qu'à titre indicatif et nullement limitatives de l'invention.
Les figures montrent - Figures la à 1c : Des représentations de connexions de circuits intégrés utilisables en particulier dans le domaine de la carte à puce - Figures 2a et 2b : Un premier exemple d'un mode de connexion selon l'invention - Figures 3a et 3b : un deuxième exemple d'un mode de connexion selon l'invention.
Les figures la à lc montrent, avec des cartes à puce 1, des connecteurs connectés à des circuits intégrés. Les figures montrent donc un circuit intégré 2 connecté à un connecteur 3. L'utilisation de l'invention ne nécessite bien entendu pas nécessairement une carte à puce, et tout autre support est envisageable du moment qu'on retrouve la présence du circuit intégré et du connecteur. La technique de connexion montrée sur les figures la et lb est du type WIRE BONDING, alors que dans la figue 1c elle est du type montage en surface.
Chaque connecteur 3 comporte une face avant 4, débouchant en surface du support 1 et une face arrière 5. Ces connecteurs sont constitués d'ilots métalliques, de surfaces adaptées à recevoir un palpeur sur la face avant lors d'une utilisation. Les formes apparentes des surfaces sont bien entendu les reflets des faces arrières cachées de ces surfaces.
Le circuit intégré est toujours connecté par ses bornes telles que 6 et 7 à la face arrière 5 du connecteur 3. La différence entre les figures la et lb se situe dans la présence d'un isolant 8 placé respectivement entre le circuit intégré 2 et le connecteur 3, ou de part et d'autre seulement du circuit intégré 2. L'ensemble peut-être monté dans un micro-module 9 destiné à être encastré dans une cavité 10 de la carte à puce ou du support 1. Ces dernières particularités sont bien entendu optionnelles et on peut éventuellement s'en passer. Le connecteur 3 comporte des plots métalliques tels que 11, 12 ou 13. Les faces arrières de ces îlots sont reliés aux bornes telles que 6 et 7 du circuit intégré 2, par exemple dans les solutions des figures la et lb, par des fils de liaison conducteurs tels que 14 et 15. Dans la solution du montage en surface de la figure lc, les fils de liaison ne sont pas présents et y sont remplacés par des soudures, respectivement 16 et 17.
La figure 2a montre la face arrière d'un connecteur selon l'invention, tandis que la figure 2b montre la face avant du même connecteur. Pour un porteur de carte à puce la face avant est visible, pas le face arrière.
Pour passer de la figure 2a à 2b, il faut tout simplement imaginer que le connecteur a été retourné autour d'un axe imaginaire passant sensiblement horizontalement entre les deux figures.
Le connecteur comporte des flots de connexion numérotés 20 à 27 qui sont organisés en deux alignements. Un premier alignement aligné avec un trait 28 comporte les plots 20 à 23. Le deuxième alignement aligné avec le trait 29 comporte les plots 24 à 27. Ces plots 20-27 sont censés être plus grands en surface que des réservations imposées par la norme. Ces réservations sont montrées par des rectangles, dessinés en tirets, à l'aplomb de ces plots. Dans le domaine de la carte à puce, le plot 23 est normalement non connecté : il n'y a pas de palpeur électrique qui vient prélever un signal électrique sur ce plot. Le plot 22 sert de plot d'entree-sortie, le plot 21 sert de plot d'entrée du signal de programmation d'une mémoire que comporterait le circuit intégré. Le plot 20 représente la connexion de masse. Le plot 27 n'est pas connecté. Le plot 26 représente l'accès d'une connexion d'horloge. Le plot 25 représente une entrée de remise à zéro, et le plot 24 correspond à l'entrée d'alimentation électrique du circuit intégré. Tous ces plots sont organisés en deux alignements parallèles, les alignements respectivement 28 et 29.
Selon une caractéristique essentielle de l'invention, les surfaces de conduction de ces plots se projettent, en entrelacement et/ou d'une manière non contiguë, dans du moins un deuxième alignement. Ce deuxième alignement est perpendiculaire aux deux premiers alignements 28 et 29 de plots. Par exemple, on constate sur la figure 2a, qui reprend par ailleurs les mêmes éléments que la figure 2b mais vu de l'arrière du connecteur, que les plots 20 et 24 non contigus constituent par leur prolongement un alignement entrelacé de plots, alignés selon un alignement 30, tandis que les plots 26, 22 et 20, eux aussi non contigus constituent un autre deuxième alignement entrelacé de plots, alignés selon l'alignement 31. Les deux alignements 30 et 31 sont perpendiculaires aux alignements 28, 29. Ces deuxièmes alignements sont matérialisés par des ronds tracés en tirets, tels que 32 à 37. A l'aplomb de chacun de ces emplacements 32 à 37, on est cense pouvoir avoir accès à des fonctions électriques de nature différente que celles auxquelles on a accès avec le rond immédiatement adjacent.
Dans ces projections, un des plots, par exemple le plot 20, projette sa surface métallisée en passant par le centre du connecteur, tandis que l'autre, par exemple le plot 22 ou le plot 24, projette sa surface métallisée en contournant, par l'extérieur, la surface projetée par l'intérieur.
Ce circuit de connexion est décrit dans un exemple, ici, avec huit plots de connexion par connecteur. Mais bien entendu, il est utilisable avec des connecteurs avec quatre, six, huit et même plus que huit plots de connexion.
Dans l'alignement 30, le plot 20 se projette en surface à l'aplomb du rond 32 et, en contournant l'aplomb du rond 33, se projette à l'aplomb du rond 34.
De l'autre côté, le plot 24, se projette, en contournant le rond 34 dans le rond 33. Les plots 20 et 24 se projettent donc en entrelacement dans un deuxième alignement 30, perpendiculaire aux alignements 28, 29.
Il en est de même pour l'alignement 31, pour lequel le plot 20 se projette jusque dans le rond 35, tandis que le plot 22 se projette en surface jusque dans le rond 36 en contournant le rond 35. Les surfaces des deux plots 20 et 22 se projettent donc en entrelacement, dans un deuxième alignement 31, perpendiculaires aux premiers alignements 28 et 29.
On a représenté les deux entrelacements selon les alignements 30 et 31 sur la même figure 2a ou 2b, mais bien entendu, on aurait pu se contenter, selon l'invention, d'un seul entrelacement. Ou même, ces alignements auraient pu être décalés, être plus éloignés ou plus près l'un de l'autre. Ici, les alignements 30 et 31 sont arrangés en bout des alignements 28 et 29.
On a représenté sur les figures 2a ainsi que sur la figure 3a, les modes de connexion d'un circuit intégré particulier, donné uniquement ici à titre d'exemple, le circuit intégré 24C04 ou C02 ou 25C04 ou C02. D'un montage à l'autre, figure 2a - figure 3a, le circuit peut-être raccordé par huit fils ou seulement par cinq fils aux plots de connexion du connecteur. Un tel circuit intégré possède deux alignements de bornes qui comportent respectivement les bornes A1, Ag, Vcc, et
Test, puis A2, Vss, SDA et SCL. Le mode de connexion représenté dans ces figures représente un perfectionnement de l'invention. Dans ce perfectionnement, plutôt que de présenter les bornes de connexion du circuit intégré parallèlement aux alignements 28 et 29 des plots de connexion du connecteur, on a même tourné le circuit intégré 2 de 90" de façon à ce que ses alignements 38 et 39 de bornes de connexion soient parallèles aux alignements 30 et 31.
Test, puis A2, Vss, SDA et SCL. Le mode de connexion représenté dans ces figures représente un perfectionnement de l'invention. Dans ce perfectionnement, plutôt que de présenter les bornes de connexion du circuit intégré parallèlement aux alignements 28 et 29 des plots de connexion du connecteur, on a même tourné le circuit intégré 2 de 90" de façon à ce que ses alignements 38 et 39 de bornes de connexion soient parallèles aux alignements 30 et 31.
Ceci n'est pas toujours une obligation. Comme on peut le voir sur la figure 2a, certaines des bornes, Vcc, Vss,
SDA, et SCL, sont connectées aux plots 20 à 27, par des fils de liaison qui s'éloignent du circuit intégré. Par contre, la borne de Test, elle, est reliée au plot 25 en passant au moins en partie au-dessus du circuit intégré.
SDA, et SCL, sont connectées aux plots 20 à 27, par des fils de liaison qui s'éloignent du circuit intégré. Par contre, la borne de Test, elle, est reliée au plot 25 en passant au moins en partie au-dessus du circuit intégré.
On constate dans cet exemple qu'il aurait été impossible, selon l'état de la technique, de relier la borne Vcc au plot 24 sans risquer de venir en court-circuit avec le raccordement de la borne Test au plot 25. Dans d'autres cas, la rotation du circuit intégré n'est pas nécessaire.
La figure 3a montre, pour le même circuit intégré, mais branché d'une manière différente, l'intérêt d'avoir réalisé l'emplacement 34 , situé entre l'emplacement 33 et le plot 24, et qui est par ailleurs raccordé électriquement au plot 20. Le montage de la figure 3a n'aurait également pas été possible dans une solution classique. En effet, les connexions de Vcc au plot 24 se seraient toujours croisées avec la connexion de la borne
Test au plot 20.
Test au plot 20.
On distingue sur les figures 2a et 3a des dessins complémentaires de surfaces métalliques indépendantes par la présence de plots supplémentaires tels que 40 et 41. Ceux-ci ne sont pas forcément nécessaires et ils pourraient être, par exemple, raccordés électriquement soit tous au plot 24, soit le plot 40 au plot 20 et le plot 41 au plot 24. Leur fonction est plutôt esthétique
Ils peuvent néanmoins contribuer aussi à une meilleure protection par constitution de surface équipotentielle.
Ils peuvent néanmoins contribuer aussi à une meilleure protection par constitution de surface équipotentielle.
En pratique, il n'est donc pas nécessaire que le plot qui se projette soit un plot correspondant au dernier dans un alignement.
D'autre part, les connecteurs tels que ceux représentés sont fabriqués en bandes et, au moins sur la figure 2a, on distingue des ponts électriques tels que 42 qui permettent de lier un connecteur dans une bande, à un connecteur adjacent. Ceci permet de maintenir les pièces en place, et facilite la fabrication.
Si on fabrique un circuit intégré suffisamment grand il est aussi possible de le connecter directement, dans le cadre de la figure 3a. De cette façon, l'invention est également applicable si on retient comme mode de connexion le type de montage en surface.
Claims (8)
1 - Dispositif de connexion d'un circuit intégré (2) à une face arrière (5) d'un arrangement (28, 29) de plots (20, 27) conducteurs plats d'un connecteur (3) cet arrangement constituant par sa face avant un connecteur, notamment conforme à la norme ISO, ce connecteur comportant deux premiers alignements (28, 29) parallèles de plots (20, 24), caractérisé en ce que des surfaces de deux plots de ces premiers alignements parallèles de plots se projettent en entrelacement (33, 34) dans un deuxième alignement (30) de plots, ce deuxième alignement de plots étant perpendiculaire à ces deux premiers alignements parallèles de plots.
2 - Dispositif selon la revendication 1, caractérisé en ce que deux autres surfaces de plots (20,21) de ces premiers alignements parallèles de plots se projettent en entrelacement (35, 36) dans un autre deuxième alignement (31) de plots perpendiculaire, lui aussi, à ces deux premiers alignements parallèles de plots.
3 - Dispositif selon la revendication 2, caractérisé en ce qu'une (20) des surfaces de plots d'un premier alignement de plots qui se projettent dans un deuxième alignement de plots se projette également dans l'autre deuxième alignement de plots.
4 - Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les surfaces de plots des premiers alignements de plots qui se projettent dans un deuxième alignement de plots proviennent d'un seul premier alignement (20, 22) de plots.
5 - Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les surfaces de plots des premiers alignements de plots qui se projettent dans un deuxième alignement de plots proviennent des deux premiers alignements (20, 24) de plots.
6 - Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le circuit intégré possède deux alignements (38, 39) de bornes de connexion et en ce que, pour la connexion de ces bornes de connexion du circuit intégré aux plots de l'arrangement, les alignement de ces bornes sont placé parallèlement aux deuxièmes alignements de plots.
7 - Dispositif selon la revendication 6 caractérisé en ce que le circuit intégré est connecté sur une face de l'arrangement.
8 - Dispositif de connexion d'un circuit intégré (2) à une face arrière (5) d'un arrangement (28, 29) de plots (20, 27) conducteurs plats d'un connecteur (3) cet arrangement constituant par sa face avant un connecteur, notamment conforme à la norme ISO, ce connecteur comportant deux premiers alignements (28, 29) parallèles de plots (20, 24), caractérisé en ce que les surfaces de deux plots non contigus dnas ces alignements se projettent contiguement dans un deuxième alignement de plots, ce deuxième alignement de plots étant perpendiculaire à ces deux premiers alignements de plots.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9114642A FR2684236B1 (fr) | 1991-11-27 | 1991-11-27 | Dispositif de connexion de circuit integre. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9114642A FR2684236B1 (fr) | 1991-11-27 | 1991-11-27 | Dispositif de connexion de circuit integre. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2684236A1 true FR2684236A1 (fr) | 1993-05-28 |
| FR2684236B1 FR2684236B1 (fr) | 1998-08-21 |
Family
ID=9419395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9114642A Expired - Fee Related FR2684236B1 (fr) | 1991-11-27 | 1991-11-27 | Dispositif de connexion de circuit integre. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2684236B1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674346A2 (fr) * | 1994-03-22 | 1995-09-27 | Kabushiki Kaisha Toshiba | Extrémité de connexion pour dispositif à semi-conducteur |
| DE19541072A1 (de) * | 1995-11-03 | 1997-05-07 | Siemens Ag | Chipmodul |
| WO1997044823A1 (fr) * | 1996-05-17 | 1997-11-27 | Siemens Aktiengesellschaft | Substrat pour puce de semiconducteur |
| WO1998039732A2 (fr) * | 1997-03-03 | 1998-09-11 | Siemens Aktiengesellschaft | Module de carte a puce et carte a puce comportant ce dernier |
| US6166431A (en) * | 1995-08-25 | 2000-12-26 | Kabushiki Kaisha Tishiba | Semiconductor device with a thickness of 1 MM or less |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0226480A1 (fr) * | 1985-10-11 | 1987-06-24 | Thomson Composants Militaires Et Spatiaux | Procédé de fabrication d'un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants |
| EP0307773A1 (fr) * | 1987-09-14 | 1989-03-22 | EM Microelectronic-Marin SA | Procédé de fabrication de modules électroniques, notamment pour cartes à microcircuits |
| EP0343030A1 (fr) * | 1988-05-09 | 1989-11-23 | Bull Cp8 | Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit |
| JPH026188A (ja) * | 1988-06-24 | 1990-01-10 | Dainippon Printing Co Ltd | Ｉｃカードおよびｉｃモジュール |
| EP0140230B1 (fr) * | 1983-10-24 | 1990-01-10 | GAO Gesellschaft für Automation und Organisation mbH | Support d'enregistrement portant un circuit intégré et procédé de production |
| DE3901402A1 (de) * | 1989-01-19 | 1990-07-26 | Telefonbau & Normalzeit Gmbh | Verfahren zur herstellung einer chipkarte |
-
1991
- 1991-11-27 FR FR9114642A patent/FR2684236B1/fr not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0140230B1 (fr) * | 1983-10-24 | 1990-01-10 | GAO Gesellschaft für Automation und Organisation mbH | Support d'enregistrement portant un circuit intégré et procédé de production |
| EP0226480A1 (fr) * | 1985-10-11 | 1987-06-24 | Thomson Composants Militaires Et Spatiaux | Procédé de fabrication d'un microboîtier, microboîtier à contacts effleurants, et application aux cartes contenant des composants |
| EP0307773A1 (fr) * | 1987-09-14 | 1989-03-22 | EM Microelectronic-Marin SA | Procédé de fabrication de modules électroniques, notamment pour cartes à microcircuits |
| EP0343030A1 (fr) * | 1988-05-09 | 1989-11-23 | Bull Cp8 | Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit |
| JPH026188A (ja) * | 1988-06-24 | 1990-01-10 | Dainippon Printing Co Ltd | Ｉｃカードおよびｉｃモジュール |
| DE3901402A1 (de) * | 1989-01-19 | 1990-07-26 | Telefonbau & Normalzeit Gmbh | Verfahren zur herstellung einer chipkarte |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 140 (M-0950)16 Mars 1990 & JP-A-02 006 188 ( DAINIPPON PRINTING CO LTD ) 10 Janvier 1990 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674346A2 (fr) * | 1994-03-22 | 1995-09-27 | Kabushiki Kaisha Toshiba | Extrémité de connexion pour dispositif à semi-conducteur |
| EP0674346A3 (fr) * | 1994-03-22 | 1997-02-05 | Toshiba Kk | Extrémité de connexion pour dispositif à semi-conducteur. |
| US6166431A (en) * | 1995-08-25 | 2000-12-26 | Kabushiki Kaisha Tishiba | Semiconductor device with a thickness of 1 MM or less |
| US6333212B1 (en) | 1995-08-25 | 2001-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| DE19541072A1 (de) * | 1995-11-03 | 1997-05-07 | Siemens Ag | Chipmodul |
| US6025997A (en) * | 1995-11-03 | 2000-02-15 | Siemens Aktiengesellschaft | Chip module for semiconductor chips having arbitrary footprints |
| WO1997044823A1 (fr) * | 1996-05-17 | 1997-11-27 | Siemens Aktiengesellschaft | Substrat pour puce de semiconducteur |
| US6326683B1 (en) * | 1996-05-17 | 2001-12-04 | Siemens Aktiengesellschaft | Carrier element for a semiconductor chip |
| WO1998039732A2 (fr) * | 1997-03-03 | 1998-09-11 | Siemens Aktiengesellschaft | Module de carte a puce et carte a puce comportant ce dernier |
| WO1998039732A3 (fr) * | 1997-03-03 | 1998-12-17 | Siemens Ag | Module de carte a puce et carte a puce comportant ce dernier |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2684236B1 (fr) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0343030B1 (fr) | Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit | |
| FR2809871A1 (fr) | Connecteur electrique a lames de contact perfectionnees pour le raccordement d'une carte a circuit(s) integre(s) | |
| EP1021792A1 (fr) | Procede de fabrication de cartes a puce aptes a assurer un fonctionnement a contact, et sans contact | |
| FR2808608A1 (fr) | Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement | |
| CA2075753C (fr) | Joint d'etancheite, notamment d'etancheite electromagnetique | |
| FR2588695A1 (fr) | Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants | |
| EP0267826A1 (fr) | Procédé de réalisation de cartes à mémoire électronique et cartes obtenues par la mise en oeuvre dudit procédé | |
| FR2684236A1 (fr) | Dispositif de connexion de circuit integre. | |
| EP4002194B1 (fr) | Dispositif pour l'enrôlement d'une carte à microcircuit | |
| EP0487365A1 (fr) | Cale de positionnement bloqué pour une cosse de connexion électrique | |
| FR2786902A1 (fr) | Module electronique sans contact, carte a puce comportant un tel module, et leurs procedes de fabrication | |
| FR2785071A1 (fr) | Procede de fabrication d'une carte a puce et d'un module electronique destine a etre insere dans une telle carte | |
| EP0258138B1 (fr) | Dispositif de centrage de composants préformés en vue de leur implantation à plat par une machine de dépose automatique | |
| EP0083265A1 (fr) | Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support | |
| EP2221751A1 (fr) | Support pour carte a microcircuit, carte a microcircuit comprenant un tel support | |
| EP2365288B2 (fr) | Dispositif de détection configurable | |
| CH665060A5 (en) | Electronic module for integrated circuit mounting on PCB - has space provided between rows of connector pins for chips mounted on board through which pins pass | |
| FR2681755A1 (fr) | Systeme d'interconnexion electrique entre une pluralite de cartes "fille". | |
| EP1546989B1 (fr) | Lecteur de carte a puce a boitier transparent | |
| EP3069304B1 (fr) | Dispositif electronique interconnecté et son procédé de fabrication | |
| FR2904151A1 (fr) | Module electronique avec connecteur a pattes elastiques de contact, connecteur et cartes correspondants | |
| FR2864295A1 (fr) | Carte a microcircuit a contacts externes, inlay adapte a sa fabrication et un procede de fabrication. | |
| FR2796203A1 (fr) | Module electronique sans contact et procede pour son obtention | |
| EP4406067A1 (fr) | Support de contact pour un circuit intégré | |
| FR2747866A1 (fr) | Ensemble electronique comprenant une unite electronique reliee a une bobine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090731 |