FR2681193A1 - Protection of the output stages of an integrated circuit against electrostatic discharges - Google Patents
Protection of the output stages of an integrated circuit against electrostatic discharges Download PDFInfo
- Publication number
- FR2681193A1 FR2681193A1 FR9111007A FR9111007A FR2681193A1 FR 2681193 A1 FR2681193 A1 FR 2681193A1 FR 9111007 A FR9111007 A FR 9111007A FR 9111007 A FR9111007 A FR 9111007A FR 2681193 A1 FR2681193 A1 FR 2681193A1
- Authority
- FR
- France
- Prior art keywords
- output
- output stage
- esl
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001681 protective effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000001960 triggered effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
PROTECTION DES ETAGES DE SORTIE D'UN CIRCUIT INTEGRE
CONTRE LES DECHARGES ELECTROSTATIQUES
L'invention concerne les circuits intégrés et leurs protections contre les décharges électrostatiques. Elle s'applique en particulier à la protection des étages de sortie des circuits MOS.PROTECTION OF THE OUTPUT STAGES OF AN INTEGRATED CIRCUIT
AGAINST ELECTROSTATIC DISCHARGES
The invention relates to integrated circuits and their protection against electrostatic discharges. It applies in particular to the protection of the output stages of MOS circuits.
Les progrès technologiques conduisent vers des composants de plus en plus petits et rapides, mais aussi plus fragiles. Les étages de sortie des circuits MOS, technologiquement capables jusqu'ici de supporter des courants de décharges élevés, deviennent vulnérables. En particulier les diverses techniques d'amélioration des performances des circuits intégrés telles l'amincissement des couches d'oxyde de grille, la diminution de la largeur des canaux de conduction des transistors, ou encore le très faible dopage et la faible épaisseur des régions drain des transistors, entraînent en contre-partie une sensibilité accrue aux surtensions ou décharges, car les tensions de claquage des jonctions ou de perçage entre drain et source des transistors MOS deviennent plus faibles et car l'oxyde de grille est plus fragile. Technological progress leads to increasingly smaller and faster components, but also more fragile. The output stages of the MOS circuits, which have so far been able to withstand high discharge currents, become vulnerable. In particular, the various techniques for improving the performance of integrated circuits such as the thinning of the gate oxide layers, the reduction in the width of the conduction channels of the transistors, or even the very low doping and the small thickness of the drain regions. transistors, on the other hand, result in increased sensitivity to overvoltages or discharges, because the breakdown voltages of the junctions or drilling between the drain and source of the MOS transistors become lower and because the gate oxide is more fragile.
Un étage de sortie MOS comporte classiquement au moins un transistor MOS dont l'état en sortie est commandé par la tension de grille du transistor
- quand la tension de grille est nulle, le transistor est bloqué et sa sortie est en haute impédance
- quand la tension de grille est de l'ordre de cinq volts en valeur absolue, le transistor est passant et amène soit zéro volt, soit 5 volts (Vcc) en sortie selon le type de transistor et la polarisation utilisés. A MOS output stage conventionally comprises at least one MOS transistor whose state of output is controlled by the gate voltage of the transistor
- when the gate voltage is zero, the transistor is blocked and its output is at high impedance
- when the gate voltage is of the order of five volts in absolute value, the transistor is on and brings either zero volts or 5 volts (Vcc) at output depending on the type of transistor and the polarization used.
Dans la suite, on s'intéresse à un étage de sortie à un seul transistor MOS de type N. Dans cet exemple classique, le drain du transistor est connecté à un plot de sortie du circuit, la source est connectée à la masse électrique Vss du circuit et la grille de commande est connectée à une sortie d'un élément de circuit amont. Un tel étage de sortie est dit à drain ouvert avec deux états possible en sortie : haute impédance ou zéro volt (Vss). In the following, we are interested in an output stage with a single N type MOS transistor. In this classic example, the drain of the transistor is connected to an output pad of the circuit, the source is connected to the electrical ground Vss of the circuit and the control grid is connected to an output of an upstream circuit element. Such an output stage is said to have an open drain with two possible states at the output: high impedance or zero volts (Vss).
Quand le circuit n'est pas alimenté, le transistor de sortie est normalement bloqué : la tension de grille est à zéro volt. When the circuit is not supplied, the output transistor is normally blocked: the gate voltage is at zero volts.
Une surtension peut alors se produire sur le plot de sortie, par exemple par simple contact avec une main humaine, par décharge électrostatique. An overvoltage can then occur on the output pad, for example by simple contact with a human hand, by electrostatic discharge.
Si une surtension négative par rapport à la tension de polarisation du substrat de circuit (Vss) est imposée sur le plot de sortie, le transistor de sortie étant bloqué, la jonction drain-substrat est polarisée en direct et elle écrète la tension sur le drain à environ 0,6 volt : le transistor s'auto-protège. If a negative overvoltage compared to the bias voltage of the circuit substrate (Vss) is imposed on the output pad, the output transistor being blocked, the drain-substrate junction is forward biased and it writes the voltage on the drain at around 0.6 volts: the transistor self-protects.
Mais si la surtension est positive par rapport à la tension de polarisation du substrat, la jonction drain-substrat est polarisée en inverse : la conduction du transistor peut être forçée par perçage entre drain et source ("punch-through" dans la littérature anglo-saxonne) ou par avalanche de la jonction drain-substrat : la tension au drain Vd atteint au moins 15 à 20 volts ; comme la tension de grille Vg est à zéro volt (transistor bloqué), la tension drain-grille (Vd-Vg) atteint aussi au moins 15 à 20 volts. Dans un transistor fragilisé, c'est à dire à canal court, faible dopage de drain ou faible épaisseur d'oxyde de grille, la tension de rupture de l'oxyde de grille est de ce même ordre de grandeur (15-20 volts) : le transistor (bloqué Vg = zéro volt) dont la conduction est ainsi forcée risque donc d'être détruit par rupture de l'oxyde de grille en bord de drain. But if the overvoltage is positive with respect to the bias voltage of the substrate, the drain-substrate junction is reverse biased: the conduction of the transistor can be forced by drilling between drain and source ("punch-through" in English literature). Saxon) or by avalanche of the drain-substrate junction: the voltage at the drain Vd reaches at least 15 to 20 volts; as the gate voltage Vg is at zero volts (transistor blocked), the drain-gate voltage (Vd-Vg) also reaches at least 15 to 20 volts. In a weakened transistor, that is to say with a short channel, low drain doping or small thickness of gate oxide, the breaking voltage of the gate oxide is of this same order of magnitude (15-20 volts) : the transistor (blocked Vg = zero volts) whose conduction is thus forced therefore risks being destroyed by rupture of the gate oxide at the edge of the drain.
L'invention concerne un dispositif de protection des étages de sortie des circuits MOS contre de telles surtensions destructrices. The invention relates to a device for protecting the output stages of MOS circuits against such destructive overvoltages.
Selon l'invention, en cas de surtension sur le plot de sortie, un dispositif de protection de l'étage de sortie associé permet de diminuer la tension drain-grille, de manière à éviter le claquage de l'oxyde de grille en bord de drain. Il permet aussi de rendre passant le transistor de sortie avant le déclenchement d'une conduction forcée par avalanche ou perçage qui pourrait être destructrices. According to the invention, in the event of an overvoltage on the output pad, a device for protecting the associated output stage makes it possible to reduce the drain-gate voltage, so as to avoid the breakdown of the gate oxide at the edge of drain. It also makes it possible to make the output transistor pass before the triggering of a conduction forced by avalanche or drilling which could be destructive.
L'invention concerne un circuit intégré MOS comportant des étages de sortie MOS, un étage de sortie ayant une entrée connectée à une sortie d'un élément de circuit et une sortie connectée à un plot de sortie du circuit intégré, dans lequel un dispositif de protection d'un étage de sortie contre des surtensions est caractérisé en ce qu'il comporte un élément de protection avec une borne d'entrée connectée à la sortie de l'étage de sortie et une borne de sortie connectée à l'entrée de l'étage de sortie pour détecter une différence de tension entre la sortie et l'entrée de l'étage de sortie supérieure en valeur absolue à une tension de seuil de déclenchement et pour imposer alors sur l'entrée de l'étage de sortie, la tension disponible sur la sortie de l'étage de sortie à une tension de seuil de déclenchement près. The invention relates to an MOS integrated circuit comprising MOS output stages, an output stage having an input connected to an output of a circuit element and an output connected to an output pad of the integrated circuit, in which a device for protection of an output stage against overvoltages is characterized in that it comprises a protective element with an input terminal connected to the output of the output stage and an output terminal connected to the input of the output stage to detect a voltage difference between the output and the input of the output stage greater in absolute value than a trigger threshold voltage and to then impose on the input of the output stage, the voltage available at the output of the output stage to within a trigger threshold voltage.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit, faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés, dans lesquels
- la figure 1 est un schéma synoptique d'un dispositif de protection d'un étage de sortie d'un circuit intégré MOS selon l'invention ;
- la figure 2 est une courbe de réponse courant/tension d'un dispositif de protection selon l'invention.Other characteristics and advantages of the invention will appear on reading the detailed description which follows, given by way of non-limiting illustration of the invention and with reference to the appended drawings, in which
- Figure 1 is a block diagram of a device for protecting an output stage of an MOS integrated circuit according to the invention;
- Figure 2 is a current / voltage response curve of a protection device according to the invention.
La figure 1 est un schéma synoptique d'un dispositif de protection Epl d'un étage de sortie Esl d'un circuit intégré CI. FIG. 1 is a block diagram of a protection device Epl of an output stage Esl of an integrated circuit CI.
L'étage de sortie Esl a son entrée gl connectée à une sortie yl d'un élément 1 du circuit intégré CI et sa sortie dl connectée à un plot de sortie P1 du circuit intégré. The output stage Esl has its input gl connected to an output yl of an element 1 of the integrated circuit CI and its output dl connected to an output pad P1 of the integrated circuit.
Dans l'exemple, l'étage de sortie est de type drain ouvert à 2 états. Il comporte un transistor MOS T1 de type N dont le drain est la sortie dl et la grille, l'entrée gl, de l'étage de sortie Esl. La source sl du transistor MOS T1 est reliée à la masse électrique (Vss) du circuit intégré CI. In the example, the output stage is of the open drain type with 2 states. It comprises an N type MOS transistor T1 whose drain is the output dl and the gate, the input gl, of the output stage Esl. The source sl of the MOS transistor T1 is connected to the electrical ground (Vss) of the integrated circuit CI.
Quand le transistor MOS T1 est conducteur, un canal de conduction s'établit entre le drain dl relié au plot de sortie P1 et la source sl reliée à la masse électrique du circuit. Ainsi, si l'élément 1 de circuit applique une tension positive de l'ordre de cinq volts sur l'entrée gl de l'étage de sortie Esl, le canal de conduction s'établit et impose une tension nulle sur la sortie dl de l'étage de sortie Esl. When the MOS transistor T1 is conductive, a conduction channel is established between the drain dl connected to the output pad P1 and the source sl connected to the electrical ground of the circuit. Thus, if the circuit element 1 applies a positive voltage of the order of five volts to the input gl of the output stage Esl, the conduction channel is established and imposes a zero voltage on the output dl of the output stage Esl.
Si l'élément 1 de circuit applique une tension négative ou nulle sur l'entrée gl, il n'y a pas de canal de conduction (transistor T1 bloqué) et la sortie dl de l'étage de sortie Esl est en haute impédance. If the circuit element 1 applies a negative or zero voltage to the input gl, there is no conduction channel (transistor T1 blocked) and the output dl of the output stage Esl is at high impedance.
L'étage de sortie Esl a donc deux états possibles
- un état "inactif" correspondant à une haute impédance de sortie ;
- un état "actif" correspondant à une tension de sortie nulle.The output stage Esl therefore has two possible states
- an "inactive" state corresponding to a high output impedance;
- an "active" state corresponding to a zero output voltage.
Plusieurs étages de sortie Esl, Es2 peuvent être associés à un même plot de sortie P1. Un seul peut être actif à la fois et imposer zéro volt sur le plot de sortie sans perturber les autres étages de sortie qui sont en haute impédance. Several output stages Es1, Es2 can be associated with the same output pad P1. Only one can be active at a time and impose zero volts on the output pad without disturbing the other output stages which are at high impedance.
Un dispositif de protection D1 d'un étage de sortie Esl selon l'invention comporte un élément de protection Epl avec une entrée A et une sortie B. A protection device D1 of an output stage Esl according to the invention comprises a protection element Epl with an input A and an output B.
L'entrée A est reliée à la sortie dl de l'étage de sortie Esl. La sortie B est reliée à l'entrée gl de l'étage de sortie Esl. L'élément de protection Epl a un seuil positif Vs et un seuil négatif Vs' de déclenchement en tension. Pour une différence de potentiel positive à ses bornes VA-VB supérieure au seuil positif Vs, l'élément de protection impose sur sa sortie B la tension d'entrée VA moins la tension de seuil positive Vs. Pour une différence de potentiel négative VA-VB inférieure au seuil négatif Vs', l'élément de protection impose sur sa sortie B la tension VA moins la tension de seuil négative Vs'.Input A is connected to output dl of the output stage Esl. The output B is connected to the input gl of the output stage Esl. The protection element Epl has a positive threshold Vs and a negative threshold Vs' for triggering in voltage. For a positive potential difference at its terminals VA-VB greater than the positive threshold Vs, the protection element imposes on its output B the input voltage VA minus the positive threshold voltage Vs. For a negative potential difference VA- VB below the negative threshold Vs ', the protection element imposes on its output B the voltage VA minus the negative threshold voltage Vs'.
L'élément de protection Epl est un circuit suiveur de tension : la tension en sortie suit la tension d'entrée au seuil de déclenchement près.The protection element Epl is a voltage follower circuit: the output voltage follows the input voltage to the nearest tripping threshold.
Si le circuit intégré est hors-tension, l'entrée gl de l'étage de sortie est en principe à zéro volt et la sortie dl est en haute impédance. If the integrated circuit is de-energized, the input gl of the output stage is in principle at zero volts and the output dl is at high impedance.
Si une tension Vp supérieure au seuil de déclenchement positif Vs de l'élément de protection Epl se produit sur le plot P1 (décharge électrostatique), l'élément de protection Epl se déclenche et impose sur sa sortie B, donc sur l'entrée gl de l'étage de sortie Epl, la tension VA-Vs=Vp-Vs, tandis que la tension de sortie Vd de l'étage de sortie Esl est égale à la tension Vp. Donc la tension grille-drain du transistor MOS de l'étage de sortie est forcée à la tension de seuil Vs, quelle que soit la valeur de la surtension Vp. L'élément de protection Epl permet au-delà du seuil de déclenchement de maintenir une différence de potentiel entre l'entrée et la sortie de l'étage de sortie constante et égale au seuil de déclenchement. If a voltage Vp greater than the positive triggering threshold Vs of the protection element Epl occurs on the pad P1 (electrostatic discharge), the protection element Epl is triggered and imposes on its output B, therefore on the input gl of the output stage Epl, the voltage VA-Vs = Vp-Vs, while the output voltage Vd of the output stage Esl is equal to the voltage Vp. Therefore the gate-drain voltage of the MOS transistor of the output stage is forced to the threshold voltage Vs, whatever the value of the overvoltage Vp. The Epl protection element allows beyond the trigger threshold to maintain a potential difference between the input and output of the output stage constant and equal to the trigger threshold.
Ainsi pour une tension de seuil Vs de l'ordre de six volts, la tension grille-drain est bien inférieure à la tension de claquage de l'oxyde de grille du transistor en bord de drain (région notée "O" sur la figure 1), de l'ordre de 15-20 volts. De plus, cette tension forcée rend conducteur le transistor T1 avant même qu'une conduction non contrôlée par perçage ou avalanche puisse se produire. Thus, for a threshold voltage Vs of the order of six volts, the gate-drain voltage is much lower than the breakdown voltage of the gate oxide of the transistor at the drain edge (region denoted "O" in FIG. 1). ), of the order of 15-20 volts. In addition, this forced voltage makes the transistor T1 conductive even before uncontrolled conduction by piercing or avalanche can occur.
En pratique la tension de seuil positive Vs doit être supérieure à la tension d'alimentation Vcc du circuit, en tenant compte des tolérances sur cette tension généralement admises. Une valeur de l'ordre de six volts pour la tension de seuil positive Vs pourra généralement convenir. In practice, the positive threshold voltage Vs must be greater than the supply voltage Vcc of the circuit, taking into account the tolerances on this voltage generally accepted. A value of the order of six volts for the positive threshold voltage Vs will generally be suitable.
C'est aussi la valeur de la tension de seuil négative Vs' que l'on retiendra. En effet, un tel élément de protection Epl peut aussi se déclencher pour une valeur de tension à ses bornes VA-VB supérieure en valeur absolue à Vs' (cas de surtensions négatives). It is also the value of the negative threshold voltage Vs' that will be retained. Indeed, such a protection element Epl can also be triggered for a voltage value at its terminals VA-VB greater in absolute value than Vs' (in the case of negative overvoltages).
Or, comme l'élément de protection Epl ne doit pas perturber le fonctionnement normal de l'étage de sortie, il ne doit pas en particulier se déclencher quand l'élément 1 de circuit impose une tension positive de l'ordre de cinq volts sur la grille gl du transistor T1 de l'étage de sortie Esl, la tension de drain étant alors amenée à zéro volt. En pratique, une valeur de - 6 volts pour le seuil de tension négatif Vs' peut être retenue. However, as the protective element Epl must not disturb the normal operation of the output stage, it must not in particular be triggered when the circuit element 1 imposes a positive voltage of the order of five volts on the gate gl of the transistor T1 of the output stage Esl, the drain voltage then being brought to zero volts. In practice, a value of - 6 volts for the negative voltage threshold Vs' can be retained.
Quand le circuit est mis hors tension, il arrive qu'il reste des charges électriques dans le circuit qui peuvent commander la tension Vss (masse électrique du circuit) sur la grille gl de l'étage de sortie Esl. Si l'élément de protection se déclenche, il impose une tension élevée Vp-Vs sur cette même grille gl. Pour permettre au potentiel de la grille gl de monter à cette tension élevée Vp-Vs alors que la sortie yl est à zéro volts et pour protéger la circuiterie en amont de la sortie yl, un perfectionnement au dispositif de protection D1 de l'invention consiste à placer une résistance de très forte impédance (au moins dix kilo-ohms) entre la sortie yl de l'élément 1 de circuit et la sortie B de l'élément de protection Epl. When the circuit is de-energized, it happens that there are electrical charges in the circuit which can control the voltage Vss (electrical mass of the circuit) on the gate gl of the output stage Esl. If the protective element is triggered, it imposes a high voltage Vp-Vs on this same gate gl. To allow the potential of the gate gl to rise to this high voltage Vp-Vs while the output yl is at zero volts and to protect the circuitry upstream of the output yl, an improvement to the protection device D1 of the invention consists placing a very high impedance resistor (at least ten kilo-ohms) between the output yl of the circuit element 1 and the output B of the protection element Epl.
Cette résistance R1 permet alors de maintenir la tension Vss sur la sortie yl de l'élément 1 de circuit tout en permettant au potentiel de la grille gl de monter en tension. This resistor R1 then makes it possible to maintain the voltage Vss on the output yl of the circuit element 1 while allowing the potential of the gate gl to increase in voltage.
On a décrit un dispositif de protection D1 aux décharges électrostatiques d'un étage de sortie Esl d'un circuit intégré MOS, comprenant un élément de protection Epl en parallèle sur l'étage de sortie et, en outre, dans un perfectionnement de l'invention, une résistance R1 de forte impédance entre la sortie de l'élément 1 de circuit et l'entrée gl de l'étage de sortie Esl. A protection device D1 has been described for electrostatic discharges from an output stage Esl of an MOS integrated circuit, comprising a protective element Epl in parallel on the output stage and, moreover, in an improvement of the invention, a resistor R1 of high impedance between the output of the circuit element 1 and the input gl of the output stage Esl.
De tels dispositifs de protection sont à placer de préférence sur chaque étage de sortie de circuit. Such protective devices are preferably placed on each circuit output stage.
Pour des étages de sortie Esl et Es2 associés à un même plot de sortie P1, on utilisera de préférence un seul élément de protection Epl commun à ces étages de sortie Esl et Es2 de l'exemple et par contre, pour chacun de ces étages de sortie Esl et Es2, une résistance R1, R2 particulière placée entre la sortie de l'élément de circuit et l'entrée de l'étage de sortie associé. Ainsi dans l'exemple de la figure 1, la borne de sortie B de l'élément de protection Epl est connectée sur l'entrée g2 de l'étage de sortie Es2 et sur l'entrée gl de l'étage de sortie Esl. Une résistance R2 est placée en série entre une sortie y2 d'un élément 2 de circuit qui commande l'étage de sortie Es2 et l'entrée g2 de cet étage de sortie Es2. La résistance R1 est placée en série entre la sortie yl de l'élément 1 de circuit et l'entrée gl de l'étage de sortie Esl. For output stages Esl and Es2 associated with the same output pad P1, preferably use a single protection element Epl common to these output stages Esl and Es2 of the example and on the other hand, for each of these stages of output Esl and Es2, a particular resistor R1, R2 placed between the output of the circuit element and the input of the associated output stage. Thus in the example of FIG. 1, the output terminal B of the protective element Epl is connected to the input g2 of the output stage Es2 and to the input gl of the output stage Esl. A resistor R2 is placed in series between an output y2 of a circuit element 2 which controls the output stage Es2 and the input g2 of this output stage Es2. The resistor R1 is placed in series between the output yl of the circuit element 1 and the input gl of the output stage Esl.
Dans l'exemple, on a décrit un dispositif de protection d'un étage de sortie avec un transistor MOS de type N. Cet exemple n'est pas limitatif. Le dispositif de protection s'applique aussi bien à d'autres types d'étages de sortie MOS ou CMOS. In the example, a device for protecting an output stage has been described with an N-type MOS transistor. This example is not limiting. The protection device also applies to other types of MOS or CMOS output stages.
La courbe de réponse en courant de l'étage de protection Epl selon l'invention en fonction de la différence de tension à ses bornes VA-VB est représentée sur la figure 2. Elle correspond à deux droites de charge, la première avec un seuil positif Vs, la seconde avec un seuil négatif Vs'. The current response curve of the protection stage Epl according to the invention as a function of the voltage difference at its terminals VA-VB is shown in FIG. 2. It corresponds to two load lines, the first with a threshold positive Vs, the second with a negative threshold Vs'.
Une réalisation pratique de l'étage de protection consiste par exemple à placer deux diodes zener zl, z2 tête-bêche entre les bornes A et B (figure 1), avec un seuil de tension pour chacune de l'ordre de six volts. A practical embodiment of the protection stage consists for example of placing two zener diodes zl, z2 head to tail between the terminals A and B (FIG. 1), with a voltage threshold for each of the order of six volts.
De telles diodes zener seront par exemple réalisées selon le principe décrit dans le brevet italien NO 22228A/89 déposé au nom de Sgs-Thomson
Microelectronics s.r.l. le 31 octobre 1989. Such zener diodes will for example be produced according to the principle described in Italian patent NO 22228A / 89 filed in the name of Sgs-Thomson
Microelectronics srl October 31, 1989.
D'autres réalisations sont possibles, par exemple en utilisant à la place d'une diode zener, un transistor MOS à canal N court, dont on force la grille à zéro volt. En cas de surtension, une conduction se déclenchera alors par le phénomène de perçage. Les résistances R1, R2 seront elles classiquement réalisées avec des transistors déplétés dans une technologie NMOS, ou bien, dans un autre exemple non limitatif avec un caisson dans une technologie CMOS à caisson N. Other embodiments are possible, for example by using a short N-channel MOS transistor in place of a zener diode, the gate of which is forced to zero volts. In the event of an overvoltage, conduction will then be triggered by the piercing phenomenon. The resistors R1, R2 will conventionally be produced with transistors depleted in an NMOS technology, or else, in another nonlimiting example with a box in a CMOS technology with an N box.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9111007A FR2681193A1 (en) | 1991-09-05 | 1991-09-05 | Protection of the output stages of an integrated circuit against electrostatic discharges |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9111007A FR2681193A1 (en) | 1991-09-05 | 1991-09-05 | Protection of the output stages of an integrated circuit against electrostatic discharges |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2681193A1 true FR2681193A1 (en) | 1993-03-12 |
Family
ID=9416675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9111007A Withdrawn FR2681193A1 (en) | 1991-09-05 | 1991-09-05 | Protection of the output stages of an integrated circuit against electrostatic discharges |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2681193A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855620A (en) * | 1987-11-18 | 1989-08-08 | Texas Instruments Incorporated | Output buffer with improved ESD protection |
| EP0349837A2 (en) * | 1988-07-05 | 1990-01-10 | STMicroelectronics S.r.l. | An electronic circuit with a protection device against fluctuations in the supply battery voltage |
-
1991
- 1991-09-05 FR FR9111007A patent/FR2681193A1/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855620A (en) * | 1987-11-18 | 1989-08-08 | Texas Instruments Incorporated | Output buffer with improved ESD protection |
| EP0349837A2 (en) * | 1988-07-05 | 1990-01-10 | STMicroelectronics S.r.l. | An electronic circuit with a protection device against fluctuations in the supply battery voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551038B1 (en) | General protection of an IC against overloading and electrostatic discharges | |
| FR2631167A1 (en) | INTEGRATED CIRCUIT WITH PROTECTION AGAINST ELECTROSTATIC DISCHARGE | |
| EP0316211B1 (en) | Integrated circuit protected against electrostatic discharges, with a variable protection threshold | |
| EP0543742B1 (en) | Monolithic low-voltage protection diode with low capacity | |
| FR2499315A1 (en) | SEMICONDUCTOR PROTECTION DEVICE USING ZENER BACK-TO-BACK DIODES | |
| FR2693327A1 (en) | High voltage switching circuit. | |
| US6639772B2 (en) | Electrostatic discharge protection circuit for protecting input and output buffer | |
| FR3016999A1 (en) | ELECTRONIC DEVICE, ESPECIALLY FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES | |
| FR2858493A1 (en) | Bootstrap driver for class D amplifier of CRT display, has discharge diode connected to output of voltage regulator and high charge port, to conduct inverse current from bootstrap diode when drivers output switches from low to high state | |
| JPH11295684A (en) | Protection circuit for lcd controller ic | |
| FR2748854A1 (en) | PROTECTIVE STRUCTURE AGAINST AN ELECTROSTATIC DISCHARGE FOR CMOS INTEGRATED CIRCUIT | |
| EP0359680B1 (en) | Integretable active diode | |
| EP1638146A2 (en) | Electronic circuit with dual power system and with spark-over protection means, and corresponding protection means | |
| EP0515282A1 (en) | Structure protecting a CMOS-circuit against latch-up | |
| FR2715504A1 (en) | Integrated circuit incorporating protection against electrostatic discharge. | |
| FR2624655A1 (en) | PROTECTION STRUCTURE FOR ACCESS TO AN INTEGRATED CIRCUIT | |
| FR2746964A1 (en) | PROTECTIVE CIRCUIT AND DEVICE OF THE SEMICONDUCTOR-ON-INSULATOR TYPE COMPRISING SUCH A CIRCUIT | |
| US7583484B2 (en) | Circuit and method for ESD protection | |
| FR2551568A1 (en) | VPP INTERNAL HIGH VOLTAGE REGULATOR FOR INTEGRATED CIRCUITS | |
| EP2913849A1 (en) | Electronic device with reverse-polarised HEMT transistor | |
| FR2681193A1 (en) | Protection of the output stages of an integrated circuit against electrostatic discharges | |
| EP0895331B1 (en) | Protection device for electrical load and power supply provided with such a device | |
| US5729420A (en) | High voltage recoverable input protection circuit and protection device | |
| FR2782581A1 (en) | Protection against electrostatic discharges for integrated circuits used in radio-frequency applications | |
| JP2008098587A (en) | Esd protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |