FR2680926A1 - Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device - Google Patents

Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device Download PDF

Info

Publication number
FR2680926A1
FR2680926A1 FR9110943A FR9110943A FR2680926A1 FR 2680926 A1 FR2680926 A1 FR 2680926A1 FR 9110943 A FR9110943 A FR 9110943A FR 9110943 A FR9110943 A FR 9110943A FR 2680926 A1 FR2680926 A1 FR 2680926A1
Authority
FR
France
Prior art keywords
subtractor
sampler
blocker
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9110943A
Other languages
French (fr)
Inventor
Bouzidi Jean-Pierre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Alcatel CIT SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA filed Critical Alcatel CIT SA
Priority to FR9110943A priority Critical patent/FR2680926A1/en
Publication of FR2680926A1 publication Critical patent/FR2680926A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

This device essentially comprises means (102, 300) for feeding back the output of this sample-and-hold circuit, onto the input of this sample-and-hold circuit.

Description

Dispositif de réduction des distorsions introduites par un échantillonneur-bloqueur, et convertisseur analogique-numérique incluant un échantillonneur-bloqueur muni d'un tel dispositif de réduction de distorsions.Device for reducing distortions introduced by a sampler-blocker, and analog-digital converter including a sampler-blocker provided with such a device for reducing distortions.

La présente invention est du domaine du traitement des signaux analogiques. The present invention is in the field of analog signal processing.

La présente invention a plus particulièrement pour but de réduire les distorsions introduites lors du traitement de tels signaux par un système appelé échantillonneur-bloqueur, utilisé notamment pour la conversion d'un signal analogique en un signal numérique. The object of the present invention is more particularly to reduce the distortions introduced during the processing of such signals by a system called sampler-blocker, used in particular for the conversion of an analog signal into a digital signal.

La présente invention a pour objet un dispositif de réduction des distorsions introduites par un échantillonneur-bloqueur, essent--llement caractérisé en ce qu'il comporte des moyens de contre-réaction de la sortie de cet échantillonneur-bloqueur, sur l'entrée de cet échantillonneur-bloqueur. The subject of the present invention is a device for reducing the distortions introduced by a blocker sampler, essent - llement characterized in that it comprises means for feedback of the output of this blocker sampler, on the input of this sampler-blocker.

D'autres objets et caractéristiques de la présente invention apparaîtront à la lecture de la description suivante d'exemples de réalisation, faite en relation avec les dessins ci-annexés, dans lesquels
- les figures 1, 2, 3, 4 sont des schémas destinés à rappeler la structure et le fonctionnement d'un échantillonneur-bloqueur classique, ainsi que les causes de distorsions introduites par un tel échantillonneur-bloqueur
- la figure 5 est un schéma représentant un échantillonneur- bloqueur muni d'un dispositif de réduction de distorsions suivant un premier mode de réalisation de l'invention;
- La figure 6 est un schéma représentant un échantillonneur-bloqueur muni d'un dispositif de réduction de distorsions suivant un second mode de réalisation de l'invention;
- la figure 7 est un schéma représentant un premier mode de réalisation d'un convertisseur analogique-numérique incluant un échantillonneur-bloqueur muni d'un dispositif de réduction de distorsions suivant l'invention
- la figure 8 est un diagramme illustrant la forme de la réponse en fréquence modélisée du facteur de réduction des distorsions obtenu pour le convertisseur analogique-numérique dans le cas de la figure 7
- la figure 9 est un schéma représentant un second mode de réalisation d'un convertisseur analogique-numérique incluant un échantilloneur-bloqueur muni d'un dispositif de réduction de distorsions suivant l'invention.
Other objects and characteristics of the present invention will appear on reading the following description of exemplary embodiments, made in relation to the attached drawings, in which
- Figures 1, 2, 3, 4 are diagrams intended to recall the structure and operation of a conventional sampler-blocker, as well as the causes of distortions introduced by such a sampler-blocker
- Figure 5 is a diagram showing a blocker sampler provided with a distortion reduction device according to a first embodiment of the invention;
- Figure 6 is a diagram showing a blocker sampler provided with a distortion reduction device according to a second embodiment of the invention;
- Figure 7 is a diagram showing a first embodiment of an analog-digital converter including a blocker sampler provided with a distortion reduction device according to the invention
- Figure 8 is a diagram illustrating the shape of the modeled frequency response of the distortion reduction factor obtained for the analog-digital converter in the case of Figure 7
- Figure 9 is a diagram showing a second embodiment of an analog-digital converter including a sampler-blocker provided with a distortion reduction device according to the invention.

La figure 1 représente de façon schématique un échantillonneur-bloqueur à l'aide d'un interrupteur électronique I commandé par un signal He de fréquence égale à la fréquence d'échantillonnage Fe, et d'un condensateur Ce. La tension d'entrée,
Ve, de l'échantillonneur-bloqueur est appliquée à l'une des bornes de l'interrupteur I. L'autre borne de cet interrupteur est connectée à l'une des bornes du condensateur Ce, l'autre borne du condensateur Ce étant mise au potentiel de référence. La tension de sortie, Vs,de l'échantillonneur-bloqueur est celle obtenue aux bornes du condensateur Ce.
FIG. 1 schematically represents a blocker sampler using an electronic switch I controlled by a signal He of frequency equal to the sampling frequency Fe, and a capacitor Ce. The input voltage,
Ve, the sampler-blocker is applied to one of the terminals of switch I. The other terminal of this switch is connected to one of the terminals of the capacitor Ce, the other terminal of the capacitor Ce being put to the reference potential. The output voltage, Vs, of the sampler-blocker is that obtained at the terminals of the capacitor Ce.

Le principe de fonctionnement de cet échantillonneur-bloqueur est divisé en deux phases. La première phase consiste à charger le condensateur Ce à la valeur de la tension d'entrée en fermant 1' interrupteur. La deuxième phase débute à l'ouverture de l'interrupteur, dès la fin de la charge du condensateur. Le condensateur maintient alors la tension Vs, en sortie de 1' échantillonneur-bloqueur, constante. The operating principle of this blocker sampler is divided into two phases. The first phase consists in charging the capacitor Ce to the value of the input voltage by closing the switch. The second phase begins with the opening of the switch, at the end of the charging of the capacitor. The capacitor then maintains the voltage Vs, at the output of the sampler-blocker, constant.

L'interrupteur I peut être symbolisé, comme illustré sur la figure 2, par une résistance Ri qui a soit une valeur très faible, ce qui correspond à l'état fermé de l'interrupteur, soit une valeur très grande, ce qui correspond à l'état ouvert de l'interrupteur, le signal de commande He n'ayant pas été ici représenté. The switch I can be symbolized, as illustrated in FIG. 2, by a resistor Ri which has either a very low value, which corresponds to the closed state of the switch, or a very large value, which corresponds to the open state of the switch, the control signal He not having been shown here.

Les distorsions apportées par un échantillonneur-bloqueur sont habituellement d'ordre harmonique. The distortions made by a blocker sampler are usually harmonic.

Ces distorsions harmoniques peuvent être expliquées de la façon suivante, exposée en relation avec la figure 3 qui représente un montage comportant, outre les éléments représentés dans la figure 2, à savoir le condensateur Ce et la résistance Ri symbolisant l'interrupteur, un amplificateur-adaptateur d'impédance 100 dit amplificateur d'entrée disposé en amont de la résistance Ri et un amplificateur-adaptateur d'impédance 200 dit amplificateur de sortie disposé en aval de la borne commune à la résistance Ri et au condensateur Ce. These harmonic distortions can be explained as follows, set out in relation to FIG. 3 which represents an assembly comprising, in addition to the elements represented in FIG. 2, namely the capacitor Ce and the resistance Ri symbolizing the switch, an amplifier- impedance adapter 100 said input amplifier disposed upstream of the resistance Ri and an impedance amplifier-adapter 200 said output amplifier arranged downstream of the common terminal to the resistance Ri and to the capacitor Ce.

Aux instants d'échantillonnage, c'est-à-dire aux instants de fermeture de l'interrupteur, l'amplificateur 100 doit fournir un courant, i, égal à
i = Ve - Vce (1)
Ri
où Vce représente la tension de l'échantillon précédent.
At the sampling instants, that is to say at the closing instants of the switch, the amplifier 100 must supply a current, i, equal to
i = Ve - Vce (1)
Ri
where Vce represents the voltage of the previous sample.

Comme la résistance Ri est faible, pour de fortes variations du signal d'entrée, l'amplificateur 100 peut être conduit à fonctionner dans un régime non linéaire, si la valeur du courant i donnée par la relation (1) est supérieure à la valeur maximum pouvant être délivrée par cet amplificateur. Ce phénomène constitue une cause de distorsion harmonique sur le signal de sortie. As the resistance Ri is low, for large variations in the input signal, the amplifier 100 can be made to operate in a non-linear regime, if the value of the current i given by the relation (1) is greater than the value maximum that can be delivered by this amplifier. This phenomenon is a cause of harmonic distortion on the output signal.

Egalement cause de distorsion harmonique, la non linéarité de l'interrupteur électronique peut être interprétée et modélisée de la façon illustrée sur la figure 4
- la résistance Ri pendant l'instant de fermeture de
l'interrupteur dépend de la tension d'entrée Ve, soit
Ri = Ro + a Ve (où Ro désigne une résistance fixe et "a"
un coefficient exprimé enrvvolt)
- le condensateur Ce présente une résistance Re en
parallèle sur la capacité, dite idéale, Ce.
Also a cause of harmonic distortion, the non-linearity of the electronic switch can be interpreted and modeled as illustrated in Figure 4
- the resistance Ri during the closing time of
the switch depends on the input voltage Ve, i.e.
Ri = Ro + a Ve (where Ro denotes a fixed resistance and "a"
a coefficient expressed enrvvolt)
- the capacitor Ce has a resistance Re in
parallel on the capacity, called ideal, Ce.

L'expression de la tension de sortie Vs à la fin du temps d'échantillonnage est alors la suivante
Vs = Ve . Re
Re + Ro + a Ve
Comme Ro ( < Re, et avec x = a , cette expression peut s'écrire : Re
Vs = Ve 1
1 + x . Ve
soit, après développement limité à l'ordre 2
Vs = Ve - xVe2
qui montre que l'expression de Vs n'est pas une fonction linéaire de la tension d'entréeVe.
The expression of the output voltage Vs at the end of the sampling time is then as follows
Vs = Ve. Re
Re + Ro + a Ve
As Ro (<Re, and with x = a, this expression can be written: Re
Vs = Ve 1
1 + x. Fr
or, after development limited to order 2
Vs = Ve - xVe2
which shows that the expression of Vs is not a linear function of the input voltage Ve.

Une solution pour éviter d'atteindre le courant maximal de l'amplificateur 100 serait de le surdimensionner. Une autre alternative plus intéressante, et illustrée notamment dans les figures 5 et 6 décrites ci-après, consiste à insérer entre l'amplificateur d'entrée et l'interrupteur I, un réseau intégrateur R, C, qui a pour effet d'atténuer les appels de courant lors de la fermeture de l'interrupteur. One solution to avoid reaching the maximum current of amplifier 100 would be to oversize it. Another more interesting alternative, and illustrated in particular in FIGS. 5 and 6 described below, consists in inserting between the input amplifier and the switch I, an integrating network R, C, which has the effect of attenuating current draws when the switch closes.

Une première solution pour atténuer les distorsions introduites par l'interrupteur électronique consiste à contre-réactionner la tension de sortie Vs sur la tension d'entrée Ve, de la façon représentée sur la figure 5 correspondant au premier mode de réalisation de l'invention, au moyen d'un soustracteur formé par un amplificateur différentiel 101 associé à un ensemble de résistances Ri, R2, R3, R4, l'amplificateur différentiel 101 jouant en outre le rôle de l'amplificateur-adaptateur d'impédance 100 de la figure 4. A first solution to attenuate the distortions introduced by the electronic switch consists in feedbacking the output voltage Vs to the input voltage Ve, in the manner shown in FIG. 5 corresponding to the first embodiment of the invention, by means of a subtractor formed by a differential amplifier 101 associated with a set of resistors Ri, R2, R3, R4, the differential amplifier 101 also playing the role of the amplifier-impedance adapter 100 of FIG. 4 .

Plus précisément, sur l'entrée additive, repérée "+", de l'amplificateur différentiel 101 sont appliquées d'une part la tension d'entrée Ve, à travers la résistance Rl et d'autre part la tension de référence, à travers la résistance R2. Sur l'entrée soustractive, repérée "-", de l'amplificateur différentiel 101 sont appliquées d'une part la tension de sortie Vs, à travers la résistance R3, d'autre part la propre tension de sortie V de l'amplificateur différentiel 101, à travers la résistance R4. La tension de sortie Vs est prise en sortie d'un amplificateur différentiel 201 monté en adaptateur d'impédance, disposé en sortie de l'échantillonneur-bîoqueur.  More precisely, on the additive input, marked "+", of the differential amplifier 101 are applied on the one hand the input voltage Ve, through the resistor Rl and on the other hand the reference voltage, through resistance R2. On the subtractive input, marked "-", of the differential amplifier 101 are applied on the one hand the output voltage Vs, through the resistor R3, on the other hand the own output voltage V of the differential amplifier 101, through resistance R4. The output voltage Vs is taken at the output of a differential amplifier 201 mounted as an impedance adapter, disposed at the output of the sampler-jocker.

En posant
D = Re
Re + R + Ro + aV
soit D = 1 l+x V
et avec R3 = R4, R1 = R2
l'expression de Vs en fonction de V à la fin du temps d'échantillonnage s'écrit
Vs = D.V
On a par ailleurs
V = - Vs + Ve
D'où
Vs = Ve . D
1+D
et, en remplaçant D par son expression
Vs = Ve . 1 - xVs
2 - xVs
soit, après avoir effectué la division de (l-xVs) par (2-xVs) en limitant le quotient à l'ordre 1 Vs = Ve.( l - l xVs)
2 4
c 'est-à-dire
Vs = Ve 1
2 1 + 1 xVe
4
ou, après développement limité à l'ordre 1 de 1
1 + 1 xVe
4
Vs = Ve - x ( Ve
2 2(2)
A tension de sortie Vs égale, le montage à contre-réaction selon la figure 5 introduit donc deux fois moins de distorsions qu'un montage sans contre-réaction. Ce montage ne permet cependant pas d'annuler complètement les distorsions harmoniques et cela même en modifiant les rapports entre les résistances R1, R2, R3, R4.
By asking
D = Re
Re + R + Ro + aV
let D = 1 l + x V
and with R3 = R4, R1 = R2
the expression of Vs as a function of V at the end of the sampling time is written
Vs = DV
We also have
V = - Vs + Ve
From where
Vs = Ve. D
1 + D
and, replacing D with its expression
Vs = Ve. 1 - xVs
2 - xVs
or, after dividing (l-xVs) by (2-xVs) by limiting the quotient to the order 1 Vs = Ve. (l - l xVs)
2 4
that is to say
Vs = Ve 1
2 1 + 1 xVe
4
or, after development limited to order 1 of 1
1 + 1 xVe
4
Vs = Ve - x (Ve
2 2 (2)
With an output voltage Vs equal, the feedback circuit according to FIG. 5 therefore introduces twice as little distortion as a circuit without feedback. However, this arrangement does not completely cancel the harmonic distortions, even by modifying the relationships between the resistors R1, R2, R3, R4.

Le montage représenté sur la figure 6, correspondant au deuxième mode de réalisation de l'invention, permet théoriquement d'annuler complètement ces distorsions harmoniques. The arrangement shown in FIG. 6, corresponding to the second embodiment of the invention, theoretically makes it possible to completely cancel these harmonic distortions.

Dans ce montage la tension de sortie Vs est contre-réactionnée sur la tension d'entrée Ve, au moyen d'un premier soustracteur, après que l'on ait, dans un second soustracteur, retranché à cette tension de sortie Vs, la tension de sortie V du premier soustracteur. In this arrangement, the output voltage Vs is feedbacked to the input voltage Ve, by means of a first subtractor, after having, in a second subtractor, subtracted from this output voltage Vs, the voltage output V of the first subtractor.

Ce premier soustracteur est en l'occurrence réalisé par un amplificateur différentiel 102 monté en soustracteur au moyen d'un ensemble de résistances R'1, R'2, R'3 et R'4. This first subtractor is in this case produced by a differential amplifier 102 mounted as a subtractor by means of a set of resistors R'1, R'2, R'3 and R'4.

Ce second soustracteur est en l'occurrence réalisé par un amplificateur différentiel 300 monté en soustracteur au moyen d'un ensemble de résistances R5, R6, R7 et R8. This second subtractor is in this case produced by a differential amplifier 300 mounted as a subtractor by means of a set of resistors R5, R6, R7 and R8.

Plus précisément, sur l'entrée additive, notée "+", de l'amplificateur différentiel 300, sont appliquées d'une part la tension de sortie Vs, à travers la résistance R5, et d'autre part la tension de référence, à travers la résistance R6, et sur l'entrée soustractive, notée "-", de l'amplificateur différentiel 300, sont appliquées d'une part la tension V de sortie de l'amplificateur différentiel 102, à travers la résistance R7 et d'autre part la propre tension de sortie de l'amplificateur différentiel 300, à travers la résistance R8. More precisely, on the additive input, denoted "+", of the differential amplifier 300, the output voltage Vs is applied on the one hand, through the resistor R5, and on the other hand the reference voltage, to through the resistor R6, and on the subtractive input, denoted "-", of the differential amplifier 300, the output voltage V of the differential amplifier 102 is applied on the one hand, through the resistor R7 and on the other hand the own output voltage of the differential amplifier 300, through the resistor R8.

Sur l'entrée additive, notée "+", de l'amplificateur différentiel 102 sont appliquées d'une part la tension d'entrée Ve, à travers la résistance R'1, et d'autre part la tension de référence, à travers la résistance R'2. Sur l'entrée soustractive, repérée "-", de l'amplificateur différentiel 102 sont appliquées d'une part la tension de sortie de l'amplificateur différentiel 300, à travers la résistance
R'3, et d'autre part la propre tension de sortie de l'amplificateur différentiel 102, à travers la résistance R'4. La tension de sortie V
s est prise en sortie d'un amplificateur différentiel 202 monté en adaptateur d'impédance, disposé en sortie de 1' échantillonneur-bloqueur.
On the additive input, denoted "+", of the differential amplifier 102 are applied on the one hand the input voltage Ve, through the resistor R'1, and on the other hand the reference voltage, through resistance R'2. On the subtractive input, marked "-", of the differential amplifier 102 are applied on the one hand the output voltage of the differential amplifier 300, through the resistor
R'3, and on the other hand the own output voltage of the differential amplifier 102, through the resistor R'4. The output voltage V
s is taken at the output of a differential amplifier 202 mounted as an impedance adapter, disposed at the output of the sample and hold device.

Avec R'1 = R'2, R'3 = R'4, R5 = R6 et R7 = R8
l'équation du montage est
V = Ve - (Vs - V)
D'où Vs = Ve
relation indépendante de D, qui montre que ce montage permet effectivement d'annuler théoriquement les distorsions harmoniques.
With R'1 = R'2, R'3 = R'4, R5 = R6 and R7 = R8
the fitting equation is
V = Ve - (Vs - V)
Hence Vs = Ve
independent relation of D, which shows that this assembly makes it possible theoretically to cancel harmonic distortions.

Pour éviter d'éventuels problèmes d'oscillations, un filtre passe-bas, non représenté sur la figure, peut être placé entre la sortie de l'amplificateur 300 et la résistance R'3. To avoid possible oscillation problems, a low-pass filter, not shown in the figure, can be placed between the output of amplifier 300 and resistor R'3.

On notera en outre que le montage de la figure 6 introduit un retard plus faible que celui introduit par un échantillonneur-bloqueur classique. Ceci peut s'expliquer de la façon suivante. Un échantillonneur-bloqueur classique a pour fonction de transfert
F(p) = 1 (1 -pTe)
p
où Te désigne la période d'échantillonnage de cet échantillonneur-bloqueur, d'où l'on déduit que le retard introduit par cet échantillonneur-bloqueur est égal à Te
2
La fonction de transfert de l'échantillonneur-bloqueur à contre-réaction tel que celui de la figure 6 s'écrirait, dans le cas général d'une contre-réaction par l'intermédiaire d'un système de fonction de transfert M(p) (que l'on a considérée pour la représentation sur la figure 6 comme égale à la fonction de transfert unité)
FR(P) = F(p)
1 - M(p) + F(p) . M(p)
où M(p) désigne la fonction de transfert de 1' échantillonneur-bloqueur sans contre-réaction.
It will also be noted that the assembly of FIG. 6 introduces a lower delay than that introduced by a conventional sampler-blocker. This can be explained as follows. A classic sampler-blocker has the transfer function
F (p) = 1 (1 -pTe)
p
where Te indicates the sampling period of this sampler-blocker, from which we deduce that the delay introduced by this sampler-blocker is equal to Te
2
The transfer function of the sample-and-hold feedback such as that of FIG. 6 would be written, in the general case of a feedback via a transfer function system M (p ) (which we considered for the representation in figure 6 as equal to the unit transfer function)
FR (P) = F (p)
1 - M (p) + F (p). M (p)
where M (p) denotes the transfer function of the sample and hold device without feedback.

Pour M(p) tendant vers 1, FR(p) tend vers 1, soit un retard tendant vers 0. For M (p) tending towards 1, FR (p) tends towards 1, i.e. a delay tending towards 0.

La présente invention a également pour but de permettre la réalisation d'un convertisseur analogique-numérique incluant un échantillonneur-bloqueur, à faibles distorsions. The present invention also aims to allow the production of an analog-digital converter including a sample-and-hold circuit, with low distortions.

Un montage convertisseur analogique-numérique à faibles distorsions selon l'invention est représenté sur la figure 7 où l'on a repéré 30 un circuit de conversion analogique-numérique, qui est connecté à la sortie d'un échantillonneur-bloqueur, repéré 36, lequel est en l'occurence du type représenté sur la figure 6, avec toutefois un système, repéré 40, de fonction de transfert non nécessairement égale à la fonction de transfert unité, introduit entre la sortie du soustracteur 300 et l'entrée "-" du soustracteur 102. An analog-digital converter assembly with low distortions according to the invention is shown in FIG. 7 where an analog-digital conversion circuit has been identified, which is connected to the output of a sample-and-hold circuit, identified 36, which is in this case of the type represented in FIG. 6, with however a system, marked 40, of transfer function not necessarily equal to the unit transfer function, introduced between the output of the subtractor 300 and the input "-" of subtractor 102.

La fonction de transfert d'un convertisseur analogique-numérique peut être représentée de la façon suivante
Soient
X(z) un signal d'entrée analogique échantillonné présent à
l'entrée du convertisseur
Y(z) le signal de sortie codé numériquement sur n bits
correspondant au signal d'entrée du convertisseur
B(z) le bruit de quantification numérique
T(z) la fonction de transfert du convertisseur sans bruit
de quantification.
The transfer function of an analog-to-digital converter can be represented as follows
Are
X (z) a sampled analog input signal present at
converter input
Y (z) the digitally coded output signal on n bits
corresponding to the converter input signal
B (z) digital quantization noise
T (z) the transfer function of the noise-free converter
of quantification.

On a alors
Y(z) = X(z) . T(z) + B(z) . z
La fonction de transfert T(z) d'un convertisseur analogique-numérique idéal sans distorsion harmonique se réduit à une fonction retard, soit
T(z) = -1
-1 -Tep
avec : z 1 = e ou Te désigne la période
d'échantillonnage du signal présent à l'entrée de
ce convertisseur
La fonction de transfert T(z) d'un convertisseur analogique-numérique réel, c'est-à-dire avec distorsion harmonique, peut être modélisée de la façon suivante

Figure img00100001

où xj représente un facteur de distorsion harmonique.We have then
Y (z) = X (z). T (z) + B (z). z
The transfer function T (z) of an ideal analog-digital converter without harmonic distortion is reduced to a delay function, i.e.
T (z) = -1
-1 -Tep
with: z 1 = e or Te denotes the period
signal sampling present at the input of
this converter
The transfer function T (z) of a real analog-digital converter, i.e. with harmonic distortion, can be modeled as follows
Figure img00100001

where xj represents a harmonic distortion factor.

On peut alors écrire

Figure img00100002
We can then write
Figure img00100002

Pour simplifier l'expression, on peut réduire ce développement à la première harmonique, soit
T(z) = z-1 (1 + x1 # X(z))
On obtient
Y(z) = X(z) # z-1 + x-1 # z-1 # (X(z)) + B(z) # z-1 (i)
Sur la figure 7 le bloc 30 représentant un circuit de conversion analogique-numérique reçoit un signal d'entrée V(z) issu, à travers l'échantillonneur-bloqueur 36 permettant de stabiliser ce signal V(z) pendant son traitement par ce circuit de conversion analogique-numérique, d'un soustracteur 31 qui reçoit lui-même sur son entrée "+" un signal incident A(z) et sur son entrée "-" le signal issu, à travers un système 33 de fonction de transfert G(z), d'un soustracteur 34 qui reçoit lui-même sur son entrée "-" le signal V(z) et sur son entrée "+" le signal Y(z) de sortie du circuit 30.
To simplify the expression, we can reduce this development to the first harmonic, i.e.
T (z) = z-1 (1 + x1 # X (z))
We obtain
Y (z) = X (z) # z-1 + x-1 # z-1 # (X (z)) + B (z) # z-1 (i)
In FIG. 7, the block 30 representing an analog-digital conversion circuit receives an input signal V (z) from, through the sampler-blocker 36 making it possible to stabilize this signal V (z) during its processing by this circuit. of analog-digital conversion, of a subtractor 31 which itself receives on its input "+" an incident signal A (z) and on its input "-" the signal from, through a system 33 of transfer function G (z), a subtractor 34 which itself receives on its input "-" the signal V (z) and on its input "+" the signal Y (z) of the output of circuit 30.

Pour permettre la contre-réaction de la sortie du convertisseur analogique-numérique sur son entrée mise en oeuvre dans ce montage, il est nécessaire de convertir le signal numérique issu du convertisseur en un signal analogique. Cette opération est réalisée à l'aide d'un circuit de conversion numérique-analogique, non représenté sur la figure 7. Dans ce qui suit, il est considéré que les distorsions apportées par ce circuit de conversion numérique-analogique sont négligeables devant celles apportées par le circuit de conversion analogique-numérique. To allow the feedback of the output of the analog-digital converter on its input used in this circuit, it is necessary to convert the digital signal from the converter into an analog signal. This operation is carried out using a digital-analog conversion circuit, not shown in FIG. 7. In what follows, it is considered that the distortions brought by this digital-analog conversion circuit are negligible compared to those brought by the analog-digital conversion circuit.

En approximant à 1 la fonction de transfert de ltéchantillonneur-bloqueur 36, on peut écrire pour le montage de la figure 7 les expressions suivantes
V(z) = A(z) - G(z) (Y(z) - V(z))
Y(z) = T(z) . V(z) + B(z) . -1
En utilisant le principe de superposition, l'expression de Y(z) peut être calculée en fonction de A(z) puis de B(z), les deux relations obtenues une fois additionnées donnant l'expression de Y(z) en fonction de A(z) et de B(z).
By approximating to 1 the transfer function of the sampler-blocker 36, the following expressions can be written for the assembly of FIG. 7
V (z) = A (z) - G (z) (Y (z) - V (z))
Y (z) = T (z). V (z) + B (z). -1
Using the superposition principle, the expression of Y (z) can be calculated as a function of A (z) then of B (z), the two relations obtained once added giving the expression of Y (z) as a function of A (z) and B (z).

L'expression v (z) de Y(z) en fonction de A(z) est donnée par la relation
V(z) = A(z) - G(z) (YA(z) - V(z))
avec A = T(z) . V(z)
et T(z) = -1 (1 + xl . V(z))
Après les développements limités aux premiers termes, il vient

Figure img00110001
The expression v (z) of Y (z) as a function of A (z) is given by the relation
V (z) = A (z) - G (z) (YA (z) - V (z))
with A = T (z). V (z)
and T (z) = -1 (1 + xl. V (z))
After the developments limited to the first terms, it comes
Figure img00110001

avec H(z) = 1 - G(z) (1
L'expression Y3(z) de Y(z) en fonction de B(z) est donnée par la relation
V(z) = - G(z) (B(z) . z 1 + V(z) T(z) - V(z))
-1
Comme Y (z) = B(z) . z + V(z) T(z)
3
et comme, compte tenu de l'ordre de grandeur de Y3(z) par
-1
rapport à YA(z), T(z) est équivalent à z , on obtient, en
remplaçant V(z) par son expression dans l'équation de
YB(z):
YB(z) = B(z) . z 1 - G(z)
1 - G(z) (1 - z )
soit
Y3(z) = B(z) . z . 1 - G(z)
H(z)
Comme Y(z) = YA(z) + YB(z)
on obtient pour Y(z) l'expression suivante

Figure img00120001
with H (z) = 1 - G (z) (1
The expression Y3 (z) of Y (z) as a function of B (z) is given by the relation
V (z) = - G (z) (B (z). Z 1 + V (z) T (z) - V (z))
-1
As Y (z) = B (z). z + V (z) T (z)
3
and as, given the order of magnitude of Y3 (z) by
-1
relation to YA (z), T (z) is equivalent to z, we obtain, in
replacing V (z) by its expression in the equation of
YB (z):
YB (z) = B (z). z 1 - G (z)
1 - G (z) (1 - z)
is
Y3 (z) = B (z). z. 1 - G (z)
H (z)
As Y (z) = YA (z) + YB (z)
we obtain for Y (z) the following expression
Figure img00120001

l-G(z) + B(z)#z-1#
H(z)
Pour G(z) proche de 1, l'expression de Y(z), par rapport à la relation (i), montre que les distorsions harmoniques et le bruit de quantification sont réduits de façon importante.
lG (z) + B (z) # z-1 #
H (z)
For G (z) close to 1, the expression of Y (z), compared to relation (i), shows that harmonic distortions and quantization noise are reduced significantly.

Cependant, le montage présente un risque d'instabilité, suivant les valeurs de G(z). However, the assembly presents a risk of instability, depending on the values of G (z).

Dans le cas où G(z) inclut un coefficient réel "g", c'est-à-dire dans le cas où G(z) s'écrit sous la forme g . G'(z), un compromis doit être trouvé entre les valeurs de "g" et de la fréquence de coupure de la fonction passe-bas G'(z)de manière à obtenir le meilleur facteur de réduction tout en maintenant une marge suffisante de stabilité. In the case where G (z) includes a real coefficient "g", that is to say in the case where G (z) is written in the form g. G '(z), a compromise must be found between the values of "g" and the cut-off frequency of the low-pass function G' (z) so as to obtain the best reduction factor while maintaining a sufficient margin of stability.

La réduction des distorsions est liée à la réponse en fréquence de la fonction
R(z) = 1 - G(z)
1 - G(z) (1 - z )
soit
R(z) = 1 - g . z x
1 - g . z (1 z-l)
où z x représente le facteur de retard dû à la fonction passe-bas G'(z) et également à ltéchantillonneur-bloqueur 36, et en considérant comme négligeable l'affaiblissement dû au filtrage de G' (z).
The reduction in distortions is linked to the frequency response of the function
R (z) = 1 - G (z)
1 - G (z) (1 - z)
is
R (z) = 1 - g. zx
1 - g. z (1 zl)
where zx represents the delay factor due to the low-pass function G '(z) and also to the sampler-blocker 36, and considering as negligible the attenuation due to the filtering of G' (z).

On remarque alors que plus x est proche de zéro, plus la réduction des distorsions est importante. En effet, en fréquence le module de R(z) est égal à

Figure img00130001
It is then noted that the closer x is to zero, the greater the reduction in distortions. Indeed, in frequency the modulus of R (z) is equal to
Figure img00130001

La figure 8 représente à titre d'exemple l'allure de la fonction IR(f)I pour g = 0,82 et x = 1,76 (courbe C1) et pour g = 0,82 et x = 0,76 (courbe C2), la courbe C2 étant en l'occurrence plus favorable pour les basses fréquences, puisque les distorsions y sont plus réduites. FIG. 8 shows by way of example the shape of the function IR (f) I for g = 0.82 and x = 1.76 (curve C1) and for g = 0.82 and x = 0.76 ( curve C2), the curve C2 being in this case more favorable for the low frequencies, since the distortions are more reduced there.

Le montage de la figure 9 comporte, en plus des éléments faisant déjà l'objet du montage de la figure 7, une contre-réaction supplémentaire de la sortie de ce convertisseur analogique-numérique sur son entrée, par l'intermédiaire d'un soustracteur 50 qui retranche au signal incident A(z), avant application de celui-ci à l'entrée "+" du soustracteur 31, un signal issu, à travers un système 51 ayant une certaine fonction de transfert, d'un soustracteur 52, qui retranche lui-même au signal de sortie Y(z) le signal issu du soustracteur 50, ce qui permet d'améliorer encore le facteur de réduction des distorsions.  The assembly of FIG. 9 comprises, in addition to the elements already the subject of the assembly of FIG. 7, an additional feedback from the output of this analog-digital converter on its input, by means of a subtractor 50 which subtracts from the incident signal A (z), before application thereof to the “+” input of the subtractor 31, a signal originating, through a system 51 having a certain transfer function, from a subtractor 52, which itself subtracts from the output signal Y (z) the signal from the subtractor 50, which further improves the distortion reduction factor.

Claims (8)

REVENDICATIONS 1/ Dispositif de réduction des distorsions introduites par un échantillonneur-bloqueur, caractérisé en ce qu'il comporte des moyens de contre-réaction de la sortie de cet échantillonneur-bloqueur, sur 1 'entrée de cet échantillonneur-bloqueur.1 / Device for reducing the distortions introduced by a blocker sampler, characterized in that it comprises means for feedback of the output of this blocker sampler, on the input of this blocker sampler. 2/ Dispositif selon la revendication 1, caractérisé en ce que lesdits moyens de contre-réaction comportent un soustracteur (101) qui retranche à une tension représentative de la tension d'entrée de cet échantillonneur-bloqueur, une tension représentative de la tension de sortie de cet échantillonneur-bloqueur.2 / Device according to claim 1, characterized in that said feedback means comprise a subtractor (101) which subtracts at a voltage representative of the input voltage of this sample-and-hold circuit, a voltage representative of the output voltage of this blocker sampler. 3/ Dispositif selon la revendication 1, caractérisé en ce que lesdits moyens de contre-réaction comportent un soustracteur (102) dit premier soustracteur qui retranche, à une tension représentative de la tension d'entrée de l'échantillonneur-bloqueur une tension issue d'un second soustracteur (300) qui retranche à une tension représentative de la tension de sortie de l'échantillonneur-bloqueur une tension représentative de la tension de sortie du premier soustracteur.3 / Device according to claim 1, characterized in that said feedback means comprise a subtractor (102) said first subtractor which subtracts, at a voltage representative of the input voltage of the sampler-blocker a voltage from d a second subtractor (300) which subtracts at a voltage representative of the output voltage of the sampler-blocker a voltage representative of the output voltage of the first subtractor. 4/ Dispositif selon la revendication 2, caractérisé en ce qu'il comporte en outre un réseau intégrateur disposé entre la sortie dudit soustracteur et l'entrée de 1' échantillonneur-bloqueur. 4 / Device according to claim 2, characterized in that it further comprises an integrating network disposed between the output of said subtractor and the input of one sampler-blocker. 5/ Dispositif selon la revendication 3, caractérisé en ce qu'il comporte en outre un réseau intégrateur disposé entre la sortie dudit premier soustracteur et l'entrée de l'échantillonneur-bloqueur.5 / Device according to claim 3, characterized in that it further comprises an integrating network disposed between the outlet of said first subtractor and the inlet of the sampler-blocker. 6/ Convertisseur analogique-numérique, incluant un échantillonneur-bloqueur muni d'un dispositif suivant l'une des revendications 1 à 5 et qui délivre un signal analogique échantillonné ensuite converti en numérique par un circuit de conversion analogique-numérique que comporte ledit convertisseur, caractérisé en ce qu'il est en outre muni de moyens de contre-réaction de sa sortie sur son entrée.6 / Analog-to-digital converter, including a sampler-blocker provided with a device according to one of claims 1 to 5 and which delivers a sampled analog signal then converted to digital by an analog-to-digital conversion circuit that includes said converter, characterized in that it is further provided with feedback means from its output to its input. 7/ Convertisseur analogique-numérique selon la revendication 6, caractérisé en ce que les moyens de contre-réaction de la sortie de ce convertisseur sur l'entrée de ce convertisseur comportent un soustracteur (31), dit troisième soustracteur, qui retranche au signal incident appliqué en entrée du convertisseur, le signal issu, à travers un système (33) de fonction de transfert G(z), d'un soustracteur (34) , dit quatrième soustracteur, qui retranche au signal de sortie de ce convertisseur le signal de sortie de l'échantillonneur-bloqueur, ce dernier recevant le signal issu dudit troisième soustracteur.7 / analog-digital converter according to claim 6, characterized in that the feedback means of the output of this converter on the input of this converter comprise a subtractor (31), said third subtractor, which cuts off the incident signal applied at the input of the converter, the signal coming, through a system (33) of transfer function G (z), from a subtractor (34), said fourth subtractor, which subtracts from the output signal of this converter the signal of output of the sampler-blocker, the latter receiving the signal from said third subtractor. 8/ Convertisseur analogique-numérique selon la revendication 7, caractérisé en ce que les moyens de contre-réaction de la sortie de ce convertisseur sur l'entrée de ce convertisseur comportent en outre un soustracteur (50), dit cinquième soustracteur, qui retranche audit signal incident le signal issu, à travers un système (51) ayant une certaine fonction de transfert, d'un soustracteur (52) dit sixième soustracteur, qui retranche au signal de sortie du convertisseur le signal issu dudit cinquième soustracteur, ce dernier signal étant en outre appliqué à l'entrée dudit troisième soustracteur. 8 / analog-digital converter according to claim 7, characterized in that the feedback means of the output of this converter on the input of this converter further comprises a subtractor (50), said fifth subtractor, which subtracts from said incident signal the signal coming, through a system (51) having a certain transfer function, from a subtractor (52) said sixth subtractor, which subtracts from the output signal of the converter the signal coming from said fifth subtractor, this last signal being further applied to the input of said third subtractor.
FR9110943A 1991-09-04 1991-09-04 Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device Withdrawn FR2680926A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9110943A FR2680926A1 (en) 1991-09-04 1991-09-04 Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9110943A FR2680926A1 (en) 1991-09-04 1991-09-04 Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device

Publications (1)

Publication Number Publication Date
FR2680926A1 true FR2680926A1 (en) 1993-03-05

Family

ID=9416625

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9110943A Withdrawn FR2680926A1 (en) 1991-09-04 1991-09-04 Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device

Country Status (1)

Country Link
FR (1) FR2680926A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3392345A (en) * 1964-12-23 1968-07-09 Adage Inc Sample and hold circuit
EP0186400A2 (en) * 1984-12-15 1986-07-02 THE GENERAL ELECTRIC COMPANY, p.l.c. Apparatus for converting an analogue input signal of narrow bandwidth to digital form
WO1986004470A1 (en) * 1985-01-16 1986-07-31 Plessey Overseas Limited Apparatus and method for analogue to digital conversion
US5030952A (en) * 1990-12-26 1991-07-09 Motorola, Inc. Sigma-delta type analog to digital converter with trimmed output and feedback

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3392345A (en) * 1964-12-23 1968-07-09 Adage Inc Sample and hold circuit
EP0186400A2 (en) * 1984-12-15 1986-07-02 THE GENERAL ELECTRIC COMPANY, p.l.c. Apparatus for converting an analogue input signal of narrow bandwidth to digital form
WO1986004470A1 (en) * 1985-01-16 1986-07-31 Plessey Overseas Limited Apparatus and method for analogue to digital conversion
US5030952A (en) * 1990-12-26 1991-07-09 Motorola, Inc. Sigma-delta type analog to digital converter with trimmed output and feedback

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRICAL DESIGN NEWS vol. 14, no. 13, 1 Juillet 1969, pages 63 - 64; FENNEL: 'feedback improves sample-and-hold performance' *
ELECTRONIC DESIGN vol. 34, no. 2, Janvier 1986, HASBROUK HEIGHTS, NEW JERSEY, USA pages 38 - 40; GOODENOUGH: 'sampling amp's topology enables process switch' *

Similar Documents

Publication Publication Date Title
EP0631395B1 (en) Signal processing circuitry comprising an input stage with variable gain
EP0243255A1 (en) Sample and hold circuit with a low sampling residue, and its use in the double correlated sampling of signals
CA2291870A1 (en) Electronic circuit for digital-analog conversion for a baseband transmission network
FR2680926A1 (en) Device for reducing the distortion introduced by a sample-and-hold circuit, and analog/digital converter using such a device
CA2094355A1 (en) Method and device for compensating phase jitter in waves amplified by a microwave tube
EP0359633A1 (en) Logarithmic envelope detector for an analog signal
KR100221902B1 (en) Sample rate converting filter
FR2609852A1 (en) BINARY-BIPOLAR CONVERTER
FR2607344A1 (en) DEVICE FOR PROCESSING AN AUDIO FREQUENCY ELECTRICAL SIGNAL
EP1077530B1 (en) Method and arrangement for the conversion of an analogue signal into a digital signal with automatic gain control
EP0318105B1 (en) Analog circuit for baseband modem
WO2003081774A1 (en) Asynchronous sampling rate conversion
FR2542529A1 (en) LINEAR INTERPOLATION PULSE NOISE REDUCTION CIRCUIT WITH WHITE NOISE INSENSITIVITY
FR2795889A1 (en) METHOD AND SYSTEM FOR COMPENSATING THE NON-LINEARITY OF A SIGMA-DELTA ANALOGUE-DIGITAL CONVERTER
US6326818B1 (en) Delta-sigma sample and hold
EP0086140B1 (en) High stability voltage-frequency converter
EP0615344A1 (en) Improved noise shaping coder in particular sigma/delta coder
EP0848547B1 (en) Interface circuit for video camera
EP0328462B1 (en) Integrated circuit and remotely powered telephone set using it
EP0329575A1 (en) Band stop filter attenuation compensating circuit for frequencies below the cut-off frequency
FR2802366A1 (en) PULSE-CONTROLLED ANALOG SOCKET
WO2008052948A1 (en) Control closed-loop device and sigma-delta modulator
FR2486330A1 (en) AMPLIFICATION CIRCUIT PROVIDING ONLY VERY LOW SIGNAL DISTORTION
Kauraniemi et al. Elimination of limit cycles in a direct form delta operator filter
FR2666708A1 (en) High-linearity digital-analog conversion circuit for Sigma-Delta converter, with oversampling with two or more bits

Legal Events

Date Code Title Description
ST Notification of lapse