FR2672431A1 - Self-cleaning circuit and method for integrated circuit contacts - Google Patents
Self-cleaning circuit and method for integrated circuit contacts Download PDFInfo
- Publication number
- FR2672431A1 FR2672431A1 FR9101089A FR9101089A FR2672431A1 FR 2672431 A1 FR2672431 A1 FR 2672431A1 FR 9101089 A FR9101089 A FR 9101089A FR 9101089 A FR9101089 A FR 9101089A FR 2672431 A1 FR2672431 A1 FR 2672431A1
- Authority
- FR
- France
- Prior art keywords
- contact
- circuit
- transistor
- cleaning
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K13/00—Conveying record carriers from one station to another, e.g. from stack to punching mechanism
- G06K13/02—Conveying record carriers from one station to another, e.g. from stack to punching mechanism the record carrier having longitudinal dimension comparable with transverse dimension, e.g. punched card
- G06K13/08—Feeding or discharging cards
- G06K13/0868—Feeding or discharging cards using an arrangement for keeping the feeding or insertion slot of the card station clean of dirt, or to avoid feeding of foreign or unwanted objects into the slot
- G06K13/0893—Feeding or discharging cards using an arrangement for keeping the feeding or insertion slot of the card station clean of dirt, or to avoid feeding of foreign or unwanted objects into the slot the arrangement comprising means for cleaning the card upon insertion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Keying Circuit Devices (AREA)
Abstract
Description
PROCEDE ET CIRCUIT D'AUTONETTOYAGE
POUR CONTACTS DE CIRCUIT INTEGRE.SELF-CLEANING PROCESS AND CIRCUIT
FOR INTEGRATED CIRCUIT CONTACTS.
La présente invention se rapporte aux procédés et aux circuits qui permettent d'assurer l'autonettoyage des contacts qui servent à relier les circuits intégrés aux organes extérieurs auxquels on connecte de manière non permanente ces circuits. Elle s'applique plus particulièrement aux cartes munies de circuits intégrés, notamment de mémoires intégrées, dites cartes "à puce. The present invention relates to methods and circuits which ensure self-cleaning of the contacts which serve to connect the integrated circuits to the external members to which these circuits are connected in a non-permanent manner. It applies more particularly to cards provided with integrated circuits, in particular of integrated memories, known as "chip" cards.
En prenant l'exemple d'une carte à puce, celle-ci comporte des contacts, 8 dans le cas de la carte normalisée ISO et plus dans certaines cartes à mémoire non normalisées, qui permettent d'établir les connexions avec l'appareil dans lequel on insère la carte pour l'utiliser, par exemple un appareil téléphonique d'une cabine publique. Taking the example of a smart card, it has contacts, 8 in the case of the ISO standard card and more in some non-standard memory cards, which allow connections to be established with the device in which one inserts the card to use it, for example a telephone apparatus of a public cabin.
En dehors de l'utilisation la carte est rangée sans protection particulière, dans une poche par exemple, et les contacts sont soumis à toutes sortes d'agressions physiques et chimiques, la sueur par exemple, qui entraînent une oxydation des contacts, en dépit de la couche d'or qui les protège généralement au départ. Outside of use, the card is stored without special protection, in a pocket for example, and the contacts are subjected to all kinds of physical and chemical aggressions, sweat for example, which lead to oxidation of the contacts, despite the layer of gold that generally protects them at the start.
Cette oxydation provoque de mauvais contacts avec le connecteur de l'appareil d'utilisation, d'où un mauvais fonctionnement qui, même s'il n'est qu'éventuel, doit être combattu au maximum. This oxidation causes poor contact with the connector of the device of use, where a malfunction which, even if it is only possible, must be fought to the maximum.
On sait que le courant qui traverse ce genre de contacts tend à nettoyer ceux-ci. Toutefois il faut quand même un courant relativement intense, correspondant par exemple à celui qui passait dans les circuits de type NMOS anciennement utilisés. Avec les circuits du type CMOS, actuellement utilisés, le courant n'est plus suffisant pour obtenir un effet de nettoyage. We know that the current flowing through these types of contacts tends to clean them. However, it still requires a relatively intense current, corresponding for example to that which passed through circuits of the NMOS type formerly used. With CMOS type circuits currently used, the current is no longer sufficient to obtain a cleaning effect.
De plus comme tous les efforts tendent à diminuer la consommation des circuits, le phénomène tend à empirer avec l'évolution technologique.In addition, as all efforts tend to reduce the consumption of circuits, the phenomenon tends to worsen with technological development.
Pour assurer cet effet de nettoyage, l'invention propose un procédé d'autonettoyage pour contact de circuit intégré, principalement caractérisé en ce que l'on fait passer dans ce contact pendant au moins une courte période un courant suffisamment intense pour réduire à une valeur négligeable la résistance de contact
D'autres particularités et avantages de l'invention apparaîtront clairement dans la description suivante, présentée à titre d'exemple non limitatif en regard des figures annexées qui représentent
- la figure 1, le schéma d'une carte à puce réunie à un lecteur par une connexion oxydée;
- la figure 2, le schéma de la figure 2a munie de moyens de nettoyage des contacts.To ensure this cleaning effect, the invention proposes a self-cleaning process for an integrated circuit contact, mainly characterized in that a current is passed through this contact for at least a short period sufficiently intense to reduce to a value negligible contact resistance
Other features and advantages of the invention will appear clearly in the following description, presented by way of nonlimiting example with reference to the appended figures which represent
- Figure 1, the diagram of a smart card joined to a reader by an oxidized connection;
- Figure 2, the diagram of Figure 2a provided with contact cleaning means.
- la figure 3, le schéma d'un circuit selon l'invention;
- la figure 4, le diagramme des signaux du circuit de la figure 3;
- la figure 5, le schéma d'une variante du circuit de la figure 3;
- la figure 6, le diagramme des signaux du circuit de la figure 5;
- la figure 7, le schéma d'un circuit combinant les circuits des figures 3 et 5; et
- la figure 8, le diagramme des signaux du circuit de la figure 7.- Figure 3, the diagram of a circuit according to the invention;
- Figure 4, the signal diagram of the circuit of Figure 3;
- Figure 5, the diagram of a variant of the circuit of Figure 3;
- Figure 6, the signal diagram of the circuit of Figure 5;
- Figure 7, the diagram of a circuit combining the circuits of Figures 3 and 5; and
- Figure 8, the signal diagram of the circuit of Figure 7.
On a représenté sur la figure 1, de manière schématique et limitée à 1 contact, une carte à puce 102 placée dans un lecteur 101. Un contact C de la carte est réuni au contact correspondant L du lecteur pour permettre un échange de signaux entre la carte et le lecteur. En raison des dégradations subies par le contact C, et éventuellement par le contact L, notamment du fait de l'oxydation, la liaison électrique entre ces deux contacts se comporte comme une résistance parasite
Rp qui perturbe l'échange de signaux.There is shown in Figure 1, schematically and limited to 1 contact, a smart card 102 placed in a reader 101. A contact C of the card is joined to the corresponding contact L of the reader to allow an exchange of signals between the card and reader. Due to the degradations undergone by the contact C, and possibly by the contact L, in particular due to oxidation, the electrical connection between these two contacts behaves like a parasitic resistance
Rp which disrupts the exchange of signals.
Electriquement le circuit de ce contact a pour schéma équivalent celui représenté sur la figure 2. La résistance Rp insérée entre L et C est reliée à la masse (éventuellement à une tension VCC) par une résistance série Rc. Selon que le contact C correspond à une sortie ou une entrée, elle-même en haute ou basse impédance ou à une borne d'alimentation, la valeur de Rc peut être très variable, mais elle est de toute façon, pour les raisons vues plus haut, relativement élevée. Electrically, the circuit of this contact has the equivalent diagram as that shown in Figure 2. The resistor Rp inserted between L and C is connected to ground (possibly at a voltage VCC) by a series resistor Rc. Depending on whether contact C corresponds to an output or an input, itself in high or low impedance or to a supply terminal, the value of Rc can be very variable, but it is anyway, for the reasons seen more high, relatively high.
La valeur de Rp peut elle-même être très variable, d'autant plus que, compte tenu de sa nature, elle présente souvent un comportement fortement non linéaire, qui va très heureusement faciliter le fonctionnement de l'invention. The value of Rp can itself be very variable, especially since, given its nature, it often exhibits strongly non-linear behavior, which will very happily facilitate the operation of the invention.
En effet, selon l'invention, on fait passer pendant un court instant, par exemple à l'aide d'un dispositif correspondant au schéma de la figure 3, un courant relativement intense qui vient nettoyer les contacts et réduire Rp à une valeur très faible et tout-à-fait négligeable devant Rc. Ce nettoyage peut être effectué à tout moment, mais on l'effectuera de préférence à la mise sous tension du circuit, avant les opérations d'utilisation de celui-ci. In fact, according to the invention, a relatively intense current is passed for a short time, for example using a device corresponding to the diagram in FIG. 3, which cleans the contacts and reduces Rp to a very low value. weak and completely negligible in front of Rc. This cleaning can be carried out at any time, but it will preferably be carried out when the circuit is energized, before the operations of using it.
Le dispositif de nettoyage est essentiellement constitué d'un transistor 108 connecté entre le contact
C et la masse du circuit intégré, c'est-à-dire en fait en parallèle sur Rc. En outre un circuit annexe 104, par exemple une monostable, permet d'envoyer sur la grille du transistor une courte impulsion qui le sature. Le transistor ainsi saturé est traversé par un courant important qui passe du contact L au contact C en traversant Rp. En effet comme le transistor ramène, lorsqu'il est saturé, le potentiel de C sensiblement la masse, toute la tension VL se trouve appliquée à Rp, ce qui permet alors, en raison du comportement non linéaire décrit plus haut, le passage du courant de nettoyage. Sous l'effet de ce courant la jonction entre les contacts L et C est nettoyée et la résistance parasite de contact Rp est ramenée à une valeur faible.The cleaning device essentially consists of a transistor 108 connected between the contact
C and the mass of the integrated circuit, that is to say in fact in parallel on Rc. In addition, an annex circuit 104, for example a monostable, makes it possible to send a short pulse which saturates it on the transistor gate. The transistor thus saturated is crossed by a large current which passes from contact L to contact C by crossing Rp. Indeed as the transistor brings back, when it is saturated, the potential of C substantially the mass, all the voltage VL is applied at Rp, which then allows, due to the non-linear behavior described above, the passage of the cleaning current. Under the effect of this current the junction between the contacts L and C is cleaned and the parasitic resistance of contact Rp is reduced to a low value.
Lorsqu'à la fin de l'impulsion de commande le transistor 108 se bloque, le contact entre L et C reste nettoyé et la valeur de Rp reste aussi faible, ce qui permet aux signaux échangés entre le lecteur et la carte par l'intermédiaire de ce contact de passer sans problèmes.When at the end of the control pulse transistor 108 is blocked, the contact between L and C remains cleaned and the value of Rp also remains low, which allows the signals exchanged between the reader and the card via from this contact to pass without problems.
Le circuit 104 peut être commun à plusieurs dispositifs de nettoyage pour plusieurs contacts.The circuit 104 can be common to several cleaning devices for several contacts.
On a représenté sur la figure 4 les différents signaux mis en jeu. Les tensions VCC, correspondant au pôle actif de l'alimentation, et VL sur le contact L montent à leur valeur maximale entre l'instant tl où la carte est insérée et l'instant t2 correspondant à la fin du front de montée de l'alimentation. The various signals brought into play are shown in FIG. 4. The voltages VCC, corresponding to the active pole of the supply, and VL on the contact L rise to their maximum value between the instant tl when the card is inserted and l 'instant t2 corresponding to the end of the rising edge of the supply.
Le circuit 104 est déclenché dans cet exemple par l'application de la tension VCC. Il pourrait se déclencher sous l'influence d'autres signaux, par exemple des signaux de commande internes aux circuits et provenant de la détection d'un mauvais contact. Ici le déclenchement a lieu à l'instant t2 et dure jusqu'à un instant t3. La durée de l'intervalle t2-t3 permet de nettoyer efficacement le circuit. Quelques millisecondes suffisent. The circuit 104 is triggered in this example by the application of the voltage VCC. It could be triggered under the influence of other signals, for example internal control signals from circuits and coming from the detection of a bad contact. Here the trigger takes place at time t2 and lasts until time t3. The duration of the interval t2-t3 makes it possible to effectively clean the circuit. A few milliseconds are enough.
Dans le cas où le contact du lecteur reste au potentiel de la masse, ctest-à-dire à "0" selon les conventions les plus courantes, il faut utiliser un circuit du type de celui représenté sur la figure 5, avec les signaux correspondants sur la figure 6. In the case where the contact of the reader remains at ground potential, that is to say at "0" according to the most common conventions, it is necessary to use a circuit of the type shown in FIG. 5, with the corresponding signals in figure 6.
Dans ce cas de figure on utilise un transistor inverseur, par exemple du type PMOS dans les technologies habituelles, et le circuit annexe 204 délivre une impulsion négative VN2 entre les instants t2 et t3, de manière à débloquer pendant cette période le transistor 208 dont le drain est relié à VCC et la source au contact C. Ainsi le contact C est porté à une tension sensiblement égale à VCC entre les instants t2 et t3, et un courant de nettoyage s'écoule alors entre C et L pour nettoyer le contact et réduire Rp à une valeur négligeable. Il convient simplement de s'assurer que t3 se situe suffisamment tardivement après tl pour que la tension VC ait pu s'établir pendant suffisamment longtemps. In this case, an inverter transistor is used, for example of the PMOS type in the usual technologies, and the auxiliary circuit 204 delivers a negative pulse VN2 between the instants t2 and t3, so as to unblock the transistor 208 during this period, the drain is connected to VCC and the source to contact C. Thus contact C is brought to a voltage substantially equal to VCC between times t2 and t3, and a cleaning current then flows between C and L to clean the contact and reduce Rp to a negligible value. It is simply necessary to ensure that t3 is located late enough after tl that the voltage VC has been able to be established for a sufficiently long time.
Une variante du circuit de la figure 5 consisterait à utiliser un transistor non inverseur, du type NMOS par exemple, et à lui appliquer une tension de commande semblable à celle VN1 de la figure 6, l'essentiel étant que la tension VC appliquée au contact
C ait l'allure de celle de la figure 5.A variant of the circuit of FIG. 5 would consist in using a non-inverting transistor, of the NMOS type for example, and in applying to it a control voltage similar to that VN1 of FIG. 6, the main thing being that the voltage VC applied to the contact
It looks like the one in figure 5.
Pour couvrir d'avance toutes les situations et avoir un circuit de nettoyage standard, on peut utiliser un schéma tel que représenté sur la figure 7, avec les signaux correspondants sur la figure 8. To cover all situations in advance and have a standard cleaning circuit, you can use a diagram as shown in Figure 7, with the corresponding signals in Figure 8.
Ce schéma regroupe ceux des figures 3 et 5 et le contact C est simultanément relié à un transistor 108 dont la source est à la masse et à un transistor inverseur 208 dont le drain est à VCC. Pour éviter de court-circuiter l'alimentation, il est nécessaire que ces deux transistors ne conduisent pas simultanément et que, par exemple comme sur la figure 8, l'impulsion du signal VN3 sur la grille de 208 démarre en t3, quand celle de VN1 sur la grille de 108 se termine, et dure jusqu'à un instant t4. On peut obtenir cela par exemple en déclenchant le circuit 104, qui délivre VN1, par VCC comme précédemment, et le circuit 304, qui délivre VN3, par VN1. Ce circuit 304 sera alors commandé par le front descendant de VNI, au besoin à l'aide d'un circuit inverseur connu.Ainsi le contact est nettoyé entre t2 et t3 si VL est à VCC, et entre t3 et t4 si VL est à "O" . This diagram groups together those of FIGS. 3 and 5 and the contact C is simultaneously connected to a transistor 108 whose source is grounded and to an inverter transistor 208 whose drain is at VCC. To avoid short-circuiting the supply, it is necessary that these two transistors do not conduct simultaneously and that, for example as in FIG. 8, the pulse of the signal VN3 on the grid of 208 starts in t3, when that of VN1 on the grid of 108 ends, and lasts until an instant t4. This can be achieved, for example, by triggering circuit 104, which supplies VN1, via VCC as before, and circuit 304, which supplies VN3, via VN1. This circuit 304 will then be controlled by the falling edge of VNI, if necessary using a known reversing circuit. Thus the contact is cleaned between t2 and t3 if VL is at VCC, and between t3 and t4 if VL is at "O".
On a en outre représenté sur la figure 7 une variante, applicable aux schémas des figures 3 et 5, où l'on insère une résistance RA en série entre les transistors 108 et 208 et le contact C. Cette résistance permet de ne pas dégrader les moyens de protection électrostatique (connus sous le sigle ESD) du contact C. In addition, FIG. 7 shows a variant, applicable to the diagrams in FIGS. 3 and 5, in which a resistor RA is inserted in series between the transistors 108 and 208 and the contact C. This resistance makes it possible not to degrade the electrostatic protection means (known by the acronym ESD) of contact C.
Sa valeur est prévue pour être maximale, tout en permettant de laisser passer un courant de nettoyage suffisant dans le contact, quelques milliampères par exemple.Its value is intended to be maximum, while allowing a sufficient cleaning current to pass through the contact, a few milliamps for example.
Il n'est pas forcément nécessaire d'utiliser un tel circuit de nettoyage sur les contacts de masse (VSS) et d'alimentation (VCC), puisque le courant total de fonctionnement du circuit passe par ceux-ci et qu'il est en principe suffisant pour assurer ce nettoyage. En outre le courant de nettoyage des autres contacts, ou tout au moins de l'un d'entre eux, passe par le circuit de masse, ce qui assure automatiquement ce nettoyage. It is not necessarily necessary to use such a cleaning circuit on the ground (VSS) and supply (VCC) contacts, since the total operating current of the circuit passes through them and it is in sufficient principle to ensure this cleaning. In addition, the cleaning current of the other contacts, or at least one of them, passes through the ground circuit, which automatically ensures this cleaning.
Toutefois il pourra être utile de placer un tel circuit sur le contact d'alimentation, compte tenu de ce que la puissance utilisée par les circuits intégrés est, avec l'évolution technologique, de plus en plus faible. On utilisera alors le schéma de la figure 3, avec VCC appliqué sur le contact L. Ce schéma est suffisant, puisque la tension d'alimentation, qu'elle soit positive ou négative, n'est jamais celle de la masse. Si cette tension est négative ce dispositif fonctionne également, en respectant bien sûr les polarités correctes des transistors, et le courant est simplement de sens inverse. However, it may be useful to place such a circuit on the power contact, taking into account that the power used by the integrated circuits is, with technological evolution, more and more weak. We will then use the diagram in Figure 3, with VCC applied to contact L. This diagram is sufficient, since the supply voltage, whether positive or negative, is never that of ground. If this voltage is negative this device also works, of course respecting the correct polarities of the transistors, and the current is simply in the opposite direction.
Ce procédé de nettoyage s'est révélé tout-à-fait efficace et permet de prolonger la vie d'une carte à puce en permettant de ne pas l'utiliser pendant de longues périodes, tout en la conservant sans précautions particulières, dans un portefeuille ou une poche par exemple. This cleaning process has proven to be quite effective and makes it possible to extend the life of a smart card by allowing it not to be used for long periods, while keeping it without special precautions, in a wallet. or a pocket for example.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9101089A FR2672431A1 (en) | 1991-01-31 | 1991-01-31 | Self-cleaning circuit and method for integrated circuit contacts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9101089A FR2672431A1 (en) | 1991-01-31 | 1991-01-31 | Self-cleaning circuit and method for integrated circuit contacts |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2672431A1 true FR2672431A1 (en) | 1992-08-07 |
Family
ID=9409230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9101089A Withdrawn FR2672431A1 (en) | 1991-01-31 | 1991-01-31 | Self-cleaning circuit and method for integrated circuit contacts |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2672431A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2483102A1 (en) * | 1980-05-20 | 1981-11-27 | Gao Ges Automation Org | METHOD OF ATTACKING THE GALVANIC CONTACTS OF AN IDENTIFICATION DOCUMENT COMPRISING AN INCORPORATED INTEGRATED CIRCUIT MODULE |
US4772783A (en) * | 1986-08-13 | 1988-09-20 | Hitachi, Ltd. | IC card reader/writer |
JPS63289692A (en) * | 1987-05-21 | 1988-11-28 | Omron Tateisi Electronics Co | Ic card reader with ic contact protecting device |
JPH01221817A (en) * | 1988-03-01 | 1989-09-05 | Mitsubishi Electric Corp | Current controller for contact |
-
1991
- 1991-01-31 FR FR9101089A patent/FR2672431A1/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2483102A1 (en) * | 1980-05-20 | 1981-11-27 | Gao Ges Automation Org | METHOD OF ATTACKING THE GALVANIC CONTACTS OF AN IDENTIFICATION DOCUMENT COMPRISING AN INCORPORATED INTEGRATED CIRCUIT MODULE |
US4772783A (en) * | 1986-08-13 | 1988-09-20 | Hitachi, Ltd. | IC card reader/writer |
JPS63289692A (en) * | 1987-05-21 | 1988-11-28 | Omron Tateisi Electronics Co | Ic card reader with ic contact protecting device |
JPH01221817A (en) * | 1988-03-01 | 1989-09-05 | Mitsubishi Electric Corp | Current controller for contact |
Non-Patent Citations (3)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 13, no. 539 (E-853)(3887), 30 novembre 1989; & JP - A - 1221817 (MITSUBISHI) 05.09.1989 * |
PATENT ABSTRACTS OF JAPAN vol. 13., no. 116 (P-845)(3464), 22 mars 1989; & JP - A - 63289692 (OMRON) 28.11.1988 * |
PATENT ABSTRACTS OF JAPAN vol. 6, no. 168 (P-139)(1046), 2 septembre 1982; & JP - A - 5786006 (MITSUTOYO) 28.05.1982 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2670632A1 (en) | DIFFERENTIAL DETECTION AMPLIFIER. | |
FR2567340A1 (en) | SEMICONDUCTOR RELAY PROTECTED AGAINST CURRENT OVERLOADS | |
FR2550024A1 (en) | CURRENT OVERCURRENT PROTECTION DEVICE | |
EP1079525A1 (en) | System for controlling a two-transistor bidirectional switch | |
FR2693853A1 (en) | Circuit for protecting a power component against direct overvoltages. | |
FR2471702A1 (en) | BIPOLAR CIRCUIT AND AUTOCONTROL FIELD EFFECT OF SWITCHING | |
FR2778012A1 (en) | EEPROM memory cell reader and reading procedure at low voltages | |
FR2493636A1 (en) | MOS COMPARATOR CIRCUIT | |
EP0121464B1 (en) | Non-volatile ram memory cell with common floating gate cmos transistors | |
FR2462818A1 (en) | CIRCUIT FOR PREVENTING THE CLAIM WHILE GENERATING AND TRIPPING THE POWER SUPPLY VOLTAGE OF AN AMPLIFIER | |
EP0744808B1 (en) | Voltage clipping device | |
FR2672431A1 (en) | Self-cleaning circuit and method for integrated circuit contacts | |
EP0633664A1 (en) | Interface circuit and voltage booster circuit including such circuit | |
EP0156675B1 (en) | Precharge circuit for a digital data transfer bus | |
EP1465046A1 (en) | Device for protection against polarity reversal | |
EP0064450B1 (en) | Self adjusting method and apparatus for actuating a triac | |
FR2759656A1 (en) | DEVICE FOR CONTROLLING A WIPER MOTOR | |
WO1997040578A1 (en) | Static relay with condition detecting | |
FR2676854A1 (en) | Process for preloading the input/output lines of a memory device | |
EP0837545B1 (en) | Zero voltage control circuit for a triac | |
FR2599199A1 (en) | CMOS LOGIC-LEVEL TRANSISTOR-TRANSISTOR LOGIC INPUT | |
CA2328575C (en) | Load reading circuit protected against overloads resulting from unwanted polarity charges | |
EP0811987B1 (en) | Circuit to produce high programming voltage | |
EP1109026B1 (en) | Apparatus for detecting a high voltage | |
FR2786890A1 (en) | FINAL POWER STAGE FOR SWITCHING AN INDUCTIVE LOAD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |