FR2666715A1

FR2666715A1 - Method for synchronising the local oscillator of a television set

Info

Publication number: FR2666715A1
Application number: FR9011467A
Authority: FR
Inventors: Besson Claudine; Quemener Sylvain
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1990-09-10
Filing date: 1990-09-10
Publication date: 1992-03-13

Abstract

The present invention relates to a method for synchronising the internal clock of a television set in which the clock signals of the television set are supplied by a voltage-controlled oscillator (VCO) (1), the output of which is compared by a phase comparator (4) to the synchronisation signals (LS) extracted from the composite video signal received, and in which the phase comparator comprises one input (STC) for switching its time constant to a low value. A control signal is applied to the input (STC) throughout the duration of a few lines before the arrival of the frame synchronisation signals.

Description

PROCÉDÉ DE SYNCHRONISATION DE L'OSCILLATEUR LOCAL D'UN TÉLÉVISEUR
La présente invention concerne un procédé de synchronisation de l'oscillateur local d'un téléviseur et vise plus particulièrement à éviter les erreurs d'entrelacement.METHOD FOR SYNCHRONIZING THE LOCAL OSCILLATOR OF A TELEVISION
The present invention relates to a method for synchronizing the local oscillator of a television set and more particularly aims to avoid interlacing errors.

Un signal de télévision, qu'il provienne d'une antenne ou de la sortie d'un magnétoscope, comporte des impulsions de synchronisation de ligne et de trame. A television signal, whether from an antenna or from the output of a VCR, has line and frame synchronization pulses.

Dans ce qui suit, on considérera à titre d'exemple le cas où l'image de télévision est fournie sous forme de 625 lignes constituées de deux trames entreiacées de 312 et 313 lignes et où le téléviseur est alimenté par un secteur à 50 Hz, de sorte que le mouvement est reproduit à la frequence de 25 images par seconde. Toutefois, la présente invention s'applique de façon générale à tout système de télévision à trames entrelaoées quel que soit le nombre de lignes par image et la fréquence de répétition des images (30 images par seconde dans les pays où le secteur est à 60 Hz). In what follows, we will consider by way of example the case where the television image is supplied in the form of 625 lines constituted by two interlaced fields of 312 and 313 lines and where the television set is supplied by a sector at 50 Hz, so that the movement is reproduced at the frequency of 25 frames per second. However, the present invention applies generally to any interlaced frame television system regardless of the number of lines per image and the frequency of image repetition (30 images per second in countries where the sector is at 60 Hz ).

Comme le représente la figure 1, un téléviseur comprend un oscillateur local 1 dont la fréquence libre est généraleeent déterminée par un quartz (une céramique) 2. Cet oscillateur est inséré dans une boucle à verrouillage de phase telle que la sortie de l'oscillateur 1 est fournie à un diviseur de fréquence 3 ; la sortie à la fréquence d'horloge recherchée (CK) du diviseur est envoyée à une première entrée d'un comparateur de phase 4 ; la sortie du comparateur de phase est appliquée à l'entrée de commande en tension de l'oscillateur 1 (VCO) par l'intermédiaire d'un filtre 5. La deuxième entrée du comparateur de phase 4 reçoit un signal LS qui est la partie synchronisation du signal video composite incident.Le diviseur 3 fournit également un signal CK2H à deux fois la fréquence d'horloge. Dans l'exemple donné précédeseent la période du signal CaI est de 32 microsecondes. As shown in Figure 1, a television includes a local oscillator 1 whose free frequency is generally determined by a quartz (a ceramic) 2. This oscillator is inserted in a phase locked loop such as the output of oscillator 1 is supplied to a frequency divider 3; the output at the desired clock frequency (CK) of the divider is sent to a first input of a phase comparator 4; the output of the phase comparator is applied to the voltage control input of oscillator 1 (VCO) via a filter 5. The second input of phase comparator 4 receives a signal LS which is the part synchronization of the incident composite video signal. Divider 3 also provides a CK2H signal at twice the clock frequency. In the example given above, the period of the CaI signal is 32 microseconds.

le oanparateur de phase 4 reçoit deux signaux de validation : un signal VMASK destiné à l'inhiber pendant les retours trame comme cela sera exposé ci-aprés et un signal STC destiné à agir sur le ocmparateur 4 et le filtre 5 pour que, pendant des périodes déterminées, le comparateur de phase fonctionne avec une constante de temps courte came cela sera exposé ci-après. the phase 4 comparator receives two validation signals: a VMASK signal intended to inhibit it during the frame returns as will be explained below and an STC signal intended to act on the comparator 4 and the filter 5 so that, for determined periods, the phase comparator operates with a short time constant cam, which will be explained below.

Par ailleurs, comme le représente la figure 2, un téléviseur comprend un séparateur de signal de synchronisation trame 10 recevant le signal video composite CVBS et destiné à fournir un signal FS dès que la partie de suppression de trame du signal de synchronisation est identifiée. Ce signal FS est destiné à initialiser un compteur de lignes 11 par l'intermédiaire d'un circuit de remise à zéro 12. le compteur de lignes 11 est incrémenté par le signal d'horloge de ligne CK. le circuit 12 fournit un signal de remise à zéro RAZ lors d'un front du signal CK2H suivant un front du signal FS. La sortie du compteur de lignes est appliquée à un décodeur 13 qui fournit divers signaux de validation souhaités pendant des lignes déterminées. Furthermore, as shown in FIG. 2, a television set includes a frame synchronization signal splitter 10 receiving the composite video signal CVBS and intended to supply an FS signal as soon as the frame suppression part of the synchronization signal is identified. This signal FS is intended to initialize a line counter 11 by means of a reset circuit 12. the line counter 11 is incremented by the line clock signal CK. circuit 12 provides a reset signal RESET on an edge of the signal CK2H following an edge of the signal FS. The output of the line counter is applied to a decoder 13 which provides various desired validation signals during determined lines.

La figure 3 représente l'allure de divers signaux appliqués aux circuits des figures 1 et 2 et fournis par ceux-ci pendant des trames paire et impaire. Figure 3 shows the shape of various signals applied to and supplied by the circuits of Figures 1 and 2 during even and odd frames.

le signal FRn est le signal vidéo composite apparaissant pendant des trames paires entre les lignes 307 et 23. le signal FRn+1 est le signal vidéo canposite apparaissant pendant des trames ipaaires entre les lignes 307 et 23. De la ligne 23 à la ligne 310, des signaux d'image (non représentés) apparaissent entre les impulsions de synchronisation ligne. Entre les lignes 310 et 5 pour les trames paires et entre les lignes 311 et 4 pour les trames impaires es apparaissent les signaux de synchronisation trame. Ces signaux de synchronisation trame sont à la fréquence du signal CK2H, double de la fréquence des signaux de synchro- nisation ligne (CK).Carne on le voit sur la figure, ces signaux de synchronisation trame comprennent une première partie dite de pré-égalisation à impulsions négatives jusqu'au début de la ligne 1 pour les trames paires et jusqu'au milieu de la ligne 313 pour les trames impaires. Après cela, apparaissent les signaux de suppression trame (en anglais Frame Sync) à impulsions positives entre les lignes 1 et 4 pour les trames paires et entre le milieu de la ligne 313 et la ligne 3 pour les trames rmpaires. Enfin, on trouve quelques impulsions négatives de post-égalisation qui s'étendent jusqu'à la fin ou jusqu'au début de la ligne 5 selon que l'on est dans une trame paire ou impaire. the signal FRn is the composite video signal appearing during even frames between lines 307 and 23. the signal FRn + 1 is the canposite video signal appearing during ipaary frames between lines 307 and 23. From line 23 to line 310 , image signals (not shown) appear between the line synchronization pulses. Between lines 310 and 5 for even frames and between lines 311 and 4 for odd frames, the frame synchronization signals appear. These frame synchronization signals are at the frequency of the signal CK2H, double the frequency of the line synchronization signals (CK). As can be seen in the figure, these frame synchronization signals include a first part called pre-equalization with negative pulses until the start of line 1 for even frames and until the middle of line 313 for odd frames. After that, the blanking signals (in English Frame Sync) with positive pulses appear between lines 1 and 4 for even frames and between the middle of line 313 and line 3 for light frames. Finally, there are some negative post-equalization pulses which extend to the end or the beginning of line 5 depending on whether one is in an even or odd frame.

On comprend maintenant pourquoi on souhaite appliquer un signal d'inhibition VMASK au comparateur de phase 4 de la figure 1 : ceci est destiné à éviter de perturber ce comparateur qui reçoit le signal IS (FRn ou FRn+1), ce signal Is ayant une fréquence double pendant la durée des signaux de synchronisation de trame. le signal VMASK est donc appliqué, comme le représente la figure 3, sensiblement entre les lignes 310 et 5 (trames paires) ou 4 (trames impaires). le signal VMASK est fourni par le déoedeur de lignes 13. We now understand why we wish to apply a VMASK inhibition signal to the phase comparator 4 of FIG. 1: this is intended to avoid disturbing this comparator which receives the signal IS (FRn or FRn + 1), this signal Is having a double frequency for the duration of frame synchronization signals. the VMASK signal is therefore applied, as shown in FIG. 3, substantially between lines 310 and 5 (even frames) or 4 (odd frames). the VMASK signal is provided by the line driver 13.

Pour les divers signaux de validation internes du téléviseur, il faut que le compteur de lignes 11 soit convenablement initialisé, c'est-à-dire que le signal FS soit fourni de façon précise en relation avec le début du signal de suppression trame et avec les fronts du signal CR2H. Ceci est fondamental pour assurer un entrelaoment convenable des trames paires et impaires, une erreur d'une période du signal CK2H entrainant une superposition de deux trames successives d'une image. For the various internal validation signals of the television set, the line counter 11 must be suitably initialized, that is to say that the signal FS is supplied in a precise manner in relation to the start of the blanking signal and with the edges of the CR2H signal. This is fundamental to ensure a suitable interleaving of the even and odd frames, an error of a period of the signal CK2H causing a superposition of two successive frames of an image.

Il s'agit de détecter le front descendant du signal FR survenant entre la ligne 312 et la ligne 1 dans les trames paires et au milieu de la ligne 313 dans les trames impaires. le début du signal FS apparaît après un retard T1 qui dépend du temps d'intégration du signal vidéo canposite dans le séparateur 10 et qui est classiquement de 10 à 20 microns. Si le signal de synchronisation trame n'est pas perturbe par rapport à l'horloge interne CK2H pendant la durée de synchronisation trame, il reste une durée qui est sensiblement égale à une demi-période du signal
CK2H $16 microsecondes dans l'example choisi) pour fournir le signal RAZ lors de la transition positive suivante du signal CK2H ce qui assure une immunité par rapport à des bruits aléatoires.This involves detecting the falling edge of the signal FR occurring between line 312 and line 1 in the even frames and in the middle of the line 313 in the odd frames. the start of the signal FS appears after a delay T1 which depends on the integration time of the canposite video signal in the separator 10 and which is conventionally from 10 to 20 microns. If the frame synchronization signal is not disturbed with respect to the internal clock CK2H during the frame synchronization duration, there remains a duration which is substantially equal to half a signal period
CK2H $ 16 microseconds in the example chosen) to provide the RESET signal during the next positive transition of the CK2H signal which ensures immunity to random noises.

En pratique, il peut se produire un glissement de phase brutal des signaux de nisation d'une trame à la suivante alors que la phase du signal CK2H n'a pas été modifiée par le circuit de la figure 1 en raison de la constante de temps relativement longue du filtre 5 et du fait de l'inhibition par le signal VMASK. Ceci est notamment fréquernent le cas quand les signaux incidents proviennent d'un magnétosoope. L'amplitude de ce glissement peut être de l'ordre d'une dizaine de microsecondes dans un sens pour une trame et en sens inverse pour la trame suivante. Si l'on veut que le signal FS survienne au milieu d'une période du signal CK2H pour conserver une immunité par rapport aux bruits aléatoires, il faut que la somme de ce glissement et de l'erreur sur la précision du retard T1 soit inférieure à une demi-période du signal CK2H (16 microsecondes). In practice, there can be a sudden phase shift of the nization signals from one frame to the next while the phase of the signal CK2H has not been modified by the circuit of FIG. 1 due to the time constant relatively long of filter 5 and due to inhibition by the signal VMASK. This is especially common when the incident signals come from a tape recorder. The amplitude of this sliding can be of the order of ten microseconds in one direction for one frame and in the opposite direction for the next frame. If one wants that the signal FS occurs in the middle of a period of the signal CK2H to preserve immunity compared to the random noises, it is necessary that the sum of this slip and the error on the precision of delay T1 is lower at half a period of the CK2H signal (16 microseconds).

Pour résoudre ce problème, on s'est efforcé dans l'art antérieur de fixer avec précision la valeur du retard T1. Ceci impose la réalisation d'un séparateur de synchronisation trame précis et donc complexe. To resolve this problem, efforts have been made in the prior art to set the value of the delay T1 with precision. This requires the realization of a precise and therefore complex frame synchronization separator.

Un objet de la présente invention est de pallier cet inconvénient. An object of the present invention is to overcome this drawback.

Pour atieindre cet objet, la présente invention se base sur une analyse du glissement introduit par un magnétoscope. Ce glissement est en fait lié à la commutation mécanique des têtes de lecture qui survient quelques lignes avant le début des signaux de synchronisation trame, par exemple vers la ligne 306. To achieve this object, the present invention is based on an analysis of the slip introduced by a video recorder. This sliding is in fact linked to the mechanical switching of the read heads which occurs a few lines before the start of the frame synchronization signals, for example towards line 306.

Il est donc proposé d'assurer une resynchronisation rapide de l'horloge interne CK (figure 1) en appliquant au comparateur de phase une constante de temps oourte pendant la durée (quelques lignes) qui suit cette acanutation et qui précède les signaux de synchronisation trame.It is therefore proposed to ensure rapid resynchronization of the internal clock CK (FIG. 1) by applying to the phase comparator a short time constant for the duration (a few lines) which follows this acanutation and which precedes the frame synchronization signals. .

Plus particulièrement, la présente invention prévoit un procédé de synchronisation de l'horloge interne d'un téléviseur dans lequel les signaux d'horloge du téléviseur sont fournis par un oscillateur à fréce cariandée par la tension (VCO) dont la sortie est comparée par un canparateur de passe aux signaux de synchronisation extraits du signal vidéo composite reçu, et dans lequel le comparateur de phase apprend une entrée pour camnuter sa constante de temps vers une valeur faible ; un signal de commande est appliqué à cette entrée de commutation pendant la durée de quelques lignes (deux à quatre selon les normes actuelles) avant la survenance des signaux de synchronisation trame. More particularly, the present invention provides a method for synchronizing the internal clock of a television in which the clock signals of the television are supplied by a voltage-controlled frequency oscillator (VCO) whose output is compared by a pass splitter to the synchronization signals extracted from the received composite video signal, and in which the phase comparator learns an input to shift its time constant towards a low value; a control signal is applied to this switching input for the duration of a few lines (two to four by current standards) before the occurrence of the frame synchronization signals.

Dans un téléviseur comprenant un circuit d'extraction de synchronisation trame, un compteur de lignes et un décodeur de ligne, le début et la durée du signal de commande sont déterminés par le décodeur de ligne. In a television set including a frame synchronization extracting circuit, a line counter and a line decoder, the start and duration of the control signal are determined by the line decoder.

Selon un avantage de la présente invention, étant donné que l'erreur due au glissement est considérablement réduite, il n'est plus nécessaire d'imposer des oontraintes sévères sur les temps d'intégration du séparateur 10. According to an advantage of the present invention, since the error due to sliding is considerably reduced, it is no longer necessary to impose severe constraints on the integration times of the separator 10.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
la figure 1 représente un schéma classique d'oscillateur à boucle à verrouillage de phase de fourniture de signaux d'horloge internes
la figure 2 représente un circuit classique de séparateur de synchronisation trame associé à un circuit de décodage de numéro de lignes ; et
la figure 3 représente l'allure de divers signaux utiles à l'exposé de la présente invention.These objects, characteristics and advantages as well as others of the present invention will be explained in more detail in the following description of particular embodiments made in relation to the attached figures among which
FIG. 1 represents a conventional diagram of a phase-locked loop oscillator for supplying internal clock signals
FIG. 2 represents a conventional frame synchronization separator circuit associated with a line number decoding circuit; and
FIG. 3 represents the appearance of various signals useful for the presentation of the present invention.

En figure 3, les signaux FEn, FSn, FRn+1, FSn+l, VMASK et CK2H ont été décrits précédemment. In FIG. 3, the signals FEn, FSn, FRn + 1, FSn + 1, VMASK and CK2H have been described previously.

On oetera d'ailleurs que divers circuits existants de balayage de télévision tels que les circuits TEA 2028, 2029, 2128 et 2129 disponibles auprès de la société SGS-Thomson Microelec trcnics S.A. cunprennent des mayens propres à fournir oes signaux. It will moreover be noted that various existing television scanning circuits such as the TEA circuits 2028, 2029, 2128 and 2129 available from the company SGS-Thomson Microelec trcnics S.A. may include means suitable for providing these signals.

On a en outre représenté en figure 3 des signaux RAZn et RAZn+l. Le signal RAZ est la sortie du circuit de remise à zéro 12 de la figure 2 qui apparaît lors de la première transition du signal CK2H qui suit le changement de niveau du signal FS. FIG. 3 also shows signals RAZn and RAZn + 1. The reset signal is the output of the reset circuit 12 of FIG. 2 which appears during the first transition of the signal CK2H which follows the change of level of the signal FS.

Le signal STC1 est un signal classiquement appliqué à l'entrée STC du comparateur de phase 4. Carme cela est représenté, ce signal STC1 est parfois utilisé au début de chaque trame, juste après les signaux de synchronisation trame, pour accélérer le bouclage du VcO 1. Dans la figure, il y a un certain recouvrement entre les signaux STC1 et WASK. La partie du signal
STC1 survenant pendant la durée du signal VMASK est sans effet, le comparateur étant alors irtibé. The signal STC1 is a signal conventionally applied to the input STC of the phase comparator 4. As shown, this signal STC1 is sometimes used at the start of each frame, just after the frame synchronization signals, to accelerate the looping of the VcO 1. In the figure, there is some overlap between the STC1 and WASK signals. The signal part
STC1 occurring during the duration of the VMASK signal has no effect, the comparator being then irtibed.

Selon la présente invention, on applique un signal STCZ à l'entrée STC du comparateur de phase 4. Ce signal STC2 est à haut niveau, pour provoquer le passage en constante de temps courte, avant le début des signaux de synchronisation trame, par exemple pendant les lignes 307, 308 et 309 pour assurer un recalage rapide du signal CK2H sur les impulsions de synchronisation externe des l'instant où celles-ci ont subi un glissement. Ainsi, au début de la période de séparation trame, l'erreur de synchro- nisation E2 entre les signaux de trame FR et l'horloge interne sera minimisée.La contrainte imposée sur le retard T1 est donc plus faible que dans l'art antérieur, calme cela a été exposé précédemnent. According to the present invention, a signal STCZ is applied to the input STC of the phase comparator 4. This signal STC2 is at high level, to cause the passage in short time constant, before the start of the frame synchronization signals, for example during lines 307, 308 and 309 to ensure a quick readjustment of the signal CK2H on the external synchronization pulses from the moment when these have undergone a slip. Thus, at the start of the frame separation period, the synchronization error E2 between the frame signals FR and the internal clock will be minimized. The constraint imposed on the delay T1 is therefore lower than in the prior art , calm it has been exposed previously.

L'homme de l'art ocnrprendra que le signal STC2 peut être simplement fourni par le décodeur de ligne 13. Those skilled in the art will understand that the STC2 signal can be simply supplied by the line decoder 13.

Cane cela est également représenté en figure 3, le signal STC2 peut se prolonger pendant la durée du signal VMASK et audelà de cette durée de la meme façon que le signal STC1 déjà utilisé dans l'art antérieur. Cane that is also represented in FIG. 3, the signal STC2 can be prolonged during the duration of the signal VMASK and beyond this duration in the same way as the signal STC1 already used in the prior art.

Selon un avantage de la présente invention, appliquer un signal STC2 dans le cas où il n'y a pas de glissement syste- matique entre l'horloge interne et les signaux de synchronisation externe ne produit aucun effet néfaste. Ainsi, il n'est pas nécessaire d'appliquer le signal STC2 seulement dans le cas où les signaux proviennent d'un magnétoscope, mais ce signal peut aussi être appliqué sans inoonvnient dans le cas où ces signaux proviennent d'une émission télédiffusée. According to an advantage of the present invention, applying an STC2 signal in the case where there is no systematic slip between the internal clock and the external synchronization signals has no harmful effect. Thus, it is not necessary to apply the signal STC2 only in the case where the signals come from a video recorder, but this signal can also be applied without inoonvnient in the case where these signals come from a televised broadcast.

L'homme de l'art notera que la présente invention est susceptible de diverses modifications par rapport au mode de réalisation qui a été décrit en détail, notamment en ce qui concerne l'allure des signaux logiques illustrés et leur polarité. Those skilled in the art will note that the present invention is susceptible to various modifications with respect to the embodiment which has been described in detail, in particular as regards the appearance of the illustrated logic signals and their polarity.

Claims

1. Method for synchronizing the internal clock of a television in which the television clock signals are supplied by a voltage-controlled frequency oscillator (VCO) (1) whose output is compared by a phase comparator (4) synchronization signals (LS) extracted from the received composite video signal, and in which the phase splitter comprises an input (STC) for switching its time constant towards a low value, characterized in that a control signal is applied to said input for the duration of a few lines before the occurrence of the frame synchronization signals.

2. Peoede according to claim 1, caraabérisé in that said duration corresponds substantially to the duration of two to four lines.

3. Method according to claim 1, in which the television comprises a frame synchronization extraction circuit (10), a line counter (11) and a line deodorizer (13), characterized in that the start and the duration of said control signal are defined by the line decoder.