FR2649223A1 - Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series - Google Patents

Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series Download PDF

Info

Publication number
FR2649223A1
FR2649223A1 FR8908713A FR8908713A FR2649223A1 FR 2649223 A1 FR2649223 A1 FR 2649223A1 FR 8908713 A FR8908713 A FR 8908713A FR 8908713 A FR8908713 A FR 8908713A FR 2649223 A1 FR2649223 A1 FR 2649223A1
Authority
FR
France
Prior art keywords
user station
message
type
user stations
useful part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8908713A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR8908713A priority Critical patent/FR2649223A1/fr
Publication of FR2649223A1 publication Critical patent/FR2649223A1/fr
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • H04L49/106ATM switching elements using space switching, e.g. crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/40Constructional details, e.g. power supply, mechanical construction or backplane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)

Abstract

Le dispositif comprend N multiplexeurs MUXi capables d'interconnecter N postes utilisateurs, ainsi qu'une mémoire d'état ME représentant l'état courant d'activité de ces multiplexeurs. Des moyens de réception MR sont propres à recevoir de la part d'un poste utilisateur une information représentative d'une demande de connexion vers un poste utilisateur, ce qui conduit à l'interrogation de la mémoire d'état ME par des moyens de commande MC pour déterminer si l'un des deux postes utilisateurs concernés est déjà actif par une autre connexion, et, sinon au positionnement en conséquence des deux multiplexeurs correspondants, ainsi qu'à l'envoi d'une information de liaison établie au poste utilisateur demandeur.

Description

Dispositif d'interconnexion entre une pluralité de postes utilisateurs, notamment des processeurs équipés de ports séries
L'invention concerne l'interconnexion entre une pluralité de postes utilisateurs aptes à communiquer entre eux par des liaisons séries.
Elle trouve une application avantageuse mais non limitative dans le domaine des réseaux multiprocesseurs.
On connait actuellement des dispositifs d'interconnexion entre une pluralité de processeurs, dans lesquels l'un des processeurs du réseau agit en tant que maître vis-à-vis des autres et a pour fonction de reconfigurer le dispositif d'interconnexion. Ainsi, lorsque l'un des processeurs esclaves veut communiquer avec un autre processeur esclave, il doit en faire la demande au processeur maître afin que celui-ci configure le dispositif d'interconnexion en conséquence.
Cependant, une simple demande de connexion au processeur mai- tre ne suffit pas toujours pour l'obtention de la liaison entre le processeur demandeur et le processeur demandé. Il faut en effet notamment que le processeur demandé ne soit pas déjà en communication avec un autre processeur esclave. Si tel est le cas, il convient alors d'attendre la fin de cette communication, avant de reconfigurer le dispositif d'interconnexion.
Or, cette attente peut encore être prolongée. En effet généralement, le logiciel implanté au sein de ce réseau, et permettant le dialogue entre les processeurs ainsi que la gestion du dispositif d'interconnexion, est réparti au sein de plusieurs processeurs. Cette contrainte impose alors de définir, des points de synchronisation dans l'ensemble des différentes portions du logiciel, points en lesquels existe la certitude qu'aucun message ne circule entre les différents pro cesseurs, permettant ainsi la reconfiguration du dispositif par le processeur. Aussi, même lorsque deux processeurs sont disponibles pour une communication éventuelle, il est nécessaire d'attendre un point de synchronisation pour reconfigurer le dispositif et établir ladite connexion.
De plus la nécessité de prévoir ces points de synchronisation complique alors fortement la structure du logiciel et augmente par conséquent la complexité du dispositif d'interconnexion.
L'invention vise à apporter une solution à ce problème.
Un but de l'invention est de permettre une reconfiguration du dispositif d'interconnexion sans utiliser la notion de processeurs maître esclave.
Un autre but de l'invention est de permettre l'établissement automatique d'une connexion entre deux postes utilisateurs en utilisant le contenu du message à échanger entre ces deux postes utilisateurs.
Le dispositif d'interconnexion proposé est du type comportant une interface d'entrée, reliée à N postes utilisateurs, une interface de sortie, reliée aux mêmes N postes utilisateurs, ainsi que des moyens de traitement aptes à relier ensemble au moins deux postes utilisateurs.
Selon une caractéristique générale de l'invention, l'interface d'entrée comporte N entrées respectivement reliées aux N postes utilisateurs par N liaisons séries, l'interface de sortie comportant N sorties respectivement reliées aux N postes utilisateurs par N liaisons séries, et les moyens de traitement comportent - des moyens de commutation susceptibles chacun de relier l'une quelconque des N entrées de l'interface d'entrée avec l'une quelconque des N sorties de l'interface de sortie, - une mémoire d'état représentant au moins l'état courant d'activité des moyens de commutation, - des moyens de réception, connectés à l'interface d'entrée, et propres à recevoir de la part d'un poste utilisateur une information représentative d'une demande de connexion vers un poste utilisateur, et - des moyens de commande, propres à réagir à la réception d'une telle demande de connexion, en interrogeant ladite mémoire d'état pour déterminer si l'un des deux postes utilisateurs concernés est déjà actif pour une autre connexion, et, sinon, en positionnant en conséquence les moyens de commutation, tout en envoyant une information de liaison établie au poste utilisateur demandeur.
D'autres avantages et caractéristiques de l'invention appa rairont à l'examen de la description détaillée ci-après et des dessins annexés sur lesquels - la figure 1 est un synoptique schématique d'un mode de réalisation du dispositif selon l'invention, - la figure 2 illustre très schématiquement une partie de la mémoire d'état du dispositif de la figure 1, - la figure 3 illustre schématiquement une partie des moyens de réception du dispositif de la figure 1, - la figure 4 est une représentation d'un message échangé entre deux postes utilisateurs, - la figure 5 est une représentation schématique plus détaillée d'une partie du dispositif de la figure 1, - la figure 6 est un algorithme schématique illustrant une mise en oeuvre du dispositif selon l'invention, les figures 7 et 8 représentent plus précisément des parties de l'algorithme de la figure 6, - la figure 9 représente une variante d'un message échangé entre deux postes utilisateurs, - la figure 10 illustre schématiquement une variante d'une partie du dispositif selon l'invention dans le cas de la communication d'un message du type de celui représenté sur la figure 9, et, - la figure 11 illustre schématiquement un autre mode de réalisation du dispositif selon l'invention.
Les dessins comportent pour l'essentiel des éléments de caractère certain. A ce titre ils font partie intégrante de la description et pourront non seulement servir à mieux faire comprendre la description détaillée ci-après mais aussi contribuer, le cas échéant, à la définition de l'invention.
On suppose maintenant que les postes utilisateurs susceptibles d'être mutuellement interconnectés sont des processeurs intégrés, en particulier à 32 bits, possédant quatre ports séries, ayant chacun deux broches, tels que ceux commercialisés par la société britannique INMOS sous la.marque TRANSPUTER.
L'homme de l'art sait que deux transputers sont aptes à communiquer entre eux par l'intermédiaire d'un lien de données comportant une voie de donnée d'émission et une voie de donnée de réception. Dans l'exemple décrit ci-après, on utilise également un autre lien pour la liaison du transputer au disposi tif, plus particulièrement affecté à la transmission d'informations de service. Dans la suite du texte, à des fins de clarté, on préfère regrouper les quatre voies des deux liens en deux liaisons série respectivement d'émission et de réception. La liaison série d'émission (respectivement de réception) comporte la voie de donnée d'émission (respectivement de réception) ainsi que la voie de contrôle d'émission (respectivement de réception.
L'unité de base d'échange d'informations entre deux transputers est un mot comportant un nombre prédéterminé de bits par exemple 8. Cet échange s'effectue par grains qui se composent chacun d'un ensemble de mots. Lors d'une communication entre deux transputers, le mot suivant d'un grain n'est envoyé par l'émetteur que lorsqu'il a reçu un message d'acquittement de la part du récepteur signifiant que le mot précédemment envoyé a bien été reçu. On dit alors que la communication est "syn- chronisee
A des fins de simplification on décrira ici un mode de réalisation du dispositif selon l'invention permettant l'interconnexion entre quatre processeurs, le nombre N de ces postes utilisateurs pouvant être bien entendu plus grand. Les différents processeurs ne sont pas représentés sur les figures et un constituant générique du dispositif sera désigné par une référence affectée du nombre i, i variant de 1 à 4.
Tel qu'illustré sur la figure 1, le dispositif d'interco-e- xion D comporte une interface d'entrée reliée au quatre postes utilisateurs par quatre liaisons séries d'entrée LSE1-LSE4, ainsi qu'une interface de sortie comportant quatre sorties reliées aux quatre postes utilisateurs par quatre liaisons séries de sortie LSS1-LSS4. Chaque entrée de l'interface d'entrée se décompose en une entrée de données EDi reliée à l'une des broches d'un premier port série du processeur correspondant par la voie de donnée de la liaison série d'entrée LSEi, ainsi qu'en une entrée de contrôle ECi reliée à l'une des bro ches d'un deuxième port série du processeur correspondant par la voie de contrôle de la liaison LSEi.
De même, chaque sortie de l'interface de sortie se décompose en une sortie de données SDi et en une sortie de contrôle SCi respectivement reliées aux autres broches des premier et deuxième ports séries du processeur correspondant par l'intermédiaire des voies de données et de contrôle de la liaison de série de sortie-LSSi. On remarque ainsi que seuls deux ports séries sont nécessaires pour la connexion au dispositif.
Chaque entrée de donnée EDi de l'interface d'entrée est reliée à l'une des quatre bornes d'entrée d'un multiplexeur MUXi.
Ce dernier possède en effet un nombre de bornes d'entrée égal au nombre de postes utilisateurs branchés sur le dispositif d'interconnexion. La borne de sortie de chaque multiplexeur
MUXi est reliée à la sortie de donnée SDi correspondante de l'interface de sortie. On remarquera ici qu'un poste utilisateur peut donc être rebouclé sur lui-même.
Un élément important du dispositif D consiste en une mémoire
ME, dite mémoire d'état, subdivisée en un nombre de zones RETi égal au nombre de postes utilisateurs. Si l'on se réfère plus particulièrement à la figure 2, on voit que chaque zone RETi est décomposée en trois sous-zones FINi, ECHi, MOTli. Chacune des sous-zones est propre à loger un mot d'un bit ce qui confère une taille de 3 bits à chaque zone RETi associée à un poste utilisateur. On reviendra plus en détail ci-après sur le contenu de ces sous-zones.
Un autre élément important du dispositif consiste en des moyens de réception MR reliés aux différentes entrées de contrôle ECi de l'interface d'entrée ainsi qu'à la mémoire d'état
ME. Les- moyens de réception comportent (figure 3) 4 registres à décalage REi respectivement associés aux 4 postes utilisateurs et reliés aux 4 entrées de contrôle ECi. A chaque registre à décalage REi est associé un compteur COMi piloté par un signal d'horloge CLK ayant une fréquence égale à celle de fréquence de transmission des messages sur les liaisons séries et activé par une logique de détection de front montant LDFi reliée également à l'entrée de contrôle ECi. Il est également associé à chaque compteur COMi une logique de commande de la mémoire d'état LCMEi apte, comme on le verra ci-après, à agir sur l'une au moins des sous-zones de la zone RETi de la mémoire d'état.
Il est également prévu, au sein du dispositif, des moyens de commande MC aptes à assurer le positionnement correct des divers multiplexeurs dans le cas d'une demande de connexion émanant d'un poste utilisateur demandeur vers un poste utilisateur demandé. A cet effet, les moyens de commande sont reliés à des moyens d'activation des multiplexeurs MAD comportant 4 registres RD1-RD4 délivrant 4 signaux de commande CD1-
CD4 pour les 4 multiplexeurs. Ces moyens de commande sont également reliés aux moyens de réception, à la mémoire d'état, ainsi qu'aux 4 sorties de contrôle SCi de l'interface de sortie.
Ces moyens de commande comprennent par exemple une mémoire morte de programme du type ROM (Read Only Memory) dans laquelle est stocké l'algorithme de fonctionnement du dispositif, ainsi qu'une logique de commande de cette mémoire, cadencée par le signal d'horloge interne du dispositif, et apte à gérer l'algorithme de fonctionnement. A titre d'exemple, la mémoire de programme peut avoir une capacité de 100 octets, l'horloge du dispositif étant réglée à 80 MHz. Dans ce cas, la fréquence de communication des messages entre les divers processeurs peut varier entre 10 et 20 MHz.
Un tel dispositif d'interconnexion est avantageusement réalisé sous forme de circuit intégré. Les tailles des différents registres et mémoires du dispositif dépendent du protocole de communication utilisé, notamment du type d'encodage'd'in- formations et de la vitesse de communication.
On va maintenant décrire en détail le fonctionnement du dispositif dans le cas d'un protocole de communication par grain
GRi tel qu'illustré sur la figure 4, et représentatif du message transmis.
Un tel grain, envoyé par un poste utilisateur demandeur i vers un poste utilisateur demandé j comprend une succession de mots. Le premier d'entre eux, Mli contient l'identification du poste utilisateur demandé c'est-à-dire l'adresse dans la mémoire d'état, de la zone RETj du poste utilisateur demandé.
Les mots suivants, MDl-MDn, composent la partie utile du message transmis et sont des mots de données.
Le dernier mot enfin, MFi contient une information définissant la fin de communication de la partie utile du message.
Le premier mot Mli du grain GRi est envoyé sur la voie de contrôle de la liaison série d'entrée LSEi. Cette voie est à l'état bas au repos. L'arrivée du premier mot se traduit donc par un front montant. Celui-ci est détecté par la logique LDFi ce qui a pour effet de déclencher le compteur COMi. Ce compteur est incrémenté (ou décrémenté) par le signal d'horloge
CLK. Dans le même temps, chacun des bits du premier mot est stocké dans le registre à décalage REi. Lorsque la valeur de ce compteur COMi est égale au nombre de bits du mot Mli, y compris des bits de service éventuels, (ou bien lorsque la valeur de ce compteur est égale à 0 si celui-ci est décrémen- té), l'identification du poste utilisateur demandé est supposée validement reçue.La logique de commande de la mémoire d'état LCMEi, associée à ce compteur, délivre alors à cette dernière un signal de contrôle à la mémoire d'état ayant pour effet d'attribuer la valeur 1 au bit MOTli de la zone RETi qui avait auparavant la valeur 0. D'une façon générale, la sous-zone MOTli contient une première indication ayant un pre mier type en présence d'une demande de connexion de la part du poste utilisateur correspondant (le premier type étant associé ici à la valeur 1 du bit MOTli constituant la sous-zone MOTli) et un deuxième type sinon (le deuxième type étant associé ici à la valeur 0 de ce bit MOTli).
D'une façon analogue, le contenu de la sous-zone ECHi est représentatif de l'état courant d'activité du multiplexeur MUXi.
Ce contenu est une deuxième indication ayant un premier type (bit ECHi égal à 1) lorsque le multiplexeur correspondant est actif pour une connexion, et un deuxième type sinon (bit ECHi égal à 0).
Enfin, la sous-zone FINi contient une troisième indication possédant également un premier type (bit FINi = 1) et un deuxième type (bit FINi = 0). Cette troisième indication sera utilisée par les moyens de commande lors d'une fin de communication comme on le verra ci-après.
On remarquera ici que le bit ECHi peut être avantageusement utilisé pour maintenir la voie de donnée SDi à l'état bas en l'absence de connexion concernant le poste utilisateur i. En effet, il suffit que les deux entrées d'une porte logique ET
PLi (figure 5) soient reliées respectivement à la borne de sortie du multiplexeur MUXi et à la mémoire d'état ME afin de recevoir la valeur du bit ECHi. Si ce dernier vaut 0, ce qui signifie que le multiplexeur MUXi est inactif, alors la voie de donnée est maintenue à l'état bas. Par contre, dans le cas où le bit ECHi vaut 1, ce qui signifie que le multiplexeur est actif, la voie de donnée SDi n'est plus forcée à l'état bas.
En ce qui concerne la voie de contrôle SCi, elle est maintenue à l'état bas par le dispositif en l'absence d'acquittement.
Le principe essentiel de la boucle principale BP de l'algo rithme de fonctionnement du dispositif (figure 5) consiste, après une étape d'initialisation 51 dans laquelle les bits
MOTli, ECHi, FINi sont notamment mis à 0, à explorer cycliquement et successivement toutes les zones RETi, et en particulier la sous-zone MOTli.
Le cycle d'observation commence par exemple avec la zone RETI (étape 52). D'une façon générale, les moyens de commande interrogent la zone RETi (étape 53) afin de déterminer Si le bit MOTli est égal à 1 (étape 54) ce qui signifie alors que le poste utilisateur i a demandé une connexion vers un poste utilisateur j.
Dans la négative, les moyens de commande observent la valeur du bit FINi. Si celui-ci est égal à 0, (ce qui signifie que soit une communication est en cours entre le poste i et un autre poste et n'est pas terminée, soit qu'aucune communication n'est en cours) alors la valeur de i est incrémentée (étape 56) et les moyens de commande reviennent à l'étape 53.
Dans le cas où la valeur du nombre i est supérieure au nombre de postes utilisateurs (étape 58), ce nombre i est à nouveau forcé à la valeur 1 et les moyens de commande entament un nouveau cycle d'exploration à partir de la zone RET1.
Dans le cas où le bit MOTli est égal à 1 (étape 54) il convient alors d'effectuer un traitement BTM1 spécifique à ce premier mot reçu (étape 6) plus particulièrement illustré sur la figure 6.
Au cours de ce traitement BTM1, après avoir observé que le bit MOTli est égal à 1, les moyens de commande testent (étape 61) la valeur du bit ECHi. Si celui-ci est égal à 1, cela signifie que le multiplexeur MUXi est positionné de façon active pour un échange entre deux processeurs dont le processeur i (échange par exemple demandé entre-temps par un autre proces seur). Il y a alors retour à la boucle principale BP (étape 64).
Dans le cas contraire (ECHi = 0), le multiplexeur MUXi est disponible pour un échange.
L'étape suivante (62) consiste à tester la valeur du bit ECHj associé au processeur demandé j. Les moyens de commande utilisent à cet effet l'adresse, correspondant au processeur j, communiquée par le premier mot Mli et contenue dans le registre à décalage REi pour se positionner effectivement à l'adresse correspondant à la zone RETj.
Si le bit ECHj est égal à 1, (ce qui signifie que le multiplexeur dont la sortie est reliée au processeur demandé j, est déjà actif pour une autre connexion) alors il y a retour à la boucle principale BP (étape 64).
Par contre, si le bit ECHj est égal à 0, la communication peut avoir lieu entre le processeur demandeur i et le processeur demandé j. Les moyens de commande agissent alors sur les moyens d'activation des multiplexeurs MAD de façon à délivrer au multiplexeur MUXi le signal de commande CDi positionnant son entrée sur la voie j et au multiplexeur MUXj le signal de commande CDj positionnant son entrée sur la voie i.
Ces moyens de commande agissent également sur la mémoire d'état pour commuter les bits ECHi et ECHj à 1. Les multiplexeurs
MUXi et MUXj sont alors activés et un message de liaison établie ACKi, faisant office de message d'acquittement pour le premier mot, est envoyé, sur la voie de contrôle, au processeur aemandeur i afin que celui-ci puisse communiquer, sur la voie de donnée, la partie utile de son message.
Lors de cette communication de la partie utile du message, le message d'acquittement émis par le processeur demandé j vers le processeur demandeur i, après chaque émission'd'un mot de donnée, transite par le dispositif d'interconnexion.
Lorsque cette partie utile a été complètement communiquée, le processeur demandeur i émet sur la voie de contrôle le dernier mot MFi comportant le même nombre de bits que le premier mot Mli. La voie de contrôle étant au repos pendant la transmission des données du message, la transmission de ce dernier mot se traduit par l'arrivée d'un front montant qui est détecté par la logique de détection LDFi au même titre que le front montant du premier mot. On a donc une action pour ce dernier mot analogue à celle effectuée pour le premier mot, les moyens de contrôle (compteur COMi et logique de commande LCMEi) délivrant un signal de commande à la mémoire d'état lorsque la validité de la réception de ce dernier mot a été reconnue, c'est-à-dire lorsque ce dernier mot a été reçu en totalité.
L'émission de ce signal de commande a pour effet de commuter simultanément la valeur du bit FINi à 1 et celle du bit MOTli à 0.
Lorsque les moyens de commande observent la montée à 1 du bit
FINi, ils déclenchent alors un traitement spécifique du dernier mot reçu BTMF (étape 7). Dans ce traitement (figure 7) les moyens de commande commutent tout d'abord (étape 71) les bits ECHi à 0 et ECHj à 0, puis le bit FINi à 0. Suivent alors (étape 72) la déconnexion des multiplexeurs MUXi et MUXj ainsi que l'envoi au poste utilisateur demandeur i d'une information de liaison interrompue ACKi faisant office de message d'acquittement du dernier mot. Il y a ensuite retour à la boucle principale BP (étape 73).
Le dispositif selon l'invention permet ainsi. d'assurer de fa çon automatique et dynamique les connexions entre les différents processeurs par l'intermédiaire de l'en-tête même du message à échanger entre deux processeurs
Bien que l'invention trouve ses pleins avantages dans le mode de réalisation ci-avant décrit, il est possible de limiter le nombre d'entrées et de sorties d'un tel dispositif en utilisant un protocole de communication particulier.
Un grain GRi-v employé dans un tel protocole est illustré sur la figure 9 et le mode de réalisation associé du dispositif est illustré en partie sur la figure 10. Sur ces deux figures, les éléments analogues ou ayant des fonctions analogues à ceux représentés sur les figures 1 à 4 ont des références affectées du suffixe v par rapport à celles qu'ils avaient sur ces dernières figures. Seules les différences entre ces figures seront décrites ci-après.
Le deuxième mot M2i-v du grain GRi-v contient maintenant l'information destinée à définir la fin de communication de la partie utile du message. Cette information est ici le nombre n de mots. de données MDi-v de la partie utile du message.
Les liaisons séries d'entrée LSEi-v et de sortie LSSi-v ne comportent maintenant plus qu'une seule voie servant à la fois pour la communication des mots de données ainsi que pour celle des premier et deuxième mots du grain. Le premier mot Mli-v est traité comme dans le précédent mode de réalisation. Par contre, afin de traiter le deuxième mot M2i-v du grain GRi-v, les moyens de réception MR-v sont équipés d'un compteur supplémentaire COM'i-v associé à une logique de commande supplémentaire de la mémoire d'état LCME'i-v. L'arrivée du deuxième mot comportant le nombre de mots de données à transmettre, initialise le compteur supplémentaire COM'i-v à la valeur de ce nombre de mots de données. Lors de la transmission de la partie utile du message, ce compteur supplémentaire comptabilise par incrémentation ou décrémentation le nombre de messages d'acquittement transmis depuis le poste utilisateur demandé vers le poste utilisateur demandeur et lorsque le nombre des messages d'acquittement comptabilisé concorde avec la valeur contenue dans le deuxième mot M2i-v, la logique de commande LCME'i-v associée à ce compteur supplémentaire commute le bit FINi de la mémoire d'état à 1 et le bit MOTli à 0.
Un tel mode de réalisation permet ainsi de diviser par 2 le nombre de broches d'un boîtier contenant le dispositif.
L'invention n'est pas limitée au mode de réalisation ci-dessus décrit mais en embrasse toutes les variantes notamment la suivante - il n'est pas exclu que l'on puisse concevoir la réalisation du dispositif en n'utilisant qu'une seule voie dans les liaisons séries même en employant un grain comportant une partie utile du message encadrée entre le premier mot et le dernier mot. Il suffirait pour cela de prévoir un codage et une logique appropriés afin de différencier les différents mots du grain.
- On a décrit ci-avant des tests successifs sur les valeurs des bits ECHi, MOTi, FINi ; on pourrait concevoir de tester globalement la zone RETi pour déterminer simultanément les valeurs respectives des bits la composant.
- Il est également possible d'utiliser des démultiplexeurs, comme moyens de commutation entre les entrées et les sorties du dispositif, à la place des multiplexeurs. Un tel mode de réalisation est illustré schématiquement sur la figure 11.
Sur cette figure, les seuls éléments modifiés par rapport à la figure 1, sont les démultiplexeurs. En conséquence les éléments inchangés conservent les mêmes références que celles qu'ils avaient sur la figure 1. On ne décrira ci-après que les différences entre ces deux figures.
Chaque entrée de données EDi de l'interface d'entrée est reliée à la borne d'entrée d'un démultiplexeur DMUXi. Ce dernier possède un nombre de sorties égal au nombre de postes utilisateurs branchés sur le dispositif d'interconnexion. Ce nombre de sorties est par conséquent ici égal à 4. Chaque sortie -de données SDi de l'interface de sortie est reliée à l'une des quatre bornes de sortie des quatre démultiplexeurs-DMUXi. On remarquera ici qu'un poste utilisateur peut donc être également rebouclé sur lui-même.
-I1 convient alors dans ce cas de prévoir une logique appropriée pour maintenir à 11 état bas les voies de sortie de données SD1 en l'absence de connexion, cette logique devant être inhibée lors d ! une connexion.
Bien entendu, certains des moyens décrits ci-dessus peuvent être omis dans les variantes où ils ne servent pas.

Claims (24)

Revendications
1. Dispositif d'interconnexion du type comportant une interfa- ce d'entrée, reliée à N postes utilisateurs, une interface de sortie, reliée aux mêmes N postes utilisateurs, ainsi que des moyens de traitement aptes à relier ensemble au moins deux postes utilisateurs, caractérisé en ce que l'interface *'en- trée comporte N entrées (EDi,ECi) respectivement reliées aux
N postes utilisateurs par N liaisons séries (LSEi), en ce que l'interface de sortie comporte N sorties (SDi,SCi) respectivement reliées aux N postes utilisateurs par N liaisons séries (LSSi), et en ce que les moyens de traitement comportent - des moyens de commutation (MUXi) susceptibles chacun de relier l'une quelconque des N entrées de l'interface d'entrée avec l'une quelconque des N sorties de l'interface de sortie, - une mémoire d'état (ME) représentant l'état courant d'activité des moyens de commutation, - des moyens de réception (MR) connectés à l'interface d'entrée, et propres à recevoir de la part d'un poste utilisateur une information (Mli) représentative d'une demande de connexion vers un poste utilisateur, et - des moyens de commande (MC), propres à réagir à la réception d'une telle demande de connexion en interrogeant ladite mémoire d'état pour déterminer si l'un des deux postes utilisateurs concernés est déjà actif pour une autre connexion, et, sinon, en positionnant en conséquence les moyens de commutation, tout en envoyant une information de liaison établie (ACKi) au poste utilisateur demandeur.
2. Dispositif selon la revendication 1, caractérisé en ce que les moyens de commutation comprennent N multiplexeurs (MUXi) susceptibles de relier l'une quelconque des N entrées de l'interface d'entrée avec une sortie respective (SDi) de l'interface de sortie.
3. Dispositif selon la revendication 1, caractérisé en ce que les moyens de commutation, comprennent N démultiplexeurs (DMUXi) susceptibles de relier une entrée respective de l'interface avec l'une quelconque des N sorties de l'interface de sortie.
4. Dispositif selon l'une des revendications 1 à 3, caractérisé en ce qu'un poste utilisateur demandeur d'une connexion vers un poste utilisateur demandé est apte à communiquer à l'interface d'entrée un message (GRi) comportant une partie utile (MDi) destinée au poste utilisateur demandé, et précédée de ladite information de connexion vers le poste utilisateur demandé.
5. Dispositif selon la revendication 4, caractérisé en ce que ladite partie utile du message est communiquée après l'envoi par les moyens de commande de ladite information de liaison établie (ACKi).
6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que ladite information de demande de connexion comprend une identification du poste utilisateur demandé, en ce que les moyens de réception comportent des moyens de stockage (REi) aptes à stocker ladite identification, et des moyens de contrôle de la validité du stockage de cette identification (COMi,LDFi,LCMEi).
7. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la mémoire d'état contient N premières indications (MOTli), respectivement associées aux N postes utilisateurs, chaque première indication ayant un premier type (MOTli = 1) en présence d'une demande de connexion de la part du poste utilisateur correspondant, et un deuxième type sinon (MOTli = 0), en ce que cette mémoire d'état contient également N deuxièmes indications (ECHi), respectivement associées à l'état d'activité des postes utilisateurs, chaque deuxième indication ayant un premier type (ECHi = 1) lorsque le poste utilisateur correspondant est actif pour une connexion, et un deuxième type sinon (ECHi = 0), et en ce que les moyens de commande réagissent à la présence d'une première indication d'un premier type pour un poste utilisateur demandeur en testant le type des deux deuxièmes indications respectivement associées au poste utilisateur demandeur et au poste utilisateur demandé.
8. Dispositif selon les revendications 6 et 7 prises en combinaison, caractérisé en ce que les moyens de réception sont reliés à la mémoire d'état et commutent la première indication en son premier type en cas de stockage valide de l'identification du poste utilisateur demandé.
9. Dispositif selon l'une des revendications 7 et 8, caractérisé en ce que, lors dudit test, en présence de deuxièmes indications de deuxième type pour les postes utilisateurs demandeur et demandé, les moyens de commande positionnent en conséquence les moyens de commutation, et commutent lesdites deux deuxièmes indications en leur premier type.
10. Dispositif selon l'une des revendications 4 à 9, caractérisé en ce que le message comporte en outre, une information (MFi), destinée à définir la fin de communication de la partie utile dudit message.
11. Dispositif selon la revendication 10, caractérisé en ce que les moyens de commande sont propres à réagir à une fin de communication en désactivant les moyens de commutation tout en envoyant une information de liaison interrompue au poste utilisateur demandeur.
12. Dispositif selon la revendication 11, caractérisé en ce que les moyens de réception sont aptes à délivrer un signal de commande à la mémoire d'état en fin de communication de la partie utile du message, en ce que la mémoire d'état contient N troisièmes indications (FINi), respectivement associées aux N postes utilisateurs, et susceptibles d'avoir deux types différents, le signal de commande commutant en leur premier type (FINi = 1) la troisième indication associée au poste utilisateur demandeur, et en ce que les moyens de commande réagissent à la présence de cette troisième indication du premier type en désactivant les moyens de commutation et en commutant cette troisième indication en son deuxième type (FINi = 0).
13. Dispositif selon la revendication 12, caractérisé en ce que le signal de commande commute également en son deuxième type (MOTi = 0), la première indication de la mémoire d'état associée au poste utilisateur demandeur.
14. Dispositif selon les revendications 7 et 12 prises en combinaison, caractérisé en ce que la mémoire d'état est subdivisée en N zones (RETi) respectivement associées aux N postes utilisateurs, chacune de ces zones étant subdivisée en trois sous-zones (MOTi,ECHi,FINi) propres à contenir respectivement trois mots de 1 bit représentatif desdites trois indications, et en ce que les moyens de commande explorent successivement et cycliquement les N zones de la mémoire d'-état.
15. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le message comprend une succession de mots, le premier d'entre eux (Mli) comportant ladite information de demande de connexion.
16. Dispositif selon les revendications 6 et 15 prises en combinaison, caractérisé en ce que les moyens de stockage comprennent N registres à décalage associés aux N postes utilisateurs, chaque registre à décalage étant apte à stocker l'identification du poste utilisateur demandé, et -en ce que les moyens de contrôle comportent N compteurs associés aux N registres à décalage, aptes à détecter l'arrivée des premiers mots respectifs et à compter le nombre de bits stockés dans le registre à décalage correspondant, aux fins de valider le stockage de ladite identification.
17. Dispositif selon l'une des revendications 15 et 16 prise en combinaison avec la revendication 10, caractérisé en ce que la partie utile du message consiste en une pluralité de mots de données, le premier mot de donnée étant le deuxième mot du message, et en ce que l'information destinée à définir la fin de communication de ladite partie utile est contenue dans le dernier mot du message suivant le dernier mot de donnée.
18. Dispositif selon les revendications 12, 16 et 17 prises en combinaison, caractérisé en ce que dernier mot du message contient l'identification du poste utilisateur demandé, cette identification étant stockée dans le même registre à décalage que celui utilisé lors de la demande de connexion, et en ce que les moyens de contrôle délivrent ledit signal de commande en fin de stockage de ladite identification dans le registre à décalage.
19. Dispositif selon l'une des revendications 15 et 16 prise en combinaison avec la revendication 10, caractérisé en ce que la partie utile du message consiste en une pluralité de mots de données, le premier mot de donnée étant le troisième mot du message, et en ce que l'information destinée à définir la fin de communication de la partie utile est contenue dans le deuxième mot du message (M2i-v).
20. Dispositif selon la revendication 19, caractérisé en ce que l'information destinée à-définir la fin de communication du message contient le nombre de mots de données de la partie utile, en ce que les moyens de contrôle comportent N compteurs supplémentaires (COM'i-v) associés aux N postes utilisateurs, aptes à comptabiliser le nombre d'acquittements envoyés par le poste utilisateur demandé vers le poste utilisateur demandeur lors de la communication de la partie utile du message, la comparaison entre ce nombre d'acquittements envoyés et le nombre de mots de données de la partie utile permettant de définir la fin de la communication.
21. Dispositif selon l'une des revendications précédentes, caractérisé en ce que chaque liaison série d'entrée et de sortie comporte deux voies distinctes.
22. Dispositif selon les revendications 4, 10 et 21 prises en combinaison, caractérisé en ce que l'information de demande de connexion et l'information destinée à définir la fin de communication de la partie utile du message sont communiquées sur l'une des voies tandis que la partie utile du message est communiquée sur 11 autre voie.
23. Dispositif selon l'une des revendications 1 à 20, caractérisé en ce que chaque liaison série d'entrée et de sortie comporte une voie unique.
24. Dispositif selon l'une des revendications précédentes, caractérisé en ce que les postes utilisateurs sont des processeurs du type de ceux comportant deux ports séries.
FR8908713A 1989-06-29 1989-06-29 Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series Pending FR2649223A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8908713A FR2649223A1 (fr) 1989-06-29 1989-06-29 Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8908713A FR2649223A1 (fr) 1989-06-29 1989-06-29 Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series

Publications (1)

Publication Number Publication Date
FR2649223A1 true FR2649223A1 (fr) 1991-01-04

Family

ID=9383275

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8908713A Pending FR2649223A1 (fr) 1989-06-29 1989-06-29 Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series

Country Status (1)

Country Link
FR (1) FR2649223A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392222A (en) * 1980-01-28 1983-07-05 Kokusai Denshin Denwa Co., Ltd. Combined circuit and packet switched system
EP0104801A2 (fr) * 1982-09-02 1984-04-04 Unisys Corporation Commutateur d'arbitrage à quatre voies, pour module à cinq portes, utilisé comme noeud dans un réseau, indépendant de la vitesse asynchrone, de processeurs concurrents
GB2168222A (en) * 1984-11-27 1986-06-11 Kokusai Denshin Denwa Co Ltd Data packet switching system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392222A (en) * 1980-01-28 1983-07-05 Kokusai Denshin Denwa Co., Ltd. Combined circuit and packet switched system
EP0104801A2 (fr) * 1982-09-02 1984-04-04 Unisys Corporation Commutateur d'arbitrage à quatre voies, pour module à cinq portes, utilisé comme noeud dans un réseau, indépendant de la vitesse asynchrone, de processeurs concurrents
GB2168222A (en) * 1984-11-27 1986-06-11 Kokusai Denshin Denwa Co Ltd Data packet switching system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 30, no. 9, février 1988, pages 311-312, New York, US; "Interchange switch for high-speed packets" *
THE TRANSACTIONS OF THE IECE OF JAPAN, SECT. E, vol. E-68, no. 2, février 1985, pages 59-64, Tokyo, JP; AKIYAMA et al.: "Mesh type distributed packet switching systems" *

Similar Documents

Publication Publication Date Title
EP0003493B2 (fr) Système de transmission de données entre des stations connectées en boucle
FR2500187A1 (fr) Unite centrale de traitement de donnees
EP1324175B1 (fr) Module de securisation de donnees par chiffrement/dechiffrement et/ou signature/verification de signature
CA1257006A (fr) Procede et dispositif pour la transmission de messages entre differentes stations, a travers un reseau local a diffusion
EP1531589B1 (fr) Système et procédé de transmission d'une séquence de messages dans un réseau d'interconnexions
EP0646875A1 (fr) Procédé et système d'interconnexion pour la gestion de messages dans un réseau de processeurs à structure parallèle
EP2751959B1 (fr) Procédé d'échange de données entre noeuds d'une grappe de serveurs et grappe de serveurs mettant en oeuvre ce procédé
FR2815801A1 (fr) Protocole de transmission d'une pluralite de flux logiques d'echange multiple de couples de commande/reponse sur un canal physique unique d'echange entre maitre et esclave et systeme de suivi et de controle d'execution d'appliquettes
FR2749726A1 (fr) Dispositif de communication entre une pluralite de modules fonctionnels installes dans une unite locale et un bus externe de type ethernet
FR2649223A1 (fr) Dispositif d'interconnexion entre une pluralite de postes utilisateurs, notamment des processeurs equipes de ports series
EP0512881B1 (fr) Procédé et dispositif de sélection d'informations utilisables par une unité locale reliée à un système de transmission numérique
EP0011540B1 (fr) Dispositif d'interface entrée-sortie entre un commutateur de données et une pluralité de voies de transmission
FR3001310A1 (fr) Interface de reseau sur puce dotee d'un systeme adaptatif de declenchement d'envoi de donnees
FR2681205A1 (fr) Procede et dispositif de multiplexage.
EP0106714B1 (fr) Structure de point d'accès à un réseau de diffusion de connées par paquets
FR2704337A1 (fr) Dispositif logique de gestion centralisée.
EP0512882A1 (fr) Procédé et dispositif de détection et de contrôle du gabarit de messages numériques transmis à un dispositif de réception
EP0637417B1 (fr) Installation de transmission de donnees, du type reseau radio, et procede correspondant
EP1556766B1 (fr) Surveillance d'un programme de microprocesseur par envoi de messages reperables dans le temps
WO1996007259A1 (fr) Reseau local industriel ou domestique
EP2372959B1 (fr) Procédé et réseau de transmission de paquets de données entre au moins deux dispositifs électroniques.
EP0471633A1 (fr) Réseau de communication à anneau d'écriture et anneau de lecture et procédé d'accès et de reconfiguration d'un tel réseau
FR2827995A1 (fr) Procede et dispositif de gestion de memoire
EP0017585A1 (fr) Procédé et système d'exploitation d'une mémoire adressable permettant d'associer à volonté des extensions aux données contenues dans la mémoire
FR2820917A1 (fr) Procede et appareil de commutation permettant un routage de paquets non-bloquant "au niveau chemin", suite a des evenements de connexion/deconnexion de liens