FR2647983A1

FR2647983A1 - Analog frequency divider, and process for dividing a frequency

Info

Publication number: FR2647983A1
Application number: FR8907308A
Authority: FR
Inventors: Marc Camiade; Pierre Savary; Juan Obregon
Original assignee: Thomson Hybrides et Microondes
Current assignee: Thomson Hybrides et Microondes
Priority date: 1989-06-02
Filing date: 1989-06-02
Publication date: 1990-12-07

Abstract

The invention relates to the field of frequency division, more especially at high frequencies. The frequency divider according to the invention is built around an oscillator 6 with a transistor 10 mounted as a generator of harmonic omega 0/n of the input frequency omega 0. The transistor 10 is stable, biased to a voltage vgso below the threshold voltage vgthreshold of oscillation in the absence of input signal omega 0. When the latter is superimposed on the bias voltage vgso, it triggers and synchronises oscillation at the divided frequency omega 0/n. Application to information processing.

Description

DIVISEUR ANALOGIQUE DE FREQUENCE, ET PROCEDE
DE DIVISION D'UNE FREQUENCE
La présente invention concerne un diviseur de fréquence analogique, et plus particuliérement le procédé de polarisation d'un transistor fonctionnant en oscillateur potentlellement instable. Cet oscillateur, synchronisé par la fréquence d'entrée à diviser doit etre stable - c'est-8-dire bloqué - quand il n y a pas de signal d'entrée, et doit osciller à la fréquence de sortie quand il y a un signal d'entrée.ANALOG FREQUENCY DIVIDER, AND METHOD
OF DIVISION OF FREQUENCY
The present invention relates to an analog frequency divider, and more particularly to the method of biasing a transistor operating as a potentially unstable oscillator. This oscillator, synchronized by the input frequency to be divided, must be stable - that is, stalled - when there is no input signal, and must oscillate at the output frequency when there is a signal. 'Entrance.

Dans l'état actuel de la technique, les diviseurs de fréquence numériques sont limités A une fréquence maximale de fonctionnement inférieure ou égale A 10 GHz. Au contraire, le diviseur de fréquence analogique selon l'invention peut atteindre des fréquences trés élevées, bien qu'il puisse également travailler A des fréquences basses. Son organisation lui permet de fonctionner Jusqu'A la fréquence limite d'oscillation du transistor. Pour les transistors à effet de champ monogrille en arséniure de gallium actuellement disponibles et commercialisés, cette limlte se situe au delà de 40 GHz, dans une fourchette de 60 à 80 0Hz : cecl signifie que le diviseur de fréquence selon l'invention peut diviser une fréquence d'entrée en bande millimétrique, vers 94 GHz. In the current state of the art, digital frequency dividers are limited to a maximum operating frequency of less than or equal to 10 GHz. On the contrary, the analog frequency divider according to the invention can reach very high frequencies, although it can also work at low frequencies. Its organization allows it to operate up to the limit frequency of oscillation of the transistor. For gallium arsenide monogrid field effect transistors currently available and commercially available, this range is above 40 GHz, in the range of 60 to 80 0 Hz: this means that the frequency divider according to the invention can divide a input frequency in millimetric band, around 94 GHz.

Selon l'invention, le circuit proposé est un générateur de sous-harmoniques controlé et synchronisé par le signal d'entrée à fréquence X O, qu'il faut diviser. Ce générateur comprend essentiellement un transistor monté en impédance non-linéaire. According to the invention, the proposed circuit is a subharmonic generator controlled and synchronized by the frequency input signal X O, which must be divided. This generator essentially comprises a transistor mounted in non-linear impedance.

Cet oscillateur est - stable lorsqu'aucun courant n'est Injecté, ou que le signal d'entrée est å une tension inférieure à la tension de seuil pour laquelle l'oscillateur est débloqué - instable, donc en oscillation, lorsque le signal appliqué sur le transistor est supérieur R la tension de seuil. L'impédance non-linéaire est calculée pour fournir des sous-harmoniques de la fréquence d'entrée.This oscillator is stable when no current is injected, or the input signal is at a voltage lower than the threshold voltage at which the oscillator is unstable - thus unstable, ie when the signal applied to the oscillator is unstable. the transistor is greater than the threshold voltage. The non-linear impedance is calculated to provide sub-harmonics of the input frequency.

Pour régler cet oscillateur, le transistor est polarisé sur son électrode de commande à une tension V gso Inférieure A la tension de seuil V pour laquelle il oscille. Lorsque le signal
gs d'entrée est superposé å cette tension . de polarisation, l'oscillation est déclenchée et synchronisée par le signal d'entrée.To set this oscillator, the transistor is biased on its control electrode to a voltage V gso less than the threshold voltage V for which it oscillates. When the signal
This input voltage is superimposed on this voltage. polarization, the oscillation is triggered and synchronized by the input signal.

Un litre en contre-réaction permet de sélectionner une sous-harmonique correspondant au rang de division requis. One liter of feedback makes it possible to select a subharmonic corresponding to the required division rank.

De façon plus précise, I'invention concerne un diviseur analogique de fréquence, caractérisé en ce qu'il comporte un oscillateur 9 transistor à l'entrée duquel est appliquée la fréquence à diviser, cet oscillateur, monté en générateur de sous-harmoniques de la fréquence d'entrée, étant déclenché en oscillation et synchronisé par le signal d'entrée superposé à une tension de polarisation de la grille du transistor. More specifically, the invention relates to an analog frequency divider, characterized in that it comprises a transistor oscillator 9 at the input of which is applied the frequency to be divided, this oscillator, mounted as a subharmonic generator of the input frequency, being triggered in oscillation and synchronized by the input signal superimposed on a bias voltage of the gate of the transistor.

L'invention sera mieux comprise par la description plus détaillée d'un exemple de réalisation, qui s'appuie sur les figures jointes en annexe, qui représentent - figure 1 : schéma de prlncipe du diviseur de fréquence selon l'invention, dans le cas général, - figure 2 : application du schéma de la figure précédente A un transistor, - figure 3 montage d'un transistor en oscillateur, selon le schéma du diviseur de fréquence de la figure 1, assurant le contrôle de la stabilité, - figures 4 et 5 diagrammes des tensions appliquées à la grille du transistor, par rapport au signal d'entrée, - figure 6 : schéma électrique d'un diviseur de fréquence selon l'invention. The invention will be better understood from the more detailed description of an exemplary embodiment, which is based on the appended figures, which represent: FIG. 1: a diagram of the principle of the frequency divider according to the invention, in the case general, - figure 2: application of the diagram of the previous figure to a transistor, - figure 3 assembly of an oscillator transistor, according to the diagram of the frequency divider of figure 1, ensuring the control of the stability, - figures 4 and 5 diagrams of the voltages applied to the gate of the transistor, with respect to the input signal, - FIG. 6: electrical diagram of a frequency divider according to the invention.

Le diviseur de fréquence selon l'invention concerne une large gamme de fréquences, exprimées en MHz ou en 0Hz toutefois, il est blen connu que c'est dans le domaine des hyperfréquences que la division est la plus déllcate, c'est pourquoi l'invention sera exposée en s'appuyant sur l'exemple d'un diviseur hyperfréquence, utilisant un transistor à effet de champ sur arséniure de gallium. Ceci ne limite nullement son application à des diviseurs basse fréquence utilisant des transistors en silicium. The frequency divider according to the invention relates to a wide range of frequencies, expressed in MHz or in 0Hz however, it is well known that it is in the microwave domain that the division is the most loose, which is why the The invention will be explained using the example of a microwave divider using a GaAs transistor. This in no way limits its application to low frequency dividers using silicon transistors.

La figure 1 donne le schéma de principe d'un diviseur de fréquence selon l'invention. La fréquence à diviser est fournie par une source 1, générateur de tension ou de courant, de pulsation wO, , extérieure au circuit du diviseur. Ce générateur débite dans une impédance non linéaire Znl repérée en 2, capable de fournlr des sous-harmoniques de X
Un filtre passe-bande 3, centré sur 1A fréquence empêche les interférences de l'impédance non-linéaire 2 vers la source 1.FIG. 1 gives the block diagram of a frequency divider according to the invention. The frequency to be divided is provided by a source 1, voltage or current generator, of pulsation w0, external to the divider circuit. This generator delivers in a non-linear impedance Znl identified in 2, capable of providing sub-harmonics of X
A bandpass filter 3 centered on 1A frequency prevents interference of non-linear impedance 2 to source 1.

Un second filtre passe-bande 4 sélectionne en sortie la sous-harmonique recherchée, qui est utilisée dans l'impédance de charge ZL repérée en 5. A second bandpass filter 4 selects at output the desired subharmonic, which is used in the load impedance ZL indicated at 5.

L'impédance Z ni doit remplir les conditions suivantes - lorsqu'un courant à fréquence wo est injecté à travers le filtre 3, elle doit fournlr une pulssance à la fréquence # O/n correspondant au rang de division souhaite. The impedance Z ni must fulfill the following conditions - when a current at frequency wo is injected through the filter 3, it must provide a pulse at the frequency # O / n corresponding to the desired division rank.

Znî est donc å résistance négatlve à #o/n
o - lorsqu'aucun courant n'est injecté, l'impédance Zn1 ne doit délivrer aucune puissance, et aucune fréquence.
Znî is therefore å negatlve resistance to # o / n
o - when no current is injected, the impedance Zn1 must not deliver any power, and no frequency.

Un diviseur de fréquence constrult selon ce schéma n'est autre qu'un oscillateur dont l'oscillation à w O/n est déclenchée et synchronisée par le signal d'entrée A sO. Cette synchronisation se fait par la "n"ième harmonique du signal généré par l'impédance à résistance négative. La bande de fonctionnement du diviseur est donc d'autant plus grande que le rang de division est plus bas elle est maximale dans le cas d'un diviseur par 2. A frequency divider constrult according to this scheme is none other than an oscillator whose oscillation w O / n is triggered and synchronized by the input signal s sO. This synchronization is done by the "nth harmonic of the signal generated by the negative resistance impedance. The band of operation of the divisor is therefore greater as the rank of division is lower, it is maximum in the case of a divider by 2.

I1 est classique d'utiliser un transistor pour réaliser un oscillateur, et notamment un transistor à effet de champ. La figure 2 représente l'application du cas général de la figure 1 a l'utilisation à un transistor. Le diagramme de bloc 6 représente le circuit quadripôle contenant le transistor, ainsi que ses composants d'environnement : selfs, . capacités. . etc. It is conventional to use a transistor to produce an oscillator, and in particular a field effect transistor. Figure 2 shows the application of the general case of Figure 1 to the use of a transistor. Block diagram 6 represents the quadrupole circuit containing the transistor, as well as its environment components: chokes,. capabilities. . etc.

Une contre-réaction centrée sur s O/n, représentée en 7, réinjecte sur l'électrode de commande du transistor une partie du signal de sortie à co Otn. La difficulté consiste A maitriser les conditions d'oscillation en fonction du niveau du signal d'entrée à #
Ceci est obtenu en polarisant la grille. du transistor - si c'est un transistor à effet de champ - au moyen d'une tension v qui sera précisée ultérieurement, conformément à la figure
gso 3.A feedback centered on s O / n, represented at 7, reinjects on the control electrode of the transistor a portion of the output signal co Otn. The difficulty is to master the oscillation conditions according to the level of the input signal at #
This is achieved by polarizing the grid. of the transistor - if it is a field effect transistor - by means of a voltage v which will be specified later, according to the figure
gso 3.

Le circuit 6 est un oscillateur à transistor à effet de champ, monogrille, oscillant à la fréquence w O/n. The circuit 6 is a field-effect transistor oscillator, monogrid, oscillating at the frequency w O / n.

L'utilisation d'un transistor monogrille est préférable à celle d'un transistor bigrille, comme cela est connu, car les translstors monogrilles sont plus stables et plus fiables en réalisation industrlelle.The use of a monogrid transistor is preferable to that of a bigrille transistor, as is known, since monogrid translstors are more stable and more reliable in industrial production.

On cherche la tension de polarisation de grille v gseuil du transistor qui correspond à la limlte de déclenchement de l'oscillation lorsqu'aucun signal n'est injecté, par la source 1, à l'entrée de l'osclllateur 6. We are looking for the gate bias voltage v resistor of the transistor which corresponds to the trigger limb of the oscillation when no signal is injected, by the source 1, at the input of the osclllateur 6.

On polarise alors la grille du transistor à une tension v gso inférieure à la tension précédente v U,ce qui assure la stabilité de l'oscillateur sans puissance injectée. The gate of the transistor is then biased to a voltage v gso less than the previous voltage v U, which ensures the stability of the oscillator without power injected.

Lorsqu'on injecte un signal A fréquence S o, il y a superposition A v d'une tension v.cos w t (v étant la
gso o tension générée par le générateur 1) qui débloque le transistor des que v + vcos # t| < | | v
Dans cette inégalité, le signe < correspond au fait que pour un transistor à effet de champ les tensions sont négatives.
When a signal S o is injected, there is a superposition A v of a voltage v.cos wt (v being the
gso o voltage generated by the generator 1) which unlocks the transistor that v + vcos # t | <| | v
In this inequality, the sign <corresponds to the fact that for a field effect transistor the voltages are negative.

Le circuit de contre-réaction à w O/n (7 en figure 2) synchronise l'oscillateur au rang harmonique d'ordre "n". The counter-reaction circuit at w O / n (7 in FIG. 2) synchronizes the oscillator to the order harmonic rank "n".

Le fonctionnement de cet oscillateur est schématisé en figure 4, qui représente une période du signal émis par le générateur 1 à la fréquence W
Le temps est porté en abscisses, et la tension v
gs appliquée entre source et grille du transistor est portée en ordonnées. Ces tensions sont négatives si c'est un transistor à effet de champ : tant que la tension fournie par le générateur 1 est inférieure 'a à v gseuil l'oscillateur est bloqué. Celui-ci se débloque dans la région hachurée 8, lorsque la tension appliquée sur sa grille est supérieure 'a à seuil si v + vcos t > Vgseuil le circuit oscille à w
gso o si v + vcos w0t < gseuil' le circuit est stable.The operation of this oscillator is shown diagrammatically in FIG. 4, which represents a period of the signal emitted by the generator 1 at the frequency W
The time is plotted on the abscissa, and the voltage v
gs applied between source and gate of the transistor is plotted on the ordinate. These voltages are negative if it is a field effect transistor: as long as the voltage supplied by the generator 1 is lower than the voltage the oscillator is blocked. This is released in the hatched region 8, when the voltage applied to its gate is greater than the threshold if v + vcos t> Vgseuil the circuit oscillates to w
gso o if v + vcos w0t <gseuil 'the circuit is stable.

gso
Le circuit oscille dans un intervalle -#,+#(# < #/2),
# étant défini par vcos (3 =
La valeur de la tension, en dehors de cet intervalle, n'a, au premier ordre, pas d'effet sur le comportement du circuit.gso
The circuit oscillates in an interval - #, + # (# <# / 2),
# being defined by vcos (3 =
The value of the voltage outside this range has, in the first order, no effect on the behavior of the circuit.

Celui-ci se comporterait de la même façon si on lul Injectait un signal donnant une tension v de la forme représentée en figure
gs 5, qui n'est autre que la figure 4 coupée au niveau de
On peut la développer sous forme v (t) = v o + f cosw0t + f
gs (t) = 2 cos2 j4. ..) dans laquelle fO, f1, f2 sont les coefficients de Fourrier On retrouve ainsi les conditions de fonctionnement en diviseur de fréquence - f v donne la valeur de la tension de décalage continue
o # v gseuil permettant le déclenchement de l'oscillateur, - flv 3 , f2v# . . permettent de synchroniser cette oscillation sur l'harmonique n, 2n..This one would behave in the same way if one injected a signal giving a tension v of the form represented in figure
gs 5, which is none other than Figure 4 cut at the level of
It can be developed as v (t) = vo + f cosw0t + f
gs (t) = 2 cos2 j4. ..) in which fO, f1, f2 are the Fourier coefficients Thus we find the operating conditions in frequency divider - fv gives the value of the DC offset voltage
o # v gseuil for triggering the oscillator, - flv 3, f2v #. . allow to synchronize this oscillation on the harmonic n, 2n ..

- et lorsque v = o, v e = o, l'oscillateur est stable.and when v = o, v e = 0, the oscillator is stable.

La figure 6 donne le schéma électrique d'un diviseur de fréquence par 2 selon l'invention. FIG. 6 gives the electrical diagram of a frequency divider by 2 according to the invention.

La fréquence w A diviser est appliquée su la borne 9 à
o l'entrée du circuit bati autour d'un transistor 10 A effet de champ monogrille. Le circuit sell-capacité en parallèle 11 + 12 est un circuit d'adaptation à la fréquence oo, et le circuit self-capacité en série 13 + 14 est calculé pour former court-circuit à X o/2
L'ensemble de ces deux circuits - entouré d'un pointillé forme le filtre passe-bande 3 des figures 1 à 3.The frequency w A divide is applied on terminal 9 to
the input of the circuit built around a transistor A monogrid field effect. The circuit sell-capacitance in parallel 11 + 12 is a frequency matching circuit oo, and the self-capacitance circuit in series 13 + 14 is calculated to form a short circuit at X o / 2
The set of these two circuits - surrounded by a dotted line forms the bandpass filter 3 of FIGS. 1 to 3.

La grille du transistor 10 est polarisée, à partir de la borne 15, par une tension vg90, filtrée à travers un filtre LC 16, appliquée en amont d'une self 17 sur la grille. The gate of transistor 10 is biased, from terminal 15, by a voltage vg90, filtered through an LC filter 16, applied upstream of a choke 17 on the gate.

Sur le drain du transistor le circuit self-capacité en série 18+19 est calculé pour former court-circuit à w c'est le filtre passe-bande 4 des figures 1 à 3. On the drain of the transistor the self-capacitance circuit in series 18 + 19 is calculated to form a short-circuit at w is the band-pass filter 4 of FIGS. 1 to 3.

Sur la source du transistor, le circuit self-capacité en parallèle 20 + 21 constitue le circuit de contre-réaction à
wo/2, repéré en 7 sur la figure 2. C'est lui qui, par l'intermédiaire de le masse, ré Injecte une fréquence à w o/2 sur la grille du transistor.On the source of the transistor, the self-capacitance circuit in parallel 20 + 21 constitutes the feedback circuit of the transistor.
wo / 2, marked at 7 in Figure 2. It is he who, through the mass, ré injected a frequency to wo / 2 on the gate of the transistor.

Le filtre passe-bande 4 est mis à la masse soit à travers le circuit de contre-réaction 7, soit directement. The bandpass filter 4 is grounded either through the feedback circuit 7 or directly.

Le transistor 10 est alimenté sur son drain par une tension Vdso appliquée sur la borne 22 et filtrée selon l'art connu par un filtre 23 et une self 24. The transistor 10 is supplied on its drain by a voltage Vdso applied to the terminal 22 and filtered according to the known art by a filter 23 and a self-choke 24.

Après découplage conventionnel par des capacités, la fréquence divisée # o/2 est recueille sur la borne de sortie 25. After conventional decoupling by capacitors, the divided frequency # o / 2 is collected on the output terminal 25.

La division par 2 est intéressante car elle correspond à la première harmonique et donne la plus grande bande de fonctionnement du diviseur. Toutefois, il est évident pour l'homme du métler que sl la division doit être d'ordre n, les circuits sont calculés pour former contre-réactlon et court-circult A vO/n. Division by 2 is interesting because it corresponds to the first harmonic and gives the largest operating band of the divisor. However, it is obvious to the man of the metler that the division must be of order n, the circuits are calculated to form counter-reaction and short-circuit A vO / n.

De même, le remplacement d'un transistor à effet de champ par un transistor bipolaire, et des tensions négatives par des tensions positives, entre dans le cadre de l'invention. Similarly, the replacement of a field effect transistor by a bipolar transistor, and negative voltages by positive voltages, is within the scope of the invention.

Le diviseur de fréquence de la figure 6 a donné les résultats expérimentaux suivants - fréquence centrale : = 10 GHz - puissance d'entrée à #o: N 10 dBm = 10 mW - puissance de sortie à w o/2 N 13 dBm= 20 mW - bande de synchronisation: # 25 % autour de 10 GHz. The frequency divider of Figure 6 gave the following experimental results - center frequency: = 10 GHz - input power at # 0: N 10 dBm = 10 mW - output power at wo / 2 N 13 dBm = 20 mW - sync band: # 25% around 10 GHz.

Ce diviseur de fréquence est utilisé dans les systèmes de traitement d'informations analogiques. This frequency divider is used in analog information processing systems.

Claims

1 - Frequency analog divider, characterized in that it comprises a transistor oscillator (6) to the input of which is applied the frequency (co O) to be divided, this oscillator (6), mounted as a generator sub-harmonics (w> o / n) of the input frequency, being triggered in oscillation and synchronized by the input signal (# o> superimposed on a bias voltage (v gso) of the gate of the transistor (10 ).

2 - analog divider according to claim 1, characterized in that the gate bias voltage (v gso) of the transistor (10) is smaller, in absolute value than the threshold voltage (v gseuil) for which the oscillator (6) ) oscillates in the absence of an input signal whose frequency (# o) is to be divided.

3 - analog divider according to claim 1, characterized in that it further comprises - an input filter (3) for frequency adaptation (wO) o> input (11 + 12), comprising a short -circuit (13 + 14) at the output frequency (# o / n), this filter being connected to the gate of the transistor (10) of the oscillator (6), - an output filter (4), comprising a short- circuit (18-19) at the input frequency (w> o), this filter being connected to the drain of the transistor (10) of the oscillator (6) - a feedback circuit (20 + 21), tuned to a harmonic (#o O / n) of the input frequency (#o), said circuit, connected to the source of the transistor (10), reinjecting said harmonic (w> (# o / n) on the Oscillator input, to oscillate, in synchronization with the input frequency.

gso a harmonic (# / n) of the frequency (w0) of the input signal.

gso - trigger the oscillation by injection of the input signal (co O), whose 1A voltage added to the bias voltage (vgSO) unblocks the oscillator and synchronizes it on

The oscillator being blocked for the bias voltage (v)

4 - A method of dividing a frequency (w> # 0) by means of a transistor oscillator (6) according to claim 1, characterized in that it comprises the following operations - in the absence of signal at the input of the divider, search for the bias voltage (v.sub.result) of the gate of the transistor (10) which constitutes the trigger limit of the oscillation, - polarization of said gate at a voltage (v gso) less than the threshold voltage (Vgseuil) previously determined,