FR2644952A1 - Modulateur-demodulateur de phase utilisant des portes " ou exclusif " - Google Patents

Modulateur-demodulateur de phase utilisant des portes " ou exclusif " Download PDF

Info

Publication number
FR2644952A1
FR2644952A1 FR8903662A FR8903662A FR2644952A1 FR 2644952 A1 FR2644952 A1 FR 2644952A1 FR 8903662 A FR8903662 A FR 8903662A FR 8903662 A FR8903662 A FR 8903662A FR 2644952 A1 FR2644952 A1 FR 2644952A1
Authority
FR
France
Prior art keywords
exclusive
logic level
phase
modulator
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8903662A
Other languages
English (en)
Other versions
FR2644952B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR8903662A priority Critical patent/FR2644952A1/fr
Publication of FR2644952A1 publication Critical patent/FR2644952A1/fr
Application granted granted Critical
Publication of FR2644952B1 publication Critical patent/FR2644952B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Modulateur-démodulateur destiné à être raccordé à un bus et à un microprocesseur pour réaliser une transmission de données numériques du type asynchrone synchronisé et utilisant une fréquence porteuse en forme de créneaux comportant, à l'émission, une première porte ou exclusif 3 dont la tension de sortie Ue est en phase ou en opposition de phase avec la porteuse Fo, suivant que la donnée à émettre est au niveau logique 0 ou au niveau logique 1 et, à la réception, une seconde porte ou exclusif 7 dont la tension de sortie Ur est au niveau logique 0 ou au niveau logique 1, suivant que le signal de données reçu est en phase ou en opposition de phase avec la porteuse.

Description

MODULATEUR-DEMODULATEUR DE PHASE UTILISANT DES PORTES "OU
EXCLUSIF".
L'invention a pour objet un modulateur-démodulateur destiné à la transmission de données sur bus, en particulier sur le réseau de distribution électrique.
On connait des modulateur s-démodulateurs à modulation de fréquence constitués par des circuits intégrés qui permettent la transmission d'information en utilisant les courants porteurs. Ces dispositifs sont relativement sensibles aux parasites, nombreux sur le réseau de distribution électrique.
L'invention se propose de réaliser sous la forme d'un circuit intégré simple un modulateur-démodulateur de phase.
La modulation de phase présente l'avantage de ne mettre en oeuvre qu'une seule fréquence et de permettre ainsi la réalisation de filtres très sélectifs.
Le modulateur-démodulatéur suivant l'invention, destiné à être raccordé à un bus et à un microprocesseur pour réaliser une transmission de données numériques du type asynchrone synchronisé et utilisant une fréquence porteuse en forme de créneaux, est caractérisé en ce qutil comporte, à l'émission, une première porte OU EXCLUSIF dont la tension de sortie est en phase ou en opposition de phase avec la porteuse, suivant que la donnée à émettre est au niveau logique 0 ou au niveau logique 1 et, à la reception, une seconde porte oU EXCLUSIF dont la tension de sortie est au niveau logique 0 ou au niveau logique 1, suivant que le signal ee données reçu est en phase ou en opposition de phase avec la porteuse.
Suivant un mode d'exécution préféré de l'invention, la fréquence porteuse est engendrée par un compteur qui est reis à zéro par un circuit logique, au début de la réception, à chaque front descendant du signal de réception.
D'autres particularités, ainsi que les avantages de l'invention, apparaîtront claireirent à la lumière de la description ci-après.
Au dessin annexé
La figure 1 représente schématiquement les Circuits
d'un modulateur-démodulateur conforme au mode d'exé
cution préféré de l'invention t et
La figure 2 illustre les formes d'ondes des signaux en
différents points du dispositif de la figure 1.
Le dispositif modulateur-déntodulateur représenté au dessin émet sur un bus 1, constitué par deux fils spécifiques ou, de préférence, par le réseau de distribution électrique, des données numériques fournies par un microprocesseur 2 sur un fil 20 et modulées par le dispositif et reçoit des données en provenance du bus, pour les transmettre après démodulation au microprocesseur par un fil 21.
A l'émission, les données sont modulées par une porte OU
EXCLUSIF 3, dont une première entrée est reliée au fil 20 et dont une seconde entrée est reliée à la sortie 40 d'un générateur de tension rectanculaire 4 piloté par un quartz.
Celui-ci, de préférence du type compteur, fournit sur sa sortie 40 une tension rectangulaire périodique de fréquence Fo égale, à titre d'exemple, à 150 kHz, soit une période de 6,6 crus.
A titre d'exemple, la vitesse de transmission sur le bus est par exemple 9 600 Bauds, ce qui donne un temps de transmission des données d'environ 104 as par bit, soit 833 sss par octet.
La sortie.du circuit 3 est reliée au bus par l'intermédiaire d'un étage d'entrée-sortie 5 positionné en émission ou en réception par un signal fourni par le microprocesseur sur une ligne 50.
Lorsque cet étage est positionné en émission il présente une impédance de sortie de quelques Ohms sur le bus.
Il résulte de la table de vérité de la fonction OU EXCLUSIF que pendant les intervalles de temps o; le bit de données est positionné à 0, la tension Ue est l'équivalent logique de Fo, tandis que lorsque le bit de données est positionné à 1, la tension Ue est l'équivalent logique de Fo (inversion de phase).
A la réception, l'étage entrée-sortie, qui présente alors une impédance d'entrée de quelques centaines d'Ohms, transmet les données du bus par l'intermédiaire d'un amplificateur 6, à une entrée d'une seconde porte OU EXCLUSIF 7 dont l'autre entrée est reliée à la sortie 40 du générateur 4.
La sortie du circuit 7 est reliée à la masse par l'intermé- diaire d'une résistance 71 en série avec un condensateur 72 et l'on recueille une tension Ur au point de jonction entre ces deux composants.
Il résulte des propriétés de la fonction OU EXCLUSIF que, à condition que la porteuse Fo et la tension reçue Fr soient synchronisées, la tension Ur est égale à 0 lorsque Fr est l'équivalent logique de Fo et égale à 1 lorsque Fr est l'équivalent logique de Fo. Autrement dit, la tension Fr reproduit les données émises sur le bus par un modulateur démodulateur identique appartenant à un autre terminal avec lequel le terminal considéré doit communiquer.
La tension Ur est comparée, dans un comparateur 8, à une tension Uo prélevée au point de jonction entre deux résistances 81 et 82 reliées en série entre une source de tension de référence (non figurée) et la sortie du comparateur 8 est reliée au microprocesseur par le fil 21.
Le signal Fr est, par ailleurs, appliqué à un circuit différenciateur 9 qui engendre une impulsion à chaque front descendant de Fr. Cette impulsion est appliquée à une entrée d'une porte ET 10 qui reçoit sur son autre entrée un signal en créneaux fabriqué par le générateur 4, ayant la fréquence
Fo/4 et synchronisé sur Fo. La sortie de la porte 10 est reliée à une première entrée d'une porte ET Il, dont une deuxième entrée est reliée à la porte du comparateur 8 et dont une troisième entrée reçoit un signal de synchronisation ou d'inhibition fourni par le microprocesseur.
La sortie de la porte 11 est reliée à une entrée 41 de réinitialisation du générateur 4 (entrée de remise à zéro s'il s'agit d'un compteur). Le générateur 4 possède une sortie 42 qui fournit au microprocesseur un signal en créneaux de fréquence Fo/128, synchronisé sur Fo.
Comme le quartz d'un deuxième modulateur-démodulateur identique dont proviennent les signaux reçus travaille à la même fréquence mais n'est pas synchronisé avec celui du terminal considéré, une synchronisation est évidemment nécessaire.
Lorsque l'étage 5 est positionné en réception, le microprocesseur envoie au circuit il un signal de synchronisation de niveau logique 1 pendant une durée de 2 8 zist par exemple (supérieure au temps de transmission d'un bit). La tension de référence Uo étant choisie à un niveau intermédiaire entre le niveau 0 et le niveau 1, si Ur est alors à 1 (c'est- à-dire, si Fr est équivalent à Fo), la deuxième entrée du circuit 11 est à 1 et, au premier front descendant de Fr, le compteur sera remis à zéro si bien que les deux signaux Fr et Fo se trouveront remis en phase.
Au bout d'un temps égal à la constante de temps RC du circuit 71-72, le signal Ur tombe alors à 0 et, dès que Ur devient inférieur à Uo, la remise à zéro du compteur est inhibée : la synchronisation est terminée.
Si, au moment oU commence la réception, Fr et Fo sont déjà en phase, Ur étant alors inférieure à Uo (puisque Ur = O), la remise au zéro du compteur ne s'effectue pas.
Dans le mode d'exécution décrit à titre d'exemple non limitatif, la remise à zéro du compteur par les fronts descendants de Fr n'est autorisée que pendant une période du signal Fo/4 appliquée à la porte 10, ce qui évite les remises à zéro intempestives.
Lorsque la synchronisation est effectuée et à condition quelle se maintienne pendant une période de la fréquence
Fo/128 fournie par le compteur (soit environ 853 gs, durée supérieure à celle de la transmission d'un octet), un signal présence de porteuse est délivré au microprocesseur qui, informé du fait qu'une transmission de données qui lui sont destinées va s'effectuer, inhibe alors la remise à zéro du compteur en envoyant un signal 0 sur la troisième entrée de la porte 11 : le dispositif est alors prêt à recevoir les données transmises.
Cette condition de durée de la période ae synchronisation évite de confondre la présence sur le bus de données non destinées au dispositif considéré et qui comporteraient un octet ne comportant que des bits à zéro avec la présence d'une porteuse à la fréquence Fo.
Le signal de synchronisation est délivré cycliquement par le microprocesseur pour donner l'autorisation de remise à zéro du compteur à l'apparition des bits wstart" de transmission de données. On obtient ainsi une resynchronisation cyclique du démodulateur avec Fr. Le circuit RC effectue un filtrage du signal reçu.
La tension Uo est voisine du niveau zéro, afin que la mise en phase de Fo et de Fr corresponde à un seuil d'amplitude aussi faible que possible.
On notera que le dispositif décrit et représenté est très facile à réaliser sous la forme d'un circuit intégré.

Claims (4)

Revendications
1. Modulateur-démodulateur destiné à être raccordé à un bus et à un microprocesseur pour réaliser une transmission de données numériques du type asynchrone synchronisé et utilisant une fréquence porteuse en forme de créneaux, caractérisé en ce qu'il comporte, à l'émission, une première porte OU EXCLUSIF (3) dont la tension de sortie (Ue) est en phase ou en opposition de phase avec la porteuse (Fo), suivant que la donnée à émettre est au niveau logique 0 ou au niveau logique 1 et, à la réception, une seconde porte OU
EXCLUSIF (7) dont la tension de sortie (Ur) est au niveau logique 0 ou au niveau logique 1, suivant que le signal de données reçu est en phase ou en opposition de phase avec la porteuse.
2. Modulateur-démodulateur suivant la revendication 1, caractérisé en ce que la fréquence porteuse est engendrée par un compteur (4) qui est remis à zéro (entrée 41) par un circuit logique (11), au aébut de la réception, à chaque front descendant du signal de réception.
3. Modulateur-démodulateur suivant la revendication 2, caractérisé en ce que la sortie de la deuxième porte OU
EXCLUSIF (7) est reliée à un circuit à constante de temps constitué d'une résistance (71) et d'un condensateur (72) dont le point de jonction attaque un comparateur (8) qui compare la tension (Ur) audit point de jonction à une tension de référence (Uo) comprise entre les niveaux logiques 0 et 1.
4. Modulateur-démodulateur suivant la revendication 3, caractérisé en ce que ledit circuit logique comprend une porte ET (11) dont une entrée est reliée à la sortie du comparateur (8) et dont une autre entrée est validée par les fronts descendants du signal de réception (Fr).
FR8903662A 1989-03-21 1989-03-21 Modulateur-demodulateur de phase utilisant des portes " ou exclusif " Granted FR2644952A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8903662A FR2644952A1 (fr) 1989-03-21 1989-03-21 Modulateur-demodulateur de phase utilisant des portes " ou exclusif "

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8903662A FR2644952A1 (fr) 1989-03-21 1989-03-21 Modulateur-demodulateur de phase utilisant des portes " ou exclusif "

Publications (2)

Publication Number Publication Date
FR2644952A1 true FR2644952A1 (fr) 1990-09-28
FR2644952B1 FR2644952B1 (fr) 1994-04-22

Family

ID=9379896

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8903662A Granted FR2644952A1 (fr) 1989-03-21 1989-03-21 Modulateur-demodulateur de phase utilisant des portes " ou exclusif "

Country Status (1)

Country Link
FR (1) FR2644952A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0548982A2 (fr) * 1991-12-27 1993-06-30 Mitsubishi Denki Kabushiki Kaisha Démodulateur de phase non-cohérent utilisant une détection à délai
FR2715259A1 (fr) * 1994-01-14 1995-07-21 Duranton Rene Modulateur / démodulateur de phase par échantillonnage.
US5484987A (en) * 1991-12-27 1996-01-16 Mitsubishi Denki Kabushiki Kaisha Delayed detection type demodulator
FR2734439A1 (fr) * 1995-05-19 1996-11-22 Duranton Rene Procede et dispositif de modulation et de demodulation de phase
EP0750398A1 (fr) * 1995-06-22 1996-12-27 France Telecom Codeur/décodeur Manchester

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2184734A2 (fr) * 1971-10-20 1973-12-28 Post Office
US4363002A (en) * 1980-11-13 1982-12-07 Fuller Robert M Clock recovery apparatus for phase shift keyed encoded data
US4742532A (en) * 1986-05-08 1988-05-03 Walker Harold R High speed binary data communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2184734A2 (fr) * 1971-10-20 1973-12-28 Post Office
US4363002A (en) * 1980-11-13 1982-12-07 Fuller Robert M Clock recovery apparatus for phase shift keyed encoded data
US4742532A (en) * 1986-05-08 1988-05-03 Walker Harold R High speed binary data communication system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1985 IEEE INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS, 5-7 juin 1985, pages 28-29, IEEE, New York, US; B. HIROSAKI et al.: "A power line home bus system using spread-spectrum communication technologies" *
ELECTRONICS INTERNATIONAL, vol. 55, no. 16, août 1982, pages 127-129, New York, US; G. RAFFOUL: "Pulse-width discriminator eliminates unwanted pulses" *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484987A (en) * 1991-12-27 1996-01-16 Mitsubishi Denki Kabushiki Kaisha Delayed detection type demodulator
EP0548982A3 (fr) * 1991-12-27 1994-04-13 Mitsubishi Electric Corp
US5313170A (en) * 1991-12-27 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Differential detection demodulator
US5369374A (en) * 1991-12-27 1994-11-29 Mitsubishi Denki Kabushiki Kaisha Differential detection demodulator
EP0548982A2 (fr) * 1991-12-27 1993-06-30 Mitsubishi Denki Kabushiki Kaisha Démodulateur de phase non-cohérent utilisant une détection à délai
US5485108A (en) * 1991-12-27 1996-01-16 Mitsubishi Denki Kabushiki Kaisha Delayed detection type demodulator
EP0831625A2 (fr) * 1991-12-27 1998-03-25 Mitsubishi Denki Kabushiki Kaisha Circuit de détection de phase et démodulateur utilisant une détection différentielle
US5530382A (en) * 1991-12-27 1996-06-25 Mitsubishi Denki Kabushiki Kaisha Delayed detection type demodulator
US5557222A (en) * 1991-12-27 1996-09-17 Mitsubishi Denki Kabushiki Kaisha Delayed detection type demodulator
EP0833483A3 (fr) * 1991-12-27 2006-08-16 Mitsubishi Denki Kabushiki Kaisha Dispositif comparateur de phase pour démodulateur utilisant une détection différentielle
US5578947A (en) * 1991-12-27 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Delayed detection type demodulator
EP0831625A3 (fr) * 1991-12-27 2006-08-16 Mitsubishi Denki Kabushiki Kaisha Circuit de détection de phase et démodulateur utilisant une détection différentielle
EP0833483A2 (fr) * 1991-12-27 1998-04-01 Mitsubishi Denki Kabushiki Kaisha Dispositif comparateur de phase pour démodulateur utilisant une détection différentielle
FR2715259A1 (fr) * 1994-01-14 1995-07-21 Duranton Rene Modulateur / démodulateur de phase par échantillonnage.
FR2734439A1 (fr) * 1995-05-19 1996-11-22 Duranton Rene Procede et dispositif de modulation et de demodulation de phase
US5687193A (en) * 1995-06-22 1997-11-11 France Telecom Manchester coder/decoder
FR2735928A1 (fr) * 1995-06-22 1996-12-27 France Telecom Codeur/decodeur manchester
EP0750398A1 (fr) * 1995-06-22 1996-12-27 France Telecom Codeur/décodeur Manchester

Also Published As

Publication number Publication date
FR2644952B1 (fr) 1994-04-22

Similar Documents

Publication Publication Date Title
CH624250A5 (fr)
EP2345161B1 (fr) Dispositif de reconstitution de l'horloge d'un signal nrz, et systeme de transmission associe
EP0054829B1 (fr) Procédé et dispositif de détection de la séquence d'apprentissage d'un égaliseur autoadaptatif
FR2473816A1 (fr) Systeme a blocage de boucle
FR2644952A1 (fr) Modulateur-demodulateur de phase utilisant des portes " ou exclusif "
CA1129105A (fr) Procede et circuit de decodage d'un signal binaire code en cmi
EP0205150A1 (fr) Procédé et dispositif de reduction de gigue d'un train numérique synchrone en vue de la récupération de son rythme
FR2490041A1 (fr) Circuit pour engendrer un signal periodique variant en dent de scie
EP0285954B1 (fr) Egaliseur automatique pour transmission numerique
FR2593341A1 (fr) Dispositif de recuperation de rythme
EP0424201A1 (fr) Décodeur pour décoder un son crypté de télévision
CA1208312A (fr) Circuit de recuperation du rythme d'une transmission synchrone de donnees
EP0302562B1 (fr) Synthétiseur de fréquences présentant un dispositif indicateur d'accord
FR2553246A1 (fr) Procede de transmission de donnees par modulation par saut de frequence et module correspondant
FR2605162A1 (fr) Procede et dispositif d'aide a l'acquisition d'une boucle a verrouillage de phase
FR2781943A1 (fr) Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique
EP0109658A1 (fr) Equipement de transmission synchrone de données
EP0588701B1 (fr) Procédé et dispositifs pour la transmission simultanée de deux signaux binaires hétérochrones par un même support
EP0244316B1 (fr) Dispositif de décodage pour code CMI
EP0092879B1 (fr) Dispositif de synchronisation bit pour modulateur-démodulateur ou récepteur de transmission de données
FR2520955A1 (fr) Systeme electronique de transmission secrete de signaux audio
FR2715259A1 (fr) Modulateur / démodulateur de phase par échantillonnage.
EP0174237B1 (fr) Dispositif d'acquisition rapide du rythme et de la phase d'un signal numérique
FR2463997A1 (fr) Circuit permettant de deriver un signal de bits a cadence constante, a partir d'un signal numerique
EP0574292A1 (fr) Procédé et dispositif d'asservissement en fréquence et phase d'un oscillateur

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20051130