FR2621719A1 - Procede de conversion d'adresse - Google Patents
Procede de conversion d'adresse Download PDFInfo
- Publication number
- FR2621719A1 FR2621719A1 FR8813270A FR8813270A FR2621719A1 FR 2621719 A1 FR2621719 A1 FR 2621719A1 FR 8813270 A FR8813270 A FR 8813270A FR 8813270 A FR8813270 A FR 8813270A FR 2621719 A1 FR2621719 A1 FR 2621719A1
- Authority
- FR
- France
- Prior art keywords
- address
- register
- physical
- decision
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
a) Procédé comportant un pas 2 de génération d'adresse effective en utilisant des registres d'adresses 222; une étape 3 de décision concernant le mode opératoire; une étape 4 de décision concernant l'utilisation d'un registre pour décider si, oui ou non, on a utilisé un registre d'adresses comportant un numéro de référence spécifique; et une étape d'accès en mémoire pour accéder en mémoire au moyen d'une adresse effective générée à ladite étape 2 de génération d'adresse effective, utilisée en tant qu'adresse physique. b) L'invention permet de diminuer la perte de temps système lors de l'utilisation de la mémoire virtuelle d'un système informatique.
Description
PROCEDE DE CONVERSION D'ADRESSE
La présente invention se rapporte à un procédé de conversion d'adresse pour utilisation dans un processeur de données comportant une mémoire virtuelle.
Du fait de l'importante expansion des appli-
cations des ordinateurs numériques dans les stations de données, on en est arrivé à demander un important espace de mémoire. C'est pour ce motif qu'il existe des systèmes à mémoire virtuelle, largement utilisés, qui permettent l'expansion de l'espace de mémoire indépendamment de la dimension réelle de la mémoire principale. Dans un tel système, l'espace à adresses virtuelles est habituellement défini sur une base segment par segment ou page par page pour l'espace à adresses physiques, d'un appareil à mémoire réelle, qui est réalisé avec une mémoire principale, et les adresses qui sont dans ce système à adresses virtuelles sont désignées par l'utilisation d'adresses logiques. L'espace à adresses physiques de l'appareil à mémoire réelle mentioné ci-dessus est utilisé en petites subdivisions, dont chacune correspond à une page d'adresses logiques. Chaque page d'un espace à adresses virtuelles dont on a besoin lors de l'exécution du traitement est, prélevée dans une mémoire extérieure telle qu'une station disquette et elle est rangée dans l'une des petites subdivisions ' de l'espace à adresses fixes pour utilisation ultérieure. La commande de cette procédure se fait avec un programme de commande connu sous le nom de
gestionnaire de mémoire virtuelle pour utiliser effi-
cament l'espace physique limité.
La conversion des adresses logiques en adresses physiques est faite par la section de conversion d'adresses de l'appareil de traitement des données par l'intermédiaire d'une structure de commande constituée d'une "table" des descripteurs de segments, des descripteurs de pages et analogues existants
dans la mémoire principale. Un répertoire de conver-
sion, tel qu'un répertoire de pages actives (TLB) permet d'accomplir à haute vitesse cette conversion d'adresses. Dans un appareil de traitement des données utilisant un tel système à mémoire virtuelle, un programme d'ordinateur (auquel on se réfère ci-dessous simplement sous le nom de "programme") écrit en langage machine exprime toutes les adresses en termes logiques uniquement. Toutefois, dans un programme privilégié, comme un système d'exploitation (OS), son expression en adresses physiques est fréquemment
nécessaire du fait qu'il faut se référer à la struc-
ture de commande mentionnée ci-dessus constituée
d'une "fable" de descripteurs de segments, de descrip-
teurs de segments, de descripteurs de pages et
analogues et qu'il faut la mettre à jour.
Les procédés utilisés pour un tel accès au moyen
d'adresses physiques incluent ce qui suit.
C'est ainsi que l'on bloque une pluralité de segments consécutifs, équivalents à la capacité de l'espace à adresses physiques, dans l'espace à adresse logiques pour que l'on puisse y accéder au moyen d'adresses physiques. En outre, on fait correspondre successivement des pages de chaque
segment à des zones consécutives d'adresses physiques.
Il en résulte que l'on fait correspondre l'espace à adresses physiques aux adresses logiques de segments spécifiques, et que l'on a ainsi rendu possible l'accès d'espaces consécutifs de mémoire (adresses
2U21719
physiques) par l'utilisation d'adresses logiques consécutives. Supposons que, par exemple, un premier segment et un second segment soient affectés à l'espace à adresses physiques pour que l'on puisse accéder au moyen d'une adresse physique, et que soit le premier, soit le second segment soit choisi par la première moitié ou par la dernière moitié de cette adresse physique. Il en résulte qu'une adresse d'un segment et une adresse relative à l'intérieur d'un segment sont synthétisées pour donner une adresse logique, au moyen de laquelle on peut accéder dans l'espace
à adresses physiques et, à ce moment là, la conti-
nuité est maintenue dans chaque segment. Si, en outre, on peut bloquer les deux segments spécifiques dans des régions consécutives de l'espace à adresses
logiques, on peut obtenir en outre une continuité-
et une identité entre une adresse logique et les
adresses physiques.
Toutefois, en même temps que l'augmentation significative du degré d'intégration des mémoires à semi-conducteurs dans les années- récentes, la capacité de l'espace à adresses physiques continue à croître. Une conséquence en est la difficulté de bloquer, dans l'espace à adresses logiques, une - capacité équivalente à celle de l'espace à adresses physiques, dans le but de pouvoir y accéder au moyen
d'adresses physiques.
Entre temps, International Business Machines,
Inc., a proposé -un système utilisant un mode opé-
ratoire pour accéder- à une - mémoire en utilisant des
adresses logiques en tant qu'adresses physiques.
Toutefois, lorsque l'accès au moyen d'adresses logiques et l'accès au moyen d'adresses physiques peuvent apparaitre simultanément dans un unique programme, la commutation du mode opératoire est
chaque fois nécessaire, ce qui se traduit par l'incon-
vénient d'une perte de temps système.
L'un des buts de la présente invention est donc de proposer un procédé. de conversion d'adresses exempt
des inconvénients décrits ci-dessus.
Dans un procédé conforme à l'un des aspects de l'invention, on propose un procédé de conversion d'adresses qui comporte: une étape dedécision concernant le mode opératoire pour décider si, oui ou non, le mode opératoire, défini pour chaque processus, se trouve dans un état activé; une étape de décision concernant l'utilisation d'un registre, sensible à une décision affirmative à ladite étape précédente &e décision concernant le mode opératoire, pour décider si, oui ou non, on a utilisé un registre d'adresses comportant un numéro de référence spécifique, lors de la génération d'adresse, à ladite étaoe de génération d'adresse effective; une étape de conversion d'adresse, sensible à une décision négative à ladite étape de décision concernant l'utilisation d'un registre, pour convertir en une adresse physique une adresse effective générée àladite étapede génération d'adresse effective;une étape de traitement d'adresse physique, sensible et une décision affirmative à ladite étapede décision concernant l'utilisation d'un registre, pour traiter l'adresse effective générée à ladite étape de génération d'adresse effective en tant qu'adresse physique; etune tape d'accès en mémoire pour accéder dans une mémoire au moyen de l'adresse physique résultant de la conversion effectuée audit pas de conversion d'adresse ou au moyen de l'adresse provenantde ladite étare de
traitement d'adresse physique.
Les caractéristiques et avantages décrits
ci-dessus, ainsi que d'autres, de la présente inven-
tion ressortiront mieux de la description détaillée
ci-dessous prise en liaison avec les dessins joints sur lesquels:
- la figure 1 est un ordinogramme d'une réali-
sation préférée de l'invention, et - les -figures 2 et 3 illustrent des conversions d'adreses obtenues par la réalisation préférée
représentée sur la figure 1.
Sur les dessins, les mêmes chiffres de référence
désignent respectivement les mêmes éléments de struc-
ture. Pour un processeur de données à laquelle la
présente invention peut s'appliquer, l'unité d'exécu-
tion de traitement est dénommée un processus et le programme source se divise en une pluralité de processus, permettant une exécution parallèle, qui
sont exécutés en synchronisme l'un avec l'autre.
Chaque processus possède, comme l'une de ses fonctions, une zone mémoire dans laquelle les valeurs enregistrées sur le processeur de- données doivent rester en attente lorsque ce processus particulier
n'est pas en cours d'exécution sur le processeur.
La pluralité de processus possèdent en commun un bloc de commande de processus (PCB) incluant le pointeur du- point de démarrage d'une structure de commande indiquant l'espace à adresses logiques de
chaque processus.
En se reportant aux figures 1 et 2, une réali-
sation préférée de l'invention comporte une étape 1 d'accès à l'opérande pour accéder à un moyen 220 de. génération d'adresses effectives, en réponse au contenu du champ 201 de désignation de l'opérande d'une instruction présentant un opérande en cours d'exécution sur le processeur; une étape 2 de génération d'adresse effective pour ajouter le contenu d'un registre d'adresses 222 indiqué par le contenu d'un champ de désignation de registre d'adresses, qui se trouve dans ledit champ 201 de désignation d'opérande, pour ajouter aussi le contenu d'un registre d'index 223 indiqué par le contenu d'un champ de désignation de registre d'index, qui se trouve dans ledit champ 201 de désignation d'opérande, et pour ajouter aussi le décalage d'un champ de décalage 204 qui se trouve dans ledit champ 201 de désignation d'opérande, pour générer une adresse effective; et comporte également una étape 3 de décision concernant le mode opératoire pour décider si un mode opératoire 211 présent sur le bloc PCB 210 du processus en cours d'exécution sur ledit processeur se trouve dans un état activé "1" ou dans un état
inactivé "0".
Une caractéristique de la présente invention réside en une signification spécifique assignée à un numéro spécifique de registre d'adresses indiqué par le contenu du champ 202 de désignation de registre d'adresses. Supposons maintenant que no 5 soit un tel numéro spécifique du registre d'adresses dans la réalisation préférée de l'invention. Si c'est tout autre numéro de registre d'adresses que ce numéro spécifique5de registre d'adresses qui est indiqué, une adresse effective 225 générée sur la base du contenu du registre d'adresses 222 pour ce numéro non spécifique
est traitée en tant qu'adresse logique ordinaire.
30. Par contre, si c'est le numéro spécifique 5 de registre d'adresses qui est indiqué, une adresse effective (325 sur la figure 3) générée sur la base du contenu de registres d'adreses 222 pour ce numéro
spécifique est traitée en tant qu'adresse physique.
La réalisation préférée de l'invention comporte en outre une étape 4 de décision concernant le numéro de registre pour décider, en réponse à l'état activé "1" du mode opératoire au pas 3 de décision concernant le mode opératoire si, oui ou non, le contenu du champ 202 de désignation de registre d'adresses d'un mot d'instruction 200 indique le numéro spécifique
de registre d'adresses.
S'il est décidé que le mode opératoire se trouve à l'état.inactivé à ladite étape 3 de décision, ou bien si le contenu du champ 202 de désignation de registre d'adresses du mot d'instruction 200 n'indique pas le numéro spécifique 5 de registre d'adresses à ldite étape 4 de décision, l'adresse effective est convertie
en une adresse physique (pas 5).
Dans ce cas, si le mode opératoire 211 sur le bloc PCB 210 se trouve à l'état "O', ou l'état inactive, il n'y aura- pas dépendance à l'égard du numéro de registre d'adresses indiqué par le champ
202 de désignation de registre d'adresses.
Cette conversion d'adresse s'effectue de la façon suivante. En se reportant à la figure 2, l'adresse
effective 225, comme toute adresse rangée dans le.
registre d'adresses 222, est constituée de numéros
de segments (STN et STE), d'un numéro de page (PTE).
et d'un.e adresse relative à l'intérieur de la page
(PRA).
Une structure de commande 217 comporte le bloc PCB 210, une table (STWA) de mots de début de la table de segments, une table de segments (ST) et
une table de pages (PT).
Le fait d'accéder au moyen dfune adresse constituée d'un contenu prescrit (l'adresse de début de la table STWA) du bloc PCB 210 et d'un numéro de segment (STN) qu'on lui ajoute permet de lire, dans la table STWA 212; un contenu prescrit (l'adresse de début de la table de segments ST 213). Le fait d'accéder au moyen d'une adresse constituée de l'adresse de début de cette table de segments ST 213 et d'un numéro de segment (STE) qu'on lui ajoute permet de lire, dans la table de segments ST 213, un contenu prescrit (l'adresse de début de la table de pages PT 214). Le fait d'accéder au moyen d'une adresse constituée de l'adresse de début de cette table de pages PT 214 et d'un numéro de page' (PTE) qu'on lui ajoute permet de lire dans la table de *pages PT 214 l'adresse de début 215 d'une page prescrite qui se trouve dans un espace à adresses physiques. En ajoutant à cette adresse de début 215 une adresse relative intérieure à la page (PRA) de l'adresse effective 225, on obtient l'adresse physique désirée 216. Cette conversion d'adresse en une adresse physique par l'intermédiaire de la structure de commande 217 se fait au moyen de la section de conversion d'adresse (non représentée) du processeur
de données.
En se reportant maintenant à la figure 1, on accède à la mémoire au moyen de l'adresse physique 216 obtenue par la conversion d'adresse effectuée
à l'étape 5 (étape 7).
En se reportant maintenant aux deux figures 1 et 3, si le contenu du champ 202 de désignation d'adresse du mot d'instruction 200 indique le numéro spécifique 5 de registre d'adresses à l'àtape 4, cela prouve que l'adresse effective 325, générée par le moyen 320 de généation. d'adresse effective, est l'adresse physique désirée 316. Dans ce cas, par conséquent, on accède à la mémoire au moyen de l'adresse physique désirée 316 d'un espace à adresses physiques 350 sans que soit nécessaire la conversion d'adresse par l'utilisation de la structure de
commande 317.
L'une des caractéristiques de la présente invention est qu'elle propose un mode opératoire pour accéder au moyen d'une adresse effective générée par un registre d'adresses qui comporte un numéro de référence spécifique, ladite adresse effective étant utilisée telle qu'elle est, en tant qu'adresse physique. Cette caractéristique permet un accès facile au moyen des adresses physiques, ce qui est nécessaire
dans des processus privilégiés.
En outre, grâce à l'utilisation différenciée de numéros de registre d'adresses, l'invention permet la présence simultanée de l'accès ordinaire au moyen d'une adresse logique et de l'accès privilégié au moyen d'une adresse physique, ceci dans un unique processus, sans que cela mène à une perte de temps
système résultant de la commutation.
Claims (1)
- R E V E N D I C A T I 0 NProcédé de conversion d'adresse comportant: une étape (2) de génération d'adresse effective pour générer des adresses effectives en utilisant des registres d'adresses (222); *une étape (3) de décision concernant le mode opératoire pour décider si, oui ou non, le mode opératoire, défini pour chaque processus, se trouve dans un état activé; une étape (4) de décision concernant l'utilisation d'un registre, sensible à une décision affirmative àl'étape précédednte (3) de décision concernant le mode opératoire, pour décider si, oui ou non, on a utilisé un registre d'adresses comportant un numéro de référence spécifique, lors de la génération d'adresse, à ladite étape (2) de génération d'adresse effective; et une étape d'accès en mémoire, sensible à une décision affirmativeà l'étape précédente (4) de décision concernant l'utilisation d'un registre, pour accéder en mémoire au moyen d'une adresse effective générée à ladite étape (2) de génération d'adresse effective, ladite adresse effective étant utilisée en tantqu'adresse physique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252362A JPH0195347A (ja) | 1987-10-08 | 1987-10-08 | アドレス変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2621719A1 true FR2621719A1 (fr) | 1989-04-14 |
| FR2621719B1 FR2621719B1 (fr) | 1994-04-29 |
Family
ID=17236239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8813270A Expired - Fee Related FR2621719B1 (fr) | 1987-10-08 | 1988-10-10 | Procede de conversion d'adresse |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5107417A (fr) |
| JP (1) | JPH0195347A (fr) |
| FR (1) | FR2621719B1 (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5564052A (en) * | 1991-06-27 | 1996-10-08 | Integrated Device Technology, Inc. | Logically disconnectable virtual-to-physical address translation unit and method for such disconnection |
| US5381537A (en) * | 1991-12-06 | 1995-01-10 | International Business Machines Corporation | Large logical addressing method and means |
| US5732405A (en) * | 1992-10-02 | 1998-03-24 | Motorola, Inc. | Method and apparatus for performing a cache operation in a data processing system |
| US5535351A (en) * | 1994-04-04 | 1996-07-09 | Motorola, Inc. | Address translator with by-pass circuit and method of operation |
| US5530822A (en) * | 1994-04-04 | 1996-06-25 | Motorola, Inc. | Address translator and method of operation |
| US5644756A (en) * | 1995-04-07 | 1997-07-01 | Motorola, Inc. | Integrated circuit data processor with selectable routing of data accesses |
| US5813009A (en) * | 1995-07-28 | 1998-09-22 | Univirtual Corp. | Computer based records management system method |
| US5987582A (en) * | 1996-09-30 | 1999-11-16 | Cirrus Logic, Inc. | Method of obtaining a buffer contiguous memory and building a page table that is accessible by a peripheral graphics device |
| US6341338B1 (en) * | 1999-02-04 | 2002-01-22 | Sun Microsystems, Inc. | Protocol for coordinating the distribution of shared memory |
| US7406681B1 (en) | 2000-10-12 | 2008-07-29 | Sun Microsystems, Inc. | Automatic conversion of source code from 32-bit to 64-bit |
| JP3857183B2 (ja) * | 2002-05-24 | 2006-12-13 | 株式会社日立コミュニケーションテクノロジー | アドレス変換機能を備えたパケット転送装置 |
| US8650337B2 (en) * | 2010-06-23 | 2014-02-11 | International Business Machines Corporation | Runtime determination of translation formats for adapter functions |
| US11886877B1 (en) * | 2021-09-24 | 2024-01-30 | Apple Inc. | Memory select register to simplify operand mapping in subroutines |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654777A (en) * | 1982-05-25 | 1987-03-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Segmented one and two level paging address translation system |
| EP0107449B1 (fr) * | 1982-10-14 | 1989-12-13 | Bull HN Information Systems Inc. | Ordinateur avec plusieurs systèmes d'exploitation |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3723976A (en) * | 1972-01-20 | 1973-03-27 | Ibm | Memory system with logical and real addressing |
| US3902164A (en) * | 1972-07-21 | 1975-08-26 | Ibm | Method and means for reducing the amount of address translation in a virtual memory data processing system |
| JPS5448449A (en) * | 1977-09-26 | 1979-04-17 | Hitachi Ltd | Virtual addressing sustem |
| US4320456A (en) * | 1980-01-18 | 1982-03-16 | International Business Machines Corporation | Control apparatus for virtual address translation unit |
| US4374417A (en) * | 1981-02-05 | 1983-02-15 | International Business Machines Corp. | Method for using page addressing mechanism |
| US4612612A (en) * | 1983-08-30 | 1986-09-16 | Amdahl Corporation | Virtually addressed cache |
| US4682281A (en) * | 1983-08-30 | 1987-07-21 | Amdahl Corporation | Data storage unit employing translation lookaside buffer pointer |
| US4631660A (en) * | 1983-08-30 | 1986-12-23 | Amdahl Corporation | Addressing system for an associative cache memory |
| US4551797A (en) * | 1983-08-31 | 1985-11-05 | Amdahl Corporation | Apparatus for reverse translation |
| JPS6051957A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | マイクロプロセツサシステム |
| JPH0652511B2 (ja) * | 1984-12-14 | 1994-07-06 | 株式会社日立製作所 | 情報処理装置のアドレス変換方式 |
| US4774653A (en) * | 1985-08-07 | 1988-09-27 | Hewlett-Packard Company | Hybrid hardware/software method and apparatus for virtual memory address translation using primary and secondary translation buffers |
| US4785398A (en) * | 1985-12-19 | 1988-11-15 | Honeywell Bull Inc. | Virtual cache system using page level number generating CAM to access other memories for processing requests relating to a page |
| JPS62237547A (ja) * | 1986-04-09 | 1987-10-17 | Hitachi Ltd | アドレス変換方式 |
| US4757447A (en) * | 1986-07-28 | 1988-07-12 | Amdahl Corporation | Virtual memory system having identity marking for common address space |
-
1987
- 1987-10-08 JP JP62252362A patent/JPH0195347A/ja active Pending
-
1988
- 1988-10-10 FR FR8813270A patent/FR2621719B1/fr not_active Expired - Fee Related
- 1988-10-11 US US07/255,603 patent/US5107417A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654777A (en) * | 1982-05-25 | 1987-03-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Segmented one and two level paging address translation system |
| EP0107449B1 (fr) * | 1982-10-14 | 1989-12-13 | Bull HN Information Systems Inc. | Ordinateur avec plusieurs systèmes d'exploitation |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN. vol. 29, no. 7, Décembre 1986, NEW YORK US pages 3068 - 3069; N.N.: 'Fast path virtual equal real addressing ' * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5107417A (en) | 1992-04-21 |
| FR2621719B1 (fr) | 1994-04-29 |
| JPH0195347A (ja) | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1619589B1 (fr) | Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé | |
| FR2621719A1 (fr) | Procede de conversion d'adresse | |
| EP1617335A1 (fr) | Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé | |
| US10089024B2 (en) | Memory deduplication protection for memory pages | |
| US9983827B1 (en) | Key-based memory deduplication protection | |
| JP3910573B2 (ja) | 連続したメモリ・アドレスを提供する方法、システムおよびコンピュータ・ソフトウェア | |
| JP7546602B2 (ja) | オペレーティング・システム・カーネルの分離されたアドレス空間におけるシステム・コールの実行 | |
| FR2687812A1 (fr) | Systeme de traitement de l'information. | |
| US20090164738A1 (en) | Process Based Cache-Write Through For Protected Storage In Embedded Devices | |
| CN112989397A (zh) | 一种抗侧信道攻击的数据处理方法和装置 | |
| US20210182208A1 (en) | System memory context determination for integrity monitoring and related techniques | |
| EP2148279A1 (fr) | Méthode de mise à jour de données dans des mémoires utilisant une unité de gestion mémoire | |
| US20190005236A1 (en) | Accelerated code injection detection using operating system controlled memory attributes | |
| US7353401B2 (en) | Device and method for data protection by scrambling address lines | |
| CN114491607A (zh) | 云平台数据处理方法、装置、计算机设备及存储介质 | |
| FR2805368A1 (fr) | Systeme et procede utilisant l'acces speculatif a l'antememoire pour des performances ameliorees | |
| US20210319104A1 (en) | Decoy memory allocation | |
| CN111708715B (zh) | 内存分配方法、内存分配装置及终端设备 | |
| CN111381905B (zh) | 一种程序处理方法、装置及设备 | |
| CN115774701B (zh) | 数据共享方法、装置、电子设备及存储介质 | |
| US10691621B2 (en) | Data cache segregation for spectre mitigation | |
| FR2600441A1 (fr) | Unite de gestion de memoire | |
| CN110597641A (zh) | 一种线性地址空间的布局方法及计算装置 | |
| US20140181379A1 (en) | File Reading Method, Storage Device And Electronic Device | |
| US6519721B1 (en) | Method and apparatus to reduce the risk of observation of program operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |