FR2596223A1

FR2596223A1 - Device for formulating a digital position datum in incremental form from an inductive position sensor

Info

Publication number: FR2596223A1
Application number: FR8604111A
Authority: FR
Inventors: Christian Viala; Michel Pournain
Original assignee: Renault SAS; Regie Nationale des Usines Renault
Current assignee: Renault SAS; Regie Nationale des Usines Renault
Priority date: 1986-03-21
Filing date: 1986-03-21
Publication date: 1987-09-25

Abstract

Device for formulating a digital position datum in an incremental form simulating the logic outputs V1, V2, VZ of an incremental optical position coder from analogue inputs, namely the modulated signals P1, P2 and the reference signal Po, of an inductive position sensor, characterised in that it comprises: an arrangement rC, T1, T2 making it possible to provide a main digital signal S and a reference digital signal R; two frequency multipliers MF1, MF2 multiplying their frequency by the same integer N without phase shift, a phase delayer RP providing a multiple reference signal NR + T delayed by a quarter period; two phase comparators CP1, CP2 formulating square-wave width modulation signals N theta 1, N theta 2; two periodicity detectors DP1, DP2 respectively processing these signals to formulate the signals of the main output paths V1, V2 for the simulated incremental signal; and a phase comparator CP3, a coincidence detector DC and a recentring device RN providing the zero pulse signal VZ of the simulated incremental signal.

Description

Dispositif d'élaboration d'une information numérique de position sous forme incrémentale à partir d'un capteur de position inductif.Device for developing digital position information in incremental form from an inductive position sensor.

L'invebtion concerne les servo-mécanismes de haute précision, en particulier dans le domaine des biens d'équipement. The invention relates to high precision servo-mechanisms, in particular in the field of capital goods.

Ces servo-mécanismes devant être asservis en position sont généralement équipés de capteurs de position inductifs, qui peuvent etre du type résolveur (biphasé), synchro (triphasé) ou encore inductosyn (déplacement linéaire). Une simple transformation trigonométrique des signaux, par exemple par un transformateur de Scott, permet de passer des signaux d'un type de capteur a ceux d'un autre type. On traitera donc dans ce qui suit seulement le cas le plus fréquent du résolveur, étant bien entendu que l'invention peut s? appliquerégalement aux autres types de capteurs inductifs. These servo-mechanisms to be servo-controlled in position are generally equipped with inductive position sensors, which can be of the resolver (two-phase), synchro (three-phase) or even inductosyn (linear displacement) type. A simple trigonometric transformation of the signals, for example by a Scott transformer, makes it possible to pass signals from one type of sensor to those of another type. We will therefore deal in what follows only the most frequent case of the resolver, it being understood that the invention can s? also apply to other types of inductive sensors.

Par ailleurs, les unités de commande numérique de positionnement sont souvent prévues pour etre utilisées avec des codeurs de position optique incrémentaux. I1 est donc intéressant de créer un dispositif électronique simple et économique engendrant des signaux identiques à ceux d'un codeur optique incrémental a partir d'un capteur inductif pour éviter un double appareillage. In addition, digital positioning control units are often designed to be used with incremental optical position encoders. It is therefore advantageous to create a simple and economical electronic device generating signals identical to those of an incremental optical encoder from an inductive sensor to avoid double apparatus.

On rappelle qu'un codeur de position optique incrémental est constitué par un disque tournant a fentes intercalé entre une source lumineuse et un, deux ou le plus souvent trois photodétecteurs. Deux photodétecteurs sont placés de telle maniere qu'ils délivrent, apres mise en forme, les signaux de position incrémentaux déphasés l'un par rapport à l'autre de 90 , en avance ou en retard selon le sens de rotation du disque. Le troisième photodétecteur est placé en regard d'une seule fente du disque et donne une impulsion par tour du disque, communément appelée impulsion de zéro. La résolution du codeur, ou nombre de points, est définie par le nombre de fentes du disque. It will be recalled that an incremental optical position encoder is constituted by a rotating disc with slits inserted between a light source and one, two or more often three photodetectors. Two photodetectors are placed in such a way that they deliver, after shaping, the incremental position signals phase shifted relative to each other by 90, early or late depending on the direction of rotation of the disc. The third photodetector is placed opposite a single slot in the disc and gives one pulse per revolution of the disc, commonly called a zero pulse. The resolution of the encoder, or number of dots, is defined by the number of slots on the disc.

On rappelle par ailleurs qu'un capteur de position inductif du type résolveur, lorsqu'il est alimenté au rotor par une source de tension sinusoldale de pulsation w et d'amplitude A s'exprimant par A sin wt, delivre au stator deux tensions modulées de la forme B sin wt sin PG et B sin wt cos Pe, ou 9 représente l'angle mécanique entre le rotor et le stator du résolveur et P le nombre de paires de pâles du résolveur, t étant la variable de temps habituelle. It will also be recalled that an inductive position sensor of the resolver type, when it is supplied to the rotor by a source of sinusoidal voltage of pulsation w and of amplitude A expressed by A sin wt, delivers to the stator two modulated voltages of the form B sin wt sin PG and B sin wt cos Pe, where 9 represents the mechanical angle between the rotor and the stator of the resolver and P the number of pairs of blades of the resolver, t being the usual time variable.

Le problème posé est donc de passer des trois signaux analogiques fournis par le capteur de position inductif (les deux signaux modulés et le signal de référence fourni au rotor) aux trois signaux numeriques fournis habituellement par le codeur de position optique incrémental, aucun dispositif habituel n'étant susceptible d'assurer cette transformation. The problem is therefore to pass from the three analog signals supplied by the inductive position sensor (the two modulated signals and the reference signal supplied to the rotor) to the three digital signals usually supplied by the incremental optical position encoder, no usual device n 'being capable of ensuring this transformation.

Pour cela, l'invention traite d'abord les deux signaux modulés issus du résolveur à l'aide d'un simple circuit rC, avec rCw = 1, ce qui permet d'obtenir un signal de la forme K sin (wt + PB). En variante, ce signal peut aussi etre obtenu d'une manière plus traditionnelle en alimentant le résolveur au stator par deux signaux sinusoidaux A sin wt et A cos wt, le signal recueilli au rotor étant de la même forme que ci-dessus. For this, the invention first of all processes the two modulated signals coming from the resolver using a simple circuit rC, with rCw = 1, which makes it possible to obtain a signal of the form K sin (wt + PB ). As a variant, this signal can also be obtained in a more traditional way by supplying the resolver to the stator with two sinusoidal signals A sin wt and A cos wt, the signal collected at the rotor being of the same form as above.

Ce signal et le signal de référence A sin wt sont ensuite numérisés à l'aide de deux triggers pour fournir des signaux en crénaux, respectivement S pour le signal principal et R pour le signal de référence. Deux dispositifs de multiplication de fréquence par un nombre N entier sans déphasage traitent respectivement ces signaux S et R et fournissent des signaux, respectivement NS et NR, de pulsations Nw dont l'un est déphasé de NP9 par rapport à l'autre (en se référant à la nouvelle pulsation). La périodicité de la phase entre ces deux derniers signaux est alors de 2 g /NP radians. This signal and the reference signal A sin wt are then digitized using two triggers to provide signals in time steps, respectively S for the main signal and R for the reference signal. Two frequency multiplication devices by an integer N without phase shift process these signals S and R respectively and provide signals, respectively NS and NR, of pulses Nw, one of which is phase shifted from NP9 relative to the other (in referring to the new pulse). The periodicity of the phase between these last two signals is then 2 g / NP radians.

Un comparateur de phase associé à un détecteur de périodicité compare les signaux NS et NR et fournit la première voie de sortie V1 à N impulsions logiques pour une rotation de 2 -rr/P radians du rotor du capteur. Un deuxième dispositif identique compare le signal NS et le signal NR déphasé de 900 par un dispositif approprié, ce qui donne' la voie de sortie V2 comportant elle aussi N impulsions pour une rotation de 2 TC/P radians mais décalées par rapport aux précédentes de plus ou moins 900 selon le sens de rotation. A phase comparator associated with a periodicity detector compares the NS and NR signals and provides the first output channel V1 with N logic pulses for a rotation of 2 -rr / P radians of the sensor rotor. A second identical device compares the signal NS and the signal NR phase-shifted by 900 by an appropriate device, which gives the output channel V2 also comprising N pulses for a rotation of 2 TC / P radians but offset with respect to the previous ones. plus or minus 900 depending on the direction of rotation.

La troisième voie VZ ou impulsion de zero est obtenue à l'aide d'un comparateur de phase numérique comparant directement les signaux
S et R et associé à un détecteur de coincidence fournissant une impulsion de colncidence pour chaque passage par zéro de la phase, c'est-à-dire pour une rotation de 2 /P radians du rotor du capteur. Un dispositif de recalage numérique replace ensuite l'impulsion de zéro en coincidence avec une période complète de l'un des signaux de sortie précédents.The third channel VZ or zero pulse is obtained using a digital phase comparator directly comparing the signals
S and R and associated with a coincidence detector providing a coincidence pulse for each zero crossing of the phase, that is to say for a rotation of 2 / P radians of the rotor of the sensor. A digital readjustment device then replaces the pulse from zero to coincidence with a full period of one of the preceding output signals.

D'autres particularités de l'invention apparaîtront dans la description qui va suivre d'un mode de réalisation pris comme exemple et représenté sur le dessin annexé, sur lequel
la figure 1 représente le schéma général du dispositif;
la figure 2 représente le schéma d'.un mode de réalisation plus particulier; et
la figure 3 représente les chronogrammes des divers signaux apparaissant sur la figure 2 dans le cas cas particulier où N = 4.Other features of the invention will appear in the following description of an embodiment taken as an example and shown in the accompanying drawing, in which
Figure 1 shows the general diagram of the device;
FIG. 2 represents the diagram of a more particular embodiment; and
FIG. 3 represents the timing diagrams of the various signals appearing in FIG. 2 in the particular case where N = 4.

Le résolveur, non représenté, est alimenté par un générateur de tension sinusoidal, également non représente, de pulsation w parfaitement stable. Ce signal sinusoïdal est également alimenté à l'entrée
Po du dispositif, tandis que les deux signaux modulés de sortie du résolveur sont raccordés aux entrées P1 et P2 du dispositif. Un circuit rC est monté entre P1 et P2 pour donner un signal sinusoïdal de pulsation w et de phase P6 par rapport à Po. Ce dernier signal, ainsi que le signal de référence arrivant en Po, sont numérisés respectivement par deux trigger Tl et T2 pour donner des signaux pratiquement carrés, respectivement S pour le signal principal et R pour le signal de référence.The resolver, not shown, is powered by a sinusoidal voltage generator, also not shown, of pulsation w perfectly stable. This sinusoidal signal is also fed to the input
Po of the device, while the two modulated output signals of the resolver are connected to the inputs P1 and P2 of the device. A circuit rC is mounted between P1 and P2 to give a sinusoidal signal of pulsation w and of phase P6 with respect to Po. This last signal, as well as the reference signal arriving in Po, are digitized respectively by two trigger T1 and T2 for give practically square signals, respectively S for the main signal and R for the reference signal.

Le signal principal numérisé S passe par un circuit multiplicateur de fréquence MFl multipliant la fréquence par un nombre entier N sans déphasage. Ce circuit multiplicateur de fréquence MF1 peut en particulier être réalisé, comme dans l'exemple représenté sur la figure 2, à l'aide d'une boucle d'asservissement de phase PLL1. The main digitized signal S passes through a frequency multiplier circuit MF1 multiplying the frequency by an integer N without phase shift. This frequency multiplier circuit MF1 can in particular be produced, as in the example shown in FIG. 2, using a phase control loop PLL1.

Cette boucle d'asservissement comprend un osc-illateur OC dont la fréquence est commandée en tension, la tension de commande étant fournie par un comparateur de phase CPH associé à un filtre passe-bas
F. Le signal de sortie NS de cet oscillateur OC alimente un compteur numérique CN divisant la fréquence par un nombre entier N, et c'est la sortie S' de ce compteur numérique qui est comparée a S par le comparateur de phase CPH, et par suite maintenue exactement en phase avec le signal d'entrée S grâce à la boucle d'asservissement.This control loop includes an oscillator OC whose frequency is voltage controlled, the control voltage being supplied by a phase comparator CPH associated with a low pass filter
F. The output signal NS of this oscillator OC feeds a digital counter CN dividing the frequency by an integer N, and it is the output S 'of this digital counter which is compared to S by the phase comparator CPH, and consequently kept exactly in phase with the input signal S thanks to the control loop.

Le signal R est également multiplié par N à l'aide du multiplicateur de fréquence MF2 à l'aide d'une autre boucle d'asservissement de phase PLL2 de conception identique, avec R et R' remplaçant
S et S' et fournissant en sortie un signal multiple NR au lieu de NS.The signal R is also multiplied by N using the frequency multiplier MF2 using another phase control loop PLL2 of identical design, with R and R 'replacing
S and S 'and outputting a multiple signal NR instead of NS.

Comme on le voit sur la figure 1, la phase entre les signaux multiples NS et NR est comparée à l'aide d'un comparateur de phase CP1 qui fournit un signal à modulation de largeur de créneaux N91 à un détecteur de périodicité DP. En particulier, dans le mode de réalisation de la figure 2, le comparateur de phase CP1 est constitué par un circuit OU EXCLUSIF également référencé CP1, et le signal à modulation de largeur de créneaux NG1 est traité par un filtre passe-bas Fl. Lors de la rotation du capteur, le signal de sortie du filtre SF1 est un signal triangulaire dont la période correspond à une rotation du capteur 2 t/NP radians.Le signal SF1 passe ensuite au travers d'un trigger T3 pour donner le signal de sortie logique V1 correspondant à une voie d'un codeur optique incrémental simulé. As can be seen in FIG. 1, the phase between the multiple signals NS and NR is compared using a phase comparator CP1 which supplies a signal with slot width modulation N91 to a periodicity detector DP. In particular, in the embodiment of FIG. 2, the phase comparator CP1 is constituted by an EXCLUSIVE OR circuit also referenced CP1, and the signal with slot width modulation NG1 is processed by a low-pass filter F1. of the rotation of the sensor, the output signal of the filter SF1 is a triangular signal whose period corresponds to a rotation of the sensor 2 t / NP radians. The signal SF1 then passes through a trigger T3 to give the output signal logic V1 corresponding to a channel of a simulated incremental optical encoder.

Par ailleurs, le signal NR est retardé par un retardateur de phase RP d'un temps T = g T-r/2Nw. Ce retardateur de phase est constitué dans l'exemple de la figure 2 à l'aide d'un circuit de type résistance-capacité calculé pour introduire le retard T dans le signal, lequel est remis en forme par un trigger T4. Le signal sortant NR + T est ainsi déphasé due %/2 par rapport à NR, et c'est =e dernier signal qui est compare à NS dans le comparateur de phase
CP2 pour donner N92, lequel comme précédemment est filtré par F2, pour obtenir un signal triangulaire SF2 déphasé de 900 par rapport à
SF1, et enfin transformé par un trigger T5 qui donne le signal de sortie numérique V2 qui correspond à la deuxième voie du codeur optique incrémental simulé.Furthermore, the signal NR is delayed by a phase retarder RP by a time T = g Tr / 2Nw. This phase retarder is constituted in the example of FIG. 2 using a resistance-capacitance type circuit calculated to introduce the delay T into the signal, which is reshaped by a trigger T4. The outgoing signal NR + T is thus phase shifted due% / 2 with respect to NR, and it is = th last signal which is compared to NS in the phase comparator
CP2 to give N92, which as before is filtered by F2, to obtain a triangular signal SF2 phase shifted by 900 with respect to
SF1, and finally transformed by a trigger T5 which gives the digital output signal V2 which corresponds to the second channel of the simulated incremental optical encoder.

D'autre part, la phase des signaux numériques S et R avant multiplication est comparée dans un comparateur de phase CP3, qui est constitué dans l'exemple de la figure 2 par deux bascules B1 et B3 de type "D", dont l'entrée de données D est constamment à l'état 1, et dont l'entrée d'horloge CP reçoit respectivement les signaux S et R. On the other hand, the phase of the digital signals S and R before multiplication is compared in a phase comparator CP3, which is constituted in the example of FIG. 2 by two flip-flops B1 and B3 of type "D", whose data input D is constantly in state 1, and whose clock input CP receives the signals S and R respectively.

Les entrées de remise à zéro de ces bascules sont raccordées pour B1 à la sortie Q de B3 et pour B3 à la sortie Q de B1 comme représenté sur le schéma de la figure 2. La bascule B1 a sa sortie Q qui passe à l'état logique O sur une transition montante de S, tandis que la bascule B3 passe à l'état logique O sur une transition montante de R, ce qui remet à l'état bas B1, qui force à son tour B3 à l'état bas.The reset inputs of these flip-flops are connected for B1 to the Q output of B3 and for B3 to the Q output of B1 as shown in the diagram in Figure 2. The flip-flop B1 has its Q output which switches to logical state O on an upward transition of S, while the flip-flop B3 passes to the logical state O on an upward transition of R, which returns to the low state B1, which in turn forces B3 to the low state .

Le signal de sortie Q de B1 est ainsi un signal en créneaux dont la largeur correspond à la phase entre S et R. The output signal Q of B1 is thus a niche signal whose width corresponds to the phase between S and R.

Ce signal est ensuite traité par un détecteur de coïncidence DC constitué par des bascules B2 et B4, du même type que les précédentes, dont les entrées de données D sont raccordées respectivement aux sorties Q et Q de B1 et dont les entrées d'horloge CP sont également alimentées par S et R comme B1 et B3. Chacune des bascules B2 et B4 détecte, pour un sens de rotation donné, le fait que la bascule B1 n' est pas retournée à son état normal lors de la nouvelle impulsion d'horloge, ce qui correspond à un créneau de phase dont la largeur est supérieure à la période du signal d'entrée.Un circuit OU référencé & regroupe les sorties Q des deux bascules B2 et B4 et fournit un signal indiquant que la colncidence a été atteinte pour l'une ou l'autre des bascules, c'est-à-dire dans l'un ou l'autre sens de rotation. This signal is then processed by a DC coincidence detector constituted by flip-flops B2 and B4, of the same type as the previous ones, whose data inputs D are connected respectively to the outputs Q and Q of B1 and whose clock inputs CP are also powered by S and R like B1 and B3. Each of the flip-flops B2 and B4 detects, for a given direction of rotation, the fact that the flip-flop B1 has not returned to its normal state during the new clock pulse, which corresponds to a phase slot whose width is greater than the period of the input signal. An OR circuit referenced & groups the outputs Q of the two flip-flops B2 and B4 and provides a signal indicating that the coincidence has been reached for one or the other flip-flops, c ' that is to say in one or the other direction of rotation.

Ce signal est alors utilisé par le dispositif de recentrage numérique RN, lequel est constitue par deux autres bascules de type D référencées B5 et B6, la remise à zéro de B5 étant raccordée sur un circuit différentiateur ne conservant que la première transition du signal de sortie de G, et cet état se trouve mémorisé jusqu'à la prochaine transition montante de V2, lequel attaque les entrées d'horloge de B5 et B6 comme représenté sur la figure 2. Lors de cette transition de V2, le contenu de B5 est stocké dans B6 pour une durée correspondant à une période complète de V2. Le signal Q sortant de B6 constitue le signal VZ d'impulsion de zéro du codeur optique incrémental simulé. This signal is then used by the digital recentering device RN, which is constituted by two other D type flip-flops referenced B5 and B6, the resetting of B5 being connected to a differentiating circuit retaining only the first transition of the output signal. of G, and this state is memorized until the next rising transition of V2, which attacks the clock inputs of B5 and B6 as shown in FIG. 2. During this transition of V2, the content of B5 is stored in B6 for a duration corresponding to a full period of V2. The signal Q leaving B6 constitutes the signal VZ of zero pulse of the simulated incremental optical encoder.

Ainsi, les trois entrées analogiques PO, Pi et P2 ont été transformées en trois sorties numériques V1, V2 et VZ simulant un codeur optique incrémental dont la résolution serait NP. Thus, the three analog inputs PO, Pi and P2 have been transformed into three digital outputs V1, V2 and VZ simulating an incremental optical encoder whose resolution would be NP.

L'organigramme de la figure 3 permet de suivre l'évolution dans le temps des divers signaux examinés précédemment dans le cas volontairement simplifié où N serait égal à 4. The flow diagram of FIG. 3 makes it possible to follow the evolution over time of the various signals examined previously in the deliberately simplified case where N would be equal to 4.

Claims

1. Device for developing digital position information in an incremental form simulating the logic outputs (V1, V2, VZ) of an incremental optical position encoder from the analog inputs, namely the modulated signals (P1, P2) and the reference signal (Po), of an inductive position sensor, characterized in that it comprises

- an arrangement (rC) making it possible to obtain from said modulated signals (P1, P2), a single analog signal whose pulsation (w) is that of the reference signal (Po) and whose phase angle (PB) with respect to this reference signal is equal to the rotation (9) of the sensor multiplied by the number (P) of pairs of poles thereof;

- two triggers (T1, T2) making it possible to digitize this single signal and the reference signal respectively to provide a digital main signal (S) and a digital reference signal (R);

- two frequency multipliers (MF1, MF2) multiplying the frequency of the main and reference signals respectively by the same whole number (N) without phase shift and providing a multiple main signal (NS) and a multiple reference signal (NR);

- a phase retarder (RP) receiving the multiple reference signal (NR) and providing a delayed multiple reference signal (NE + T) of a quarter period;

- two phase comparators (CP1, CP2) comparing the phases of the multiple main signal (NS) and of the multiple reference signal (NR) for the first (CP1), and of the multiple main signal (NS) and of the multiple reference signal delayed (NR + T) for the second (CP2), and developing signals with slot width modulation (NG1, NG2);

- two periodicity detectors (DP1, DP2) respectively processing these slots width modulation signals to develop the signals of the main output channels (V1, V2) of the simulated incremental signal; and

- a phase comparator (CP3) comparing the phases of the main signal (S) and the reference signal (R), this comparator being associated with a coincidence detector (DC) and with a digital recentering device (RN) in connection with one of the channels (V2) to provide the zero pulse signal (VZ) of the simulated incremental signal.

2. Device according to claim 1, characterized in that said arrangement producing said single signal consists of a resistance-capacitance circuit (rC).

3. Device according to one of the preceding claims, characterized in that each of the frequency multipliers (MF1, MF2) is constituted by a phase control loop (PLLl,

PLL2) including a controlled oscillator (OC) whose control voltage is produced by a phase comparator (CPH) associated with a low-pass filter (F) and whose supplied signal (NS; NR) passes through a frequency divider (CN) by said integer (N) to provide the output signal (S '; R') which is compared to the input signal (S; R).

4. Device according to one of the main claims, characterized in that said phase retarder (RP) is constituted by a resistance-capacity circuit followed by a fitness trigger (T4).

5. Device according to one of the preceding claims, characterized in that the two phase comparators (CP1, CP2) of the multiple main signal (NS) and of the multiple reference signal (NR), or of this same phase-shifted signal (NR + T), each consist of an EXCLUSIVE OR circuit.

6. Device according to claim 5, characterized in that each of the periodicity detectors (DP1, DP2) is constituted by a low-pass filter (F1, F2) followed by a digitization trigger (T3, T5).

7. Device according to one of the preceding claims, characterized in that said phase comparator (CP3) used for the generation of the signal (VZ) of zero pulse consists of two flip-flops of type (D) (B1, B3 ) whose * the clock inputs (CP) are respectively connected to the main signal (S) and to the reference signal (R), with a cross coupling of one of the outputs (Q, Q) on the reset input to zero (R) of the opposite rocker.

8. Device according to claim 7, characterized in that said coincidence detector (DC) is constituted by two other flip-flops of type (D) (B2, B4) whose data inputs (D) are coupled to outputs (Q , Q) of the first flip-flop (B1) of the phase comparator (CP3), and whose outputs are coupled by an OR circuit (G).

9. Device according to claim 8, characterized in that said digital recentering device (RN) is constituted by a differentiator assembly actuating the reset input (R) of a first flip-flop (B5) followed by a second scale (B6) controlled by the first.