FR2571189A1

FR2571189A1 - Linear amplifier with low noise and wide passband

Info

Publication number: FR2571189A1
Application number: FR8414965A
Authority: FR
Inventors: Oleg E Anitoff
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1984-09-28
Filing date: 1984-09-28
Publication date: 1986-04-04
Also published as: FR2571189B1

Abstract

DC-coupled linear amplifier with low noise and wide passband. The amplifier comprises a first and second transistor 24, 26 in cascade, a third transistor 28 forming, together with the first transistor, a transconductance pair, and a resistive negative feedback chain consisting of a resistive divider bridge 30 which extracts a fraction of the output voltage and applies it to the base of the third transistor 28.

Description

Amplificateur linéaire à faible bruit et à large bande
passante
La présente invention a pour objet un amplificateur linéaire à faible bruit et à large bande passante. Celle-ci peut s'étendre du continu à plus de 200 MHz. L'invention s'applique notamment en spectrophotométrie pour l'amplification des signaux détectés par des photod-iodes infrarouges de type Si ou Ge et s'applique également particuliérement à la commande de déflexion verticale dans un tube cathodique à plaques distribuées (oscilloscope,...). Linear amplifier with low noise and broadband
bandwidth
The present invention relates to a linear amplifier with low noise and wide bandwidth. This can range from continuous to more than 200 MHz. The invention applies in particular in spectrophotometry for the amplification of the signals detected by infrared photodiodes of Si or Ge type and also applies particularly to the vertical deflection control in a cathode tube with distributed plates (oscilloscope,. ..).

Un premier type d'amplificateur linéaire connu sous le nom de multiplicateur de Gi lbert est décrit dans IEEE Journal of Solid State Circuits, vol. Sc 3 n04, dec. 1968, pp 353-365. On a représenté schématiquement sur la figure 1 un amplificateur conforme à cet art connu. A first type of linear amplifier known as the Gi lbert multiplier is described in IEEE Journal of Solid State Circuits, vol. Sc 3 n04, Dec. 1968, pp. 353-365. FIG. 1 shows schematically an amplifier according to this prior art.

Cet amplificateur comprend un premier groupe de deux transistors 2, 4 en cascade, le collecteur du transistor 2 étant relié à La base du transistor 4. La base et le collecteur du transistor 2 s-ont en outre reliés (le transistor 2 fonctionne en diode) et son émetteur est mis à La masse. Le transistor 4 reçoit une tension de polarisation Vcc sur son collecteur à travers une résistance R et une tension de polarisation
V sur son émetteur relié à un générateur de cou
ee rant 6.This amplifier comprises a first group of two transistors 2, 4 in cascade, the collector of the transistor 2 being connected to the base of the transistor 4. The base and the collector of the transistor 2 s have also connected (the transistor 2 operates as a diode ) and its transmitter is set to ground. The transistor 4 receives a bias voltage Vcc on its collector through a resistor R and a bias voltage
V on his transmitter connected to a neck generator
eer 6.

Un deuxième groupe de transistors 8, 10 est disposé en parallèle avec le premier groupe. Cet amplificateur constitue un amplificateur linéaire de courant dont Les entrées E1 et E2 sont les bases des transi s tors 2 et 8 et les sorties S1 et S2 Les collecteurs des transistors 4 et 10. A second group of transistors 8, 10 is arranged in parallel with the first group. This amplifier constitutes a linear current amplifier whose inputs E1 and E2 are the bases of the transistors 2 and 8 and the outputs S1 and S2. The collectors of transistors 4 and 10.

Cet amplificateur a une bande passante très large mais présente des inductances parasites qui ne peuvent être limitées que par une réalisation à haut degré de miniaturisation, donc délicate et coûteuse. This amplifier has a very wide bandwidth but has parasitic inductances which can only be limited by a realization of high degree of miniaturization, so delicate and expensive.

On connait également un autre type d'ampli fi- cateur linéaire qui comporte une chaîne de contre-réaction. Un premier exemple de réalisation dtun tel amplificateur dont la chaîne de contre-réaction comporte un transformateur est représenté sur la figure 2. Another type of linear ampli fi er is known which comprises a feedback chain. A first exemplary embodiment of such an amplifier whose feedback circuit comprises a transformer is shown in FIG.

Cet amplificateur comprend un transistor 12 à base commune et un transformateur 14. Le circuit primaire de celui-ci est disposé entre l'entrée E de l'amplificateur et l'émetteur du transistor et son circuit secondaire entre une source de tension de polarisation
V et Le collecteur du transistor. La sortie S de
cc
L'amplificateur est prise sur le point milieu du circuit secondaire.This amplifier comprises a transistor 12 with a common base and a transformer 14. The primary circuit thereof is arranged between the input E of the amplifier and the emitter of the transistor and its secondary circuit between a bias voltage source.
V and the collector of the transistor. The S exit
cc
The amplifier is taken on the midpoint of the secondary circuit.

L'utilisation d'un transformateur a pour avantage de ne pas dégrader le facteur de bruit du transistor. Cependant, bien que des bandes passantes supérieures à 1 GHz puissent être obtenues avec un tel amplificateur, celui-ci est peu adapté au couplage continu. Ceci crée, notamment en application spectrophotométrique, une distorsion de la ligne de base du signal qui est particulièrement gênante. The use of a transformer has the advantage of not degrading the noise factor of the transistor. However, although bandwidths greater than 1 GHz can be obtained with such an amplifier, it is poorly suited to continuous coupling. This creates, especially in spectrophotometric application, a distortion of the signal base line which is particularly troublesome.

On connaît par ailleurs des amplificateurs linéaires à contre-réaction dans lesquels la channe de contre-réaction est de nature résistive. De tels amplificateurs sont décrits dans l'ouvrage "Nanosecond Pulse
Technique", pp 167-177, W. MEILING et F. STARY, Gordon
Breach Editors.In addition linear feedback amplifiers are known in which the counter-reaction channel is of a resistive nature. Such amplifiers are described in the book "Nanosecond Pulse
Technique ", pp 167-177, W. MEILING and F. STARY, Gordon
Breach Editors.

A partir de cet art antérieur connu en matière d'amplificateurs 5 contre-réaction résistive, il est possible d'imaginer Le montage de la figure 3. Cet amplificateur comprend un premier transistor 16 de type
PNP et un second transistor 18 de type NPN monts en cascade. Une résistance 20 et un condensateur 22 sont disposés en série entre le collecteur du transistor 18 et l'émetteur du transistor 16.From this known prior art in the field of resistive feedback amplifiers, it is possible to imagine the assembly of FIG. 3. This amplifier comprises a first transistor 16 of the type
PNP and a second transistor 18 NPN type cascaded. A resistor 20 and a capacitor 22 are arranged in series between the collector of transistor 18 and the emitter of transistor 16.

Un tel montage ne permet pas un couplage continu à cause du condensateur 22 figurant dans la chaîne de contre-réaction. De plus, cet amplificateur n'est pas compensé en température. Cet inconvénient peut cependant être réduit mais il reste un problème au niveau du réglage de zéro (en anglais "offset") qui n'est alors plus compensable. Ceci interdit L' l'utilisation d'un tel amplificateur pour les signaux ayant une composante continue non nulle comme par exemple Les signaux produits par des photodétecteurs au Germanium. Such an arrangement does not allow continuous coupling because of the capacitor 22 in the feedback chain. In addition, this amplifier is not temperature compensated. This disadvantage can however be reduced but there remains a problem in the setting of zero (in English "offset") which is no longer compensable. This prohibits the use of such an amplifier for signals having a non-zero DC component such as, for example, signals produced by Germanium photodetectors.

Le but de l'invention est de remédier aux inconvénients des amplificateurs linéaires selon l'art connu. Ce but est atteint par un amplificateur de structure nouvelle. Cet amplificateur comprend un premier et un deuxième transistors en cascade, un troisiè- me transistor formant avec le premier transistor une paire à transconductance, et une chaîne de contre-réaction formée d'un pont diviseur résistif. The object of the invention is to overcome the disadvantages of linear amplifiers according to the prior art. This goal is achieved by a new structure amplifier. This amplifier comprises first and second cascaded transistors, a third transistor forming with the first transistor a transconductance pair, and a feedback circuit formed of a resistive divider bridge.

Cette structure nouvelle pour un amplificateur linéaire à couplage continu est rendue possible par l'apparition de nouveaux transistors ayant un faible déphasage interne aux hautes fréquences et une bonne linéarité sur une bande passante très large. This new structure for a linear coupling amplifier is made possible by the appearance of new transistors having a small internal phase shift at high frequencies and good linearity over a very wide bandwidth.

Dans cet amplificateur, la chaine de contreréaction est à déphasage aussi réduit que le permet l'état de la technique. De même, les résistances du pont diviseur sont aussi purement résistives que possible, c'est-à-dire que leur inductance parasite série et leur capacité parasite parallèle sont aussi réduites que le permet l'état de la-technologie, et notamment de celle des résistances à f i lm mince. In this amplifier, the counter-reaction chain is phase-shifted as small as the state of the art allows. Likewise, the resistances of the divider bridge are as purely resistive as possible, that is to say that their series parasitic inductance and parallel parasitic capacitance are as small as the state of the technology, and in particular that of the state of the art, allows. Thin film resistors.

De manière précise, l'invention a pour objet un amplificateur linéaire à couplage continu, à faible bruit et à large bande passante comprenant un premier transistor, un deuxième transistor et un troisième transistor, la base du premier transistor constituant l'entrée de l'amplificateur et le collecteur du deuxième transistor sa sortie, la base du deuxième transistor étant reliée au collecteur du premier transistor et t'émetteur du troisième transistor étant relié à l'émetteur du premier transistor, les collecteurs et émetteurs desdits trois transistors étant polarisés, ledit amplificateur comprenant en outre une channe de contre-réaction résistive disposée entre le collecteur du deuxième transistor et la base du troisième transi s tor, ladite chaîne de contre-réaction comprenant un ensemble de résistances formant.un pont diviseur. Specifically, the subject of the invention is a linear, low-noise, high-bandwidth linear amplifier comprising a first transistor, a second transistor and a third transistor, the base of the first transistor constituting the input of the first transistor. amplifier and the collector of the second transistor output, the base of the second transistor being connected to the collector of the first transistor and the emitter of the third transistor being connected to the emitter of the first transistor, the collectors and emitters of said three transistors being polarized, said amplifier further comprising a resistive feedback channel disposed between the collector of the second transistor and the base of the third transistor, said feedback circuit comprising a set of resistors forming a divider bridge.

Par couplage continu, on entend que la bande passante comprend Les signaux continus. By continuous coupling is meant that the bandwidth comprises continuous signals.

Selon un mode de réalisation préféré, le premier transistor est de type PNP et le deuxième transistor de type NPN. Ce choix permet d'avoir un temps de montée très faible, de l'ordre de 1,5 ns. According to a preferred embodiment, the first transistor is of the PNP type and the second transistor of the NPN type. This choice makes it possible to have a very short rise time, of the order of 1.5 ns.

Selon un autre mode de réalisation préféré, le troisième transistor est identique au premier, afin d'assurer au mieux la compensation de la tension de décalage (ou d'offset) et la compensation en température. Cette compensation peut être pratiquement parfaite si ces transistors existent sous forme de paire sur un même circuit intégré. According to another preferred embodiment, the third transistor is identical to the first, in order to best ensure the compensation of the offset (or offset) voltage and the temperature compensation. This compensation can be practically perfect if these transistors exist in the form of a pair on the same integrated circuit.

Selon une caractéristique importante de l'invention, un moyen de réglage du zéro est prévu. Ce moyen agit sur Le courant de polarisation de base du troisième transistor et est réglé de sorte que la tensi on de sortie de l'amplificateur soit nulle en absence de signal en entrée de L'amplificateur. According to an important feature of the invention, a zero adjustment means is provided. This means acts on the base bias current of the third transistor and is set so that the output voltage of the amplifier is zero in the absence of an input signal from the amplifier.

Selon une caractéristique de l'invention, on réalise un amplificateur à deux étages en mettant en série deux amplificateurs comprenant chacun un premier transistor, un deuxième transistor, un troisième transistor et un pont diviseur résistif agencé comme indiqué ci-dessus. According to one characteristic of the invention, a two-stage amplifier is provided by putting in series two amplifiers each comprising a first transistor, a second transistor, a third transistor and a resistive divider bridge arranged as indicated above.

Selon une autre caractéristique de l'invention, on réalise un amplificateur à deux étages et on relie les émetteurs des deuxièmes transistors de chaque étage ainsi quelea base du troisième transistor du premier étage à la base du premier transistor du deuxième étage. On dispose également une ligne à retard sur la sortie du premier étage pour que le temps de transit d'un signal soit égal dans les deux étages. According to another characteristic of the invention, a two-stage amplifier is realized and the emitters of the second transistors of each stage and the base of the third transistor of the first stage are connected to the base of the first transistor of the second stage. There is also a delay line on the output of the first stage so that the transit time of a signal is equal in both stages.

L'amplificateur obtenu est à sorties symétriques et peut notamment être utilisé pour commander la déflexion verticale d'un faisceau, en oscilloscopie ou autre. The amplifier obtained is symmetrical outputs and can be used in particular to control the vertical deflection of a beam, oscilloscopically or otherwise.

Les caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre illustratif mais non limitatif, en référence aux dessins annexés, sur lesquels :
- les figures 1 à 3, déjà décrites, illustrent des amplificateurs linéaires selon L'art connu,
- la figure 4 représente la structure de base de l'amplificateur linéaire de l'invention,
- La figure 5 représente un mode de réalisation d'un amplificateur linéaire à deux étapes conforme à l'invention, et
- La figure 6 représente un mode de réalisation d'un amplificateur linéaire à sorties symétriques conforme à l'invention.The features and advantages of the invention will emerge more clearly from the description which follows, given by way of illustration but without limitation, with reference to the appended drawings, in which:
FIGS. 1 to 3, already described, illustrate linear amplifiers according to the prior art,
FIG. 4 represents the basic structure of the linear amplifier of the invention,
FIG. 5 represents an embodiment of a linear amplifier with two steps according to the invention, and
FIG. 6 represents an embodiment of a linear amplifier with symmetrical outputs according to the invention.

La structure de base de l'amplificateur li néaire de l'invention est représentée sur la figure 4. The basic structure of the linear amplifier of the invention is shown in FIG.

Cet amplificateur comprend principalement un premier transistor 24, ou transistor d'entrée, un deuxième transistor 26, ou transistor de sortie, un troisième transistor 28 et un pont diviseur 30.This amplifier mainly comprises a first transistor 24, or input transistor, a second transistor 26, or output transistor, a third transistor 28 and a divider bridge 30.

La base du premier transistor 24 est reliée à l'entrée E de l'amplificateur et son collecteur est relié à la base du second transistor. Le collecteur de ce dernier est reliée à la sortie S de l'amplificateur. The base of the first transistor 24 is connected to the input E of the amplifier and its collector is connected to the base of the second transistor. The collector of the latter is connected to the output S of the amplifier.

Les premier et deuxième transistors sont donc en cascade et délivrent sur la sortie S un signal amplifié du signal reçu sur l'entrée E.The first and second transistors are thus cascaded and deliver on the output S an amplified signal of the signal received on the input E.

Le troisiéme transistor 28 et le pont diviseur 30 constituent la chaîne de contre-réaction qui linéarise le gain de l'amplificateur. Le pont diviseur 30 comprend une résistance 32 entre le collecteur du deuxième transistor 26 et un noeud N et une résistance 34 entre le noeud N et la masse. Le troisième transi s tor 28 est relié par sa base au noeud N et par son émetteur à L'émetteur du premier transistor 24. The third transistor 28 and the divider bridge 30 constitute the feedback chain that linearizes the gain of the amplifier. The divider bridge 30 includes a resistor 32 between the collector of the second transistor 26 and a node N and a resistor 34 between the node N and the ground. The third transistor 28 is connected by its base to the node N and by its emitter to the emitter of the first transistor 24.

De plus, le montage comprend classiquement un certain nombre de résistances de polarisation et de condensateurs de découplage : une résistance 36 entre la base du premier transistor 24 et la masse, une résistance 38 entre les émetteurs des premier et troisie- me transistors 24, 28 et une source de tension +V, une résistance 40 entre le collecteur du deuxième transistor 26 et la source de tension +V, une résistance 42 entre le collecteur du premier transistor et une source de tension -V, une résistance 44 entre le collecteur du troisième transistor 28 et la source de tension -V, une diode Zener 46 entre l'émetteur du deuxième transistor 26 et la source de tension -V et des condensateurs 48, 50 respectivement entre le collecteur du troisième transistor 28 et la masse et entre l'émetteur du deuxième transistor 26 et la masse. In addition, the assembly conventionally comprises a certain number of biasing resistors and decoupling capacitors: a resistor 36 between the base of the first transistor 24 and the ground, a resistor 38 between the emitters of the first and third transistors 24, 28 and a voltage source + V, a resistor 40 between the collector of the second transistor 26 and the voltage source + V, a resistor 42 between the collector of the first transistor and a voltage source -V, a resistor 44 between the collector of the third transistor 28 and the voltage source -V, a Zener diode 46 between the emitter of the second transistor 26 and the voltage source -V and the capacitors 48, 50 respectively between the collector of the third transistor 28 and the ground and between the emitter of the second transistor 26 and the ground.

Dans le mode de réalisation de la figure 4,
Le transistor d'entrée est de type PNP et, concomitamment, Le transistor de sortie est de type NPN. Ceci permet d'avoir un temps de montée tres faible pour les signaux à pente négative, de l'ordre de 1,5 ns. Il est bien entendu toutefois que l'invention englobe aussi les amplificateurs selon la structure de l'invention et dont le transistor d'entrée est de type NPN. Le premier mode de réalisation est cependant préférable dans de nombreuses applications car il est difficile de trouver des transistors de sortie de type PNP à haute fréquence de transition pour signaux forts qui sont nécessaires lorsque le transistor d'entrée est de type NPN.In the embodiment of FIG.
The input transistor is of PNP type and, concomitantly, the output transistor is of the NPN type. This makes it possible to have a very low rise time for negative slope signals, of the order of 1.5 ns. It is understood, however, that the invention also encompasses the amplifiers according to the structure of the invention and whose input transistor is NPN type. The first embodiment is, however, preferable in many applications because it is difficult to find PNP high-frequency transition type output transistors for strong signals that are needed when the input transistor is of the NPN type.

La chaîne de contre-réaction fonctionne de la manière suivante. Une fraction de la tension de sortie est prélevée par le pont diviseur 30 sur l'émetteur du premier tran-sistor 24 à travers le troisième transistor 28 connecté en émetteur-suiveur. The feedback chain operates in the following manner. A fraction of the output voltage is picked up by the divider bridge 30 on the emitter of the first tran-sistor 24 through the third emitter-follower transistor 28 connected thereto.

Le montage en parallèle des premier et troi sième transistors 24, 28 offre l'avantage de compenser la tension de décalage de zéro ("offset") de la jonction base-émetteur du premier transistor 24, pour autant que les caractéristiques thermiques de ces deux transistors soient proches. Ainsi, il est préférable d'utiliser deux transistors identiques. Pour assurer une compensation optimale, on aura soin de choisir des transistors appariés, c'est-à-dire réalisés sur un même substrat et formant un seul circuit intégré. Le circuit
MD 4957 produit par Motorola et comprenant deux transistors PNP appariés de référence 2N 4957 est particu lièrement adapté à cet usage.The parallel connection of the first and third transistors 24, 28 offers the advantage of compensating for the zero offset voltage of the base-emitter junction of the first transistor 24, provided that the thermal characteristics of these two transistors are close. Thus, it is preferable to use two identical transistors. To ensure optimal compensation, care will be taken to choose paired transistors, that is to say, made on the same substrate and forming a single integrated circuit. The circuit
MD 4957 produced by Motorola and comprising two matched PNP transistors 2N 4957 is particularly suitable for this purpose.

On note sur la figure 4 que la tension du collecteur du premier transistor 24 est fixée par la jonction base-émetteur du deuxième transistpr 26. Ainsi, l'effet de Mille, qui consiste en une augmentation de la capacité base-émetteur, avec le gain en tension, est inexistant sur le deuxième transistor 26. Il s'ensuit qu'it n'y a pas de Limitation sur le gain en tension du premier transistor 24. It is noted in FIG. 4 that the collector voltage of the first transistor 24 is fixed by the base-emitter junction of the second transistor 26. Thus, the effect of Mille, which consists of an increase in the base-emitter capacitance, with the voltage gain, is non-existent on the second transistor 26. It follows that there is no limitation on the voltage gain of the first transistor 24.

En ce qui concerne te deuxième transistor 26, qui procure la plus grande partie du gain en tension, il convient d'utiliser un transistor ayant un produit gain-bande passante eleve. A titre d'exemple, on peut employer le transistor Non de référence BFR 91. With respect to the second transistor 26, which provides the bulk of the voltage gain, a transistor having a high gain-bandwidth product should be used. By way of example, reference transistor BFR 91 can be used.

Le tableau I indique, à titre purement illustratif, quelques transistors qui peuvent être employés avantageusement dans l'amplificateur de l'invention. Table I indicates, for purely illustrative purposes, a few transistors that can be used advantageously in the amplifier of the invention.

TABLEAU I

TABLE I

Type <SEP> Référence <SEP> Fréquence <SEP> courant <SEP> de <SEP> bruit
<tb> <SEP> de <SEP> tran- <SEP> collecteur
<tb> <SEP> sition <SEP> maximal
<tb> PNP <SEP> 2N4957 <SEP> 1,2 <SEP> GHz <SEP> 20 <SEP> mA <SEP> 3 <SEP> dB <SEP> à <SEP> 600MHz
<tb> PNP <SEP> BFR <SEP> 99 <SEP> 1,4 <SEP> GHz <SEP> 30 <SEP> mA <SEP> 2,4dB <SEP> à <SEP> 500MHz
<tb> PNP <SEP> BFQ <SEP> 23 <SEP> 5 <SEP> GHz <SEP> 35 <SEP> mA <SEP> 2,4dB <SEP> 8 <SEP> 500MHz
<tb> PNP <SEP> BFQ <SEP> 32 <SEP> 3,6 <SEP> 6Hz <SEP> 75 <SEP> mA <SEP> 3,8dB <SEP> à <SEP> 500MHz
<tb> NPN <SEP> BFY <SEP> 90 <SEP> 1,3 <SEP> 6Hz <SEP> 25 <SEP> mA <SEP> 4 <SEP> dB <SEP> à <SEP> 500MHz
<tb> NPN <SEP> BFR <SEP> 91 <SEP> 5 <SEP> 6Nz <SEP> 35 <SEP> mA <SEP> 1,9dB <SEP> à <SEP> 500MHz
<tb> NPN <SEP> BFR <SEP> 94 <SEP> 3,5 <SEP> 6Hz <SEP> 150 <SEP> mA <SEP> 8 <SEP> dB <SEP> à <SEP> 200MHz
<tb> NPN <SEP> BFR <SEP> 96 <SEP> 4,5 <SEP> 6Hz <SEP> 70 <SEP> oeA <SEP> 3,3dB <SEP> à <SEP> 500MHz
<tb> NPN <SEP> LT1001 <SEP> 3 <SEP> GHz <SEP> 200 <SEP> oeA <SEP> 2,5dB <SEP> à <SEP> 200MHz
<tb> NPN <SEP> BFW <SEP> 16 <SEP> 1,2 <SEP> 6Hz <SEP> 300 <SEP> mA <SEP> 46 <SEP> dB <SEP> à <SEP> 200MHz
<tb> NPN <SEP> BFR <SEP> 65 <SEP> 1,2 <SEP> 6Hz <SEP> 400 <SEP> mA <SEP> 8 <SEP> dB <SEP> à <SEP> 200MHz
<tb> NPN <SEP> BFT <SEP> 51 <SEP> 3 <SEP> GHz <SEP> 180 <SEP> mA <SEP> 9 <SEP> dB <SEP> à <SEP> 800MHz
<tb>
La réalisation de L'amplificateur de la figure 4 nécessite quelques précautions, qui sont connues de l'homme de l'art, si on désire que l'amplificateur ait une bonne stabilité. Il faut notamment limiter au mieux les capacités parallèles sur l'entrée de l'amplificateur et les inductances parasites entre la terre et les émetteurs des premier et troisième transistors.Type <SEP> Reference <SEP> Frequency <SEP> Current <SEP> of <SEP> Noise
<tb><SEP> of <SEP> tran- <SEP> collector
<tb><SEP> maximum <SEP>
<tb> PNP <SEP> 2N4957 <SEP> 1.2 <SEP> GHz <SEP> 20 <SEP> mA <SEP> 3 <SEP> dB <SEP> to <SEP> 600MHz
<tb> PNP <SEP> BFR <SEP> 99 <SEP> 1.4 <SEP> GHz <SEP> 30 <SEP> mA <SEP> 2.4dB <SEP> to <SEP> 500MHz
<tb> PNP <SEP> BFQ <SEP> 23 <SEP> 5 <SEP> GHz <SEP> 35 <SEP> mA <SEP> 2.4dB <SEP> 8 <SEP> 500MHz
<tb> PNP <SEP> BFQ <SEP> 32 <SEP> 3.6 <SEP> 6Hz <SEP> 75 <SEP> mA <SEP> 3.8dB <SEP> to <SEP> 500MHz
<tb> NPN <SEP> BFY <SEP> 90 <SEP> 1.3 <SEP> 6Hz <SEP> 25 <SEP> mA <SEP> 4 <SEP> dB <SEP> to <SEP> 500MHz
<tb> NPN <SEP> BFR <SEP> 91 <SEP> 5 <SEP> 6Nz <SEP> 35 <SEP> mA <SEP> 1.9dB <SEP> to <SEP> 500MHz
<tb> NPN <SEP> BFR <SEP> 94 <SEP> 3.5 <SEP> 6Hz <SEP> 150 <SEP> mA <SEP> 8 <SEP> dB <SEP> to <SEP> 200MHz
<tb> NPN <SEP> BFR <SEP> 96 <SEP> 4.5 <SEP> 6Hz <SEP> 70 <SEP> oeA <SEP> 3.3dB <SEP> to <SEP> 500MHz
<tb> NPN <SEP> LT1001 <SEP> 3 <SEP> GHz <SEP> 200 <SEP> oeA <SEP> 2.5dB <SEP> to <SEP> 200MHz
<tb> NPN <SEP> BFW <SEP> 16 <SEP> 1.2 <SEP> 6Hz <SEP> 300 <SEP> mA <SEP> 46 <SEP> dB <SEP> to <SEP> 200MHz
<tb> NPN <SEP> BFR <SEP> 65 <SEP> 1.2 <SEP> 6Hz <SEP> 400 <SEP> mA <SEP> 8 <SEP> dB <SEP> to <SEP> 200MHz
<tb> NPN <SEP> BFT <SEP> 51 <SEP> 3 <SEP> GHz <SEP> 180 <SEP> mA <SEP> 9 <SEP> dB <SEP> to <SEP> 800MHz
<Tb>
The embodiment of the amplifier of Figure 4 requires some precautions, which are known to those skilled in the art, if it is desired that the amplifier has good stability. In particular, it is necessary to limit at best the parallel capacitors on the input of the amplifier and the parasitic inductances between the earth and the emitters of the first and third transistors.

Pour les capacités parallèles, on admet par exemple une valeur limite de 5 pF au-delå de laquelle on ajoute des éléments résistifs en entrée de l'amplificateur pour éviter les oscillations dans le domaine des ondes UHF. Pour les inductances parasites, on les supprime en évitant les connexions des transistors sur le circuit imprimé mais en utilisant au contraire des supports en verre ou en téflon. On emploie d'autre part pour la résistance 38 une résistance à film métallique. For parallel capacitors, for example, a limit value of 5 pF is allowed beyond which resistive elements are added at the input of the amplifier to avoid oscillations in the UHF wave domain. For the parasitic inductances, they are suppressed by avoiding the connections of the transistors on the printed circuit, but instead using glass or Teflon supports. On the other hand, for the resistor 38, a metal film resistor is used.

Le demandeur a realisé un amplificateur conforme à la figure 4 comprenant un circuit MD 4957 pour les premier et troisieme transistors et un transistor
BFR 91 pour le deuxième transistor. Cet amplificateur a un gain en tension de 20 dB, une bande passante du continu à 220 Hz et un temps de montée inferieur à 1,5 ns.The applicant has realized an amplifier according to FIG. 4 comprising an MD circuit 4957 for the first and third transistors and a transistor
BFR 91 for the second transistor. This amplifier has a voltage gain of 20 dB, a continuous bandwidth of 220 Hz and a rise time of less than 1.5 ns.

Un amplificateur linéaire plus puissant est obtenu simplement en mettant en série plusieurs étages amplificateurs comme celui de la figure 4. On a repré senté un tel amplificateur linéaire à deux étages sur
La figure 5.A more powerful linear amplifier is obtained simply by putting in series several amplifying stages like that of FIG. 4. This two-stage linear amplifier has been represented on
Figure 5.

Les deux étages de l'amplificateur linéaire de cette figure sont reliés en série. Ces etages portent les références 100 et 200. Chaque étage a une structure identique à celle de l'amplificateur linéaire de la figure 4. Dans le premier et le second étages respectivement les éléments identiques à ceux de la figure 4 portent les mêmes références augmentées respectivement de 100 et 200. The two stages of the linear amplifier of this figure are connected in series. These stages bear the references 100 and 200. Each stage has a structure identical to that of the linear amplifier of FIG. 4. In the first and second stages respectively, the elements identical to those of FIG. 4 bear the same references respectively increased from 100 to 200.

Quelques autres éléments ont été ajoutés. Ces éléments sont classiques et n'appellent pas de commentaire particulier. On a notamment ajouté deux groupes 102 et 104 de diodes de protection en entrée du premier étage 100 pour limiter la tension positive ou négative du signal entrée. Par ailleurs, on a ajouté des condensateurs de découplage 106, 108, 110 et 112 dans le premier étage 100 et symétriquement des condensateurs de découplage 206, 208, 210 et 212 dans le second étage 200. Enfin, des inductances 114 et 116 pour le premier étage 100 et 214 et 216 pour le second étage 200 appor tent une isolation respectivement entre le premier et le second etages et entre le second étage et les sources de tension de polarisation +V et -V. Ces inductances constituent également un antiparasitage des lignes d'alimentation. Some other elements have been added. These elements are classic and do not call for any particular comment. In particular, two groups 102 and 104 of input protection diodes of the first stage 100 have been added to limit the positive or negative voltage of the input signal. Furthermore, decoupling capacitors 106, 108, 110 and 112 have been added in the first stage 100 and symmetrically decoupling capacitors 206, 208, 210 and 212 in the second stage 200. Finally, inductors 114 and 116 for the first stage 100 and 214 and 216 for the second stage 200 provide isolation respectively between the first and second stages and between the second stage and the + V and -V bias voltage sources. These inductors also constitute an interference suppression of the supply lines.

La presence du transistor 247 et de la résistance 245 dans le second étage 200 n'a d'autre origine qu'une contrainte pratique de réalisation. La diode
Zener 246 utilisée dans un amplificateur realisé par le demandeur et conforme à ta figure 5 est une diode de 400 mW, ce qui est insuffisant. On a donc ajouté le transistor 247 monté en amplificateur de courant à contre-réaction de tension (base reliée au collecteur à travers la diode Zener 246) pour simuler la diode 6V, 2W nécessaire au fonctionnement correct de l'ampLifica- teur.The presence of the transistor 247 and the resistor 245 in the second stage 200 has no other origin than a practical constraint of realization. The diode
Zener 246 used in an amplifier made by the applicant and in accordance with Figure 5 is a diode of 400 mW, which is insufficient. Thus transistor 247 mounted as a voltage feedback current amplifier (base connected to the collector through Zener diode 246) was added to simulate the 6V, 2W diode necessary for proper operation of the amplifier.

Selon une caractéristique de l'invention,
L'amplificateur comprend un moyen de réglage du zéro ("offset"). Ce moyen n'est pas prévu dans les amplificateurs linéaires à couplage continu connus car il est en général incompatible avec la compensation de temperature. La possibilité de régler le zéro et de compenser la température est donc un avantage de l'amplificateur de l'invention.According to one characteristic of the invention,
The amplifier comprises a means for setting the zero ("offset"). This means is not provided in known DC coupling linear amplifiers because it is generally incompatible with temperature compensation. The ability to adjust the zero and compensate the temperature is therefore an advantage of the amplifier of the invention.

Le moyen de réglage du zéro comprend essentiellement un rhéostat 52 dont les extrémités sont reliées aux lignes d'alimentation apportant les ten'sions +V et -V et dont le point milieu est relié à la base du transistor 128 de la channe de contre-réaction du premier étage. Cette liaison se fait par l'intermédiaire d'une résistance 54 en série et d'un condensateur de filtrage 56 en parallèle. Ce moyen de réglage permet d'agir sur le courant de base du troisieme transistor 128. The zero adjustment means essentially comprises a rheostat 52 whose ends are connected to the supply lines supplying the + V and -V connections and whose midpoint is connected to the base of the transistor 128 of the counter channel. reaction of the first stage. This connection is via a resistor 54 in series and a filter capacitor 56 in parallel. This adjustment means makes it possible to act on the basic current of the third transistor 128.

Du point de vue de la réalisation, de menues différences peu-vent apparaître entre les deux etages car les contraintes ne sont pas identiques. Ainsi, s'il est très important que les transistors 124 et 128 du premier étage aient des caractéristiques thermiques les plus proches possible pour assurer une bonne compensation en température, ce critère est moins important pour le second étage. Cet allégement de contrainte sur les transistors 124 et 128 est mis à profit pour augmenter le produit gain-bande passante par l'utilisation de deux transistors à fréquence de transition élevée tel que BFQ 32 (voir tableau I). From the point of view of the realization, small differences can appear between the two stages because the constraints are not identical. Thus, while it is very important that the transistors 124 and 128 of the first stage have thermal characteristics as close as possible to ensure good temperature compensation, this criterion is less important for the second stage. This constraint relief on transistors 124 and 128 is used to increase the gain-bandwidth product by the use of two transistors of high transition frequency such as BFQ 32 (see Table I).

Par ailleurs, dans le second étage, il importe que la fréquence de transition du transistor de sortie 226 reste importante pour une valeur de courant de coîl-ecteur au moins égale à 180 mA. Des transistors tels que BFT 51, BFR 94 ou LT1001 conviennent parfaitement (voir tableau I). Dans certains cas particuliers, on peut avoir recours à des transistors moins performants. Si, par exemple, L'amplificateur est sus- ceptible d'être mis en présence d'interférences radiofréquences, on emploie, par exemple, un transistor tel que 2N 3866, mais le temps de montée tombe alors à 4 ns. Furthermore, in the second stage, it is important that the transition frequency of the output transistor 226 remains high for a current value of the coilector of at least 180 mA. Transistors such as BFT 51, BFR 94 or LT1001 are perfectly suitable (see Table I). In some particular cases, it is possible to use less efficient transistors. If, for example, the amplifier is likely to be exposed to radio frequency interference, a transistor such as 2N 3866 is used, for example, but the rise time falls to 4 ns.

Le demandeur a réalisé un amplificateur linéaire à deux étages comme il vient d'être décrit. Ses caractéristiques sont les suivantes - bande passante du continu à 220 MHz, - gain en tension de 40 dB (20 dB par étage), - dynamique supérieure à 66 dB, - tension de sortie 8V crête à crête sous 50 ohms, - temps de montée inférieur à 1,5 ns, - bruit de 5,5 dB. The applicant has realized a two-stage linear amplifier as just described. Its characteristics are as follows: 220 MHz continuous bandwidth, - 40 dB voltage gain (20 dB per stage), - greater than 66 dB dynamic range, - 8V peak-to-peak output voltage at 50 ohms, - rise below 1.5 ns, - noise of 5.5 dB.

D'autres combinaisons d'étages amplificateurs élémentaires tels que celui de la figure 4 permettent d'obtenir d'autres amplificateurs linéaires. Other combinations of elementary amplifier stages such as that of FIG. 4 make it possible to obtain other linear amplifiers.

La figure 6 illustre un amplificateur linéaire à deux sorties symétriques, élaboré à partir de deux étages amplificateurs élémentaires.FIG. 6 illustrates a linear amplifier with two symmetrical outputs, developed from two elementary amplifier stages.

Ces étages portent les références générales 300 et 400. Dans ces étages, les éléments identiques à ceux des étages 100 et 200 de la figure 5 portent les mêmes références, au chiffre des centaines près. Les éléments dont la référence a 5 pour chiffre des centaines sont des éléments communs aux deux étages. Ils assurent la polarisation de l'émetteur du transistor de sortie 326, 426 de chaque étage. Ces éléments sont identiques aux éléments du deuxième étage 200 de l'amplificateur de la figure 5 portant les mêmes références, au chiffre des centaines près. These stages bear the general references 300 and 400. In these stages, the elements identical to those of the stages 100 and 200 of FIG. 5 bear the same references, to the number of hundreds. Elements with a reference number of 5 for hundreds are common to both floors. They provide the polarization of the emitter of the output transistor 326, 426 of each stage. These elements are identical to the elements of the second stage 200 of the amplifier of Figure 5 bearing the same references, to the number of hundreds.

Les deux étages sont reliés de la manière suivante. La base du premier transistor 324 du premier étage 300 est reliée à L'entrée E de l'amplificateur. The two floors are connected in the following manner. The base of the first transistor 324 of the first stage 300 is connected to the input E of the amplifier.

La base du premier transistor 424 du second étage 400 est reliée à la base du troisième transistor 328 du premier étage 300. Les deuxièmes transistors 326, 426 de chaque étage sont reliés par leurs émetteur-s ; ils sont en parallèle. Les collecteurs de ces transistors constituent les deux sorties de l'amplificateur.The base of the first transistor 424 of the second stage 400 is connected to the base of the third transistor 328 of the first stage 300. The second transistors 326, 426 of each stage are connected by their emitter s; they are in parallel. The collectors of these transistors constitute the two outputs of the amplifier.

Ces sorties ne sont pas symétriques. En effet, le signal délivré par le second étage 400 est en retard car le signal d'entrée de l'amplificateur doit traverser les transistors 324 et 328 avant d'arriver sur le second étage. Ce retard est compensé par une ligne à retard 600, par exemple une ligne coaxiale, disposée en sortie du premier étage 300. La longueur de la ligne est choisie de sorte que les signaux délivrés par chaque étage soient en phase. Les sorties symétriques sont référencées S1 et S2 sur la figure. These outputs are not symmetrical. Indeed, the signal delivered by the second stage 400 is late because the input signal of the amplifier must pass through the transistors 324 and 328 before arriving on the second stage. This delay is compensated by a delay line 600, for example a coaxial line, arranged at the output of the first stage 300. The length of the line is chosen so that the signals delivered by each stage are in phase. The symmetrical outputs are referenced S1 and S2 in the figure.

Une application typique de l'amplificateur de la figure 6 est la commande de déflexion verticale d'un oscilloscope dont le tube est à plaques distri buees. La référence 602 indique les plaques distribuées et les références 604 et 606 des inductances transmettant les signaux de commande aux plaques. A typical application of the amplifier of Figure 6 is the vertical deflection control of an oscilloscope whose tube is distributed plate. Reference 602 indicates the distributed plates and the references 604 and 606 of the inductors transmitting the control signals to the plates.

On a décrit l'amplificateur de l'invention en référence à des modes particuliers de réalisation mettant en oeuvre un ou deux étages amplificateurs. Il est bien entendu que l'invention couvre les amplificateurs comprenant un nombre quelconque d'étages reliés entre eux selon toute manière connue. The amplifier of the invention has been described with reference to particular embodiments implementing one or two amplifier stages. It is understood that the invention covers amplifiers comprising any number of stages interconnected in any known manner.

Claims

A linear low-noise, high-pass coupled linear amplifier characterized in that it comprises a first transistor (24), a second transistor (26) and a third transistor (28). The base of the first transistor constituting the input (E) of the amplifier and the collector of the second transistor output (S), the base of the second transistor being connected to the collector of the first transistor and the emitter of the third transistor being connected to the emitter of the first transistor , the collectors and emitters of said three transistors being polarized, said amplifier further comprising a resistive feedback circuit arranged between the collector of the second transistor and the base of the third transistor, said feedback circuit comprising a set of resistors forming a divider bridge (30).

2. Amplifier according to claim 1, characterized in that the first transistor (24) is PNP type and the second transistor (26) NPN type.

3. Amplifier according to any one of claims 1 and 2, characterized in that the third transistor (28) is identical to the first transistor (24).

An amplifier according to any one of claims 1 to 3, characterized in that it includes means (52) for adjusting the zero acting on the base bias current of the third transistor (128).

5. Multi-stage amplifier, characterized in that said stages are in series and in that each stage (100, 200) comprises a first transistor, a second transistor, a third transistor and a resistive-type divider bridge, said means each stage being arranged according to any one of claims 1 to 4.

6. Amplifier with symmetrical outputs, characterized in that it comprises a first and a second stage (300, 400), each consisting of a first transistor, a second transistor, a third transistor and a resistive-type divider bridge, said means of each stage being arranged according to any one of claims 1 to 4, in that the emitters of the second transistors (326, 426) of each stage are interconnected, in that The base of the third transistor of the first stage and the base of the first transistor of the second stage are interconnected, and in that a delay line (600) is arranged at the output of the first stage (300) so that the signals delivered by each floor are in phase.