FR2552949A1

FR2552949A1 - Squelch cascode circuit with dead zone

Info

Publication number: FR2552949A1
Application number: FR8415425A
Authority: FR
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1984-10-02
Filing date: 1984-10-02
Publication date: 1985-04-05
Also published as: FR2552949B1

Abstract

The present invention relates to a squelch cascode circuit for monolithic integrated circuit. A cascode circuit 50 contains a first JFET input amplifier stage 51, a second JFET transistor 54 and a circuit divider 60. The current is divided into two branches 59 and 61, the larger share bypasses 54 without hindering the prime function of the circuit. Application: obtainment of squelch circuits according to integrated circuit technology without requiring excessively vast dead zones.

Description

La présente invention est relative à un circuit cascode déparasité, compatible avec une construction de circuits intégrés monolithique et plus particulièrement avec un circuit cascode dans lequel l'élément cascode est un transistor à effet de champ en dérivation sur source commune, ce qui fait que le circuit est virtuellement silencieux et un système de division de courant pour shunter la plus grosse part de l'intensité arrivant au niveau d'entrée autour, de la cascode connue sous la dénomination commerciale usuelle "JFET", afin de diminuer de façon importante la zone morte nécessaire à l'exécution du circuit dans un circuit intégré monolithique. The present invention relates to a dewormed cascode circuit, compatible with a construction of monolithic integrated circuits and more particularly with a cascode circuit in which the cascode element is a field effect transistor in derivation on a common source, which means that the circuit is virtually silent and a current division system to shunt most of the intensity arriving at the input level around, from the cascode known under the usual commercial name "JFET", in order to significantly reduce the area life necessary for the execution of the circuit in a monolithic integrated circuit.

Le circuit cascode ou sous-circuit comprenant deux transistors bipolaires est connu depuis de nombreuses années. Les qualités principales de la configuration en cascode résident dans le fait que la résistance de sortie est très élevée et qu'il ne se produit pas de retour à haute fréquence entre la sortie et l'entrée par la capacité parasite ou la capacité à base collecteur du circuit intégré ainsi qu'on le voit dans une configuration du type émetteur commun ou similaire.La forte impédance d'entrée que l'on peut obtenir est particulièrement utile pour obtenir la désensibilisation des alimentations en tension référence de polarisation et pour obtenir de gros gains de tension par un seul niveau d'amplification avec une charge active PNP
Un autre problème important des circuits d'amplification et autres, à un seul étage , réside dans le fait que la capacité restreint la vitesse à laquelle peuvent vibrer les tensions d'un circuit, du fait que l'impédance ou l'intensité d'excitation sont finies. Lorsque la capacité est excitée par la résistance d'une source finie, vous observez un comportement de charge RC. alors que la capacité excitée par une source de courant conduit à des formes d'onde à vitesse de saut limitée.En règle générale, la diminution de l'impédance de source et des capacités de charge, et l'augmentation des courants d'excitation dans un circuit accélèrent les choses. Toutefois, il existe certaines subtilités liées à la capacité de retour et à la capacité d'entrée qui méritent qu'on s'y arrête. The cascode circuit or sub-circuit comprising two bipolar transistors has been known for many years. The main qualities of the cascode configuration reside in the fact that the output resistance is very high and that there is no high-frequency return between the output and the input by the parasitic capacitance or the capacitor with collector base. of the integrated circuit as seen in a configuration of the common emitter type or similar. The high input impedance that can be obtained is particularly useful for obtaining the desensitization of the bias reference voltage supplies and for obtaining large voltage gains by a single amplification level with an active PNP load
Another important problem with single-stage amplifier and other circuits is that the capacitance restricts the speed at which the voltages of a circuit can vibrate, due to the fact that the impedance or intensity of excitement are over. When the capacity is excited by the resistance of a finite source, you observe an RC load behavior. whereas the capacitance excited by a current source leads to waveforms with limited jump speed. As a general rule, the decrease in source impedance and load capacities, and the increase in excitation currents in a circuit speed things up. However, there are certain subtleties linked to the return capacity and the entry capacity which are worth stopping at.

Le plus sérieux de ces problèmes est celui de la capacité de jonction. La capacité de sortie CL forme une constante de temps avec la résistance de sortie RL pour donner un démarrage de pondération pour une fréquence R = CL. Ceci s'applique également à la capacité d'entrée en association avec l'impé dance de source R . La capacité à base collecteur Ccb constitue
s un autre problème. L'amplificateur a un certain gain d'ensemble Gv, de sorte que même une faible vibration de tension à l'entrée donne naissance à une vibration fortement amplifiée et une sortie inversée du collecteur.Cela signifie que la source du signal voit une intensité par C cb égale à un gain de tension de sortie plus 1 (G + 1) fois autant que si la capacité à base collecteur Ccb était connectée entre base et sol, de telle sorte que, pour ce qui concerne les calculs de la fréquence de pondération d'entrée, la capacité de retour se comporte comme un condensateur de valeur Ccb (Gv + 1), où Gv est le gain de tension d'ensemble de l'amplificateur. On appelle "effet Miller" cette augmentation effective de Ccb. Elle l'emporte souvent sur la caractéristique de pondération des amplificateurs puisque une capacité de retour type représente plusieurs fois sa valeur effective à la terre. I1 existe plusieurs méthodes pour éliminer l'effet Miller et l'une des méthodes le plus efficace trouvée à ce jour consiste à monter dans le circuit un élément cascode.Un autre problème présenté par les circuits connus à ce jour, y compris -ceux dans lesquels on a un amplificateur caractéristique à un seul étage porte sur le fait que toute insertion d'un dispositif sur la trajectoire du signal, entre l'entrée et la sortie, apporte un supplément de bruit et cela est vrai tout aussi bien de l'élément cascode courant. Par conséquent, même si l'on ajoute un élément cascode pour diminuer l'effet Miller, il est possible que l'augmentation importante du bruit rende cette addition moins souhaitable. Nombreux jusqu'à présent ont été ceux qui ont tenté de résoudre le problème en déterminant lequel, entre un transistor bipolaire ou un transistor à effet de champ en dérivation
JFET, est le moins bruyant.Généralement, c'est le JFET qui s'avère présenter la valeur de bruit minimal la plus basse dans la plupart des tests d'impédance de source, pour des impédances comprises entre 100 K et 100 M et par conséquent il est relativement inégalé pour des impédances de source élevées. Cependant, pour les valeurs d'impédance basses, et plus particulièrement en-dessous de 5 K, les transistors bipolaires sont habituellement plus satisfaisants.The most serious of these problems is that of junction capacity. The output capacity CL forms a time constant with the output resistance RL to give a weighting start for a frequency R = CL. This also applies to the input capacity in association with the source impedance R. The Ccb collector-based capacity constitutes
There's another problem. The amplifier has a certain overall gain Gv, so that even a weak voltage vibration at the input gives rise to a highly amplified vibration and an inverted output from the collector. This means that the signal source sees an intensity by C cb equal to an output voltage gain plus 1 (G + 1) times as much as if the capacitor with base collector Ccb were connected between base and ground, so that, as regards the calculations of the weighting frequency input, the return capacity behaves like a capacitor with a value Ccb (Gv + 1), where Gv is the overall voltage gain of the amplifier. This effective increase in Ccb is called "Miller effect". It often prevails over the weighting characteristic of the amplifiers since a typical return capacity represents several times its effective value to earth. There are several methods to eliminate the Miller effect and one of the most effective methods found to date is to mount a cascode element in the circuit. Another problem presented by circuits known to date, including -these in which one has a characteristic amplifier with only one stage relates to the fact that any insertion of a device on the path of the signal, between the entry and the exit, brings an additional noise and this is true as well of the current cascode element. Therefore, even if we add a cascode element to decrease the Miller effect, it is possible that the significant increase in noise makes this addition less desirable. Many have so far attempted to solve the problem by determining which, between a bipolar transistor or a field effect transistor in shunt
JFET is the least noisy. Generally, JFET is found to have the lowest minimum noise value in most source impedance tests, for impedances between 100 K and 100 M and therefore it is relatively unmatched for high source impedances. However, for low impedance values, and more particularly below 5 K, the bipolar transistors are usually more satisfactory.

Cependant, même avec des circuits cascode dans lesquels un transistor JFET sert à la fois pour l'étage d'amplitude unique et pour l'élément cascode, il demeure des problèmes considérables en particulier lorsque l'on veut pouvoir ramener la structure des circuits ou sous-circuits à un circuit intégré monolithique car le JFET nécessite habituellement une zone morte très vaste et relativement ineffective pour pouvoir transporter l'intensité d'entrée nécessaire, ce qui fait qu'il est économiquement prohibitif, voire impossible de ramener la structure cascode JFET à une construction intégrée monolithique. However, even with cascode circuits in which a JFET transistor is used both for the single amplitude stage and for the cascode element, there remain considerable problems in particular when it is desired to be able to bring the structure of the circuits or sub-circuits to a monolithic integrated circuit because the JFET usually requires a very large and relatively ineffective dead zone to be able to transport the necessary input intensity, which makes it economically prohibitive or even impossible to bring back the JFET cascode structure to a monolithic integrated construction.

Les problèmes explicités ci-dessus et autres problèmes connus jusqu'à présent sont résolus dans les circuits de la présente invention qui offre un système très simple permettant d'obtenir un circuit ou sous-circuit cascode déparasité pouvant etre réalisé de façon sure et efficace sous forme de circuit intégré monolithique. The problems explained above and other problems known up to now are solved in the circuits of the present invention which offers a very simple system making it possible to obtain a dewormed cascode circuit or sub-circuit which can be carried out safely and effectively under form of monolithic integrated circuit.

La présente invention fait connaître un circuit ou sous-circuit amplificateur cascode virtuellement silencieux pouvant être réalisé dans des circuits intégrés monolithiques avec des dimensions ou zones mortes raisonnables. Selon une forme préférée de réalisation, un transistor à effet de champ en dérivation d'entrée JFET fournit une entrée de circuit et un étage cascode JFET associé fonctionnellement entre l'étage d'amplification d'entrée JFET et la sortie de circuit pour éliminer de façon substantielle tous les bruits de circuits. Un dispositif de dérivation de courant est prévu, pour diviser l'intensité en deux branches au moins et dériver la plus grande part de l'intensité du circuit en contournant l'élément cascode JFET de manière à réduire de façon significative les dimensions de la zone morte nécessaire pour pouvoir réaliser le JFET cascode sous forme de circuit intégré monolithique, de telle sorte que cette construction devienne ralisable. The present invention discloses a virtually silent cascode amplifier circuit or sub-circuit which can be produced in monolithic integrated circuits with reasonable dimensions or dead zones. According to a preferred embodiment, a JFET input shunt field effect transistor provides a circuit input and a JFET cascode stage operatively associated between the JFET input amplification stage and the circuit output to eliminate from substantially all circuit noise. A current bypass device is provided, to divide the intensity into at least two branches and derive most of the intensity of the circuit by bypassing the JFET cascode element so as to significantly reduce the dimensions of the area required to be able to carry out the JFET cascode in the form of a monolithic integrated circuit, so that this construction becomes achievable.

Les systèmes de dérivation peuvent consister en un réflecteur d'intensité associé activement en rétroaction avec le JFET casode; un circuit du type réflecteur d'intensité activement associé avec la source de courant du
JFET cascode pour servir de diviseur de courant pour partager 31'intensité en deux branches au moins, la plus grosse partie de l'intensité ignorant le JFET cascode pour alimenter la zone morte minimale nécessaire pour la réalisation dun circuit int tégré monolithique; un système source de courant pour faire passer la plus grande part de 11 intensité autour de l'étage cascode JFET; et un système diviseur de courant pour la formation de deux voies ou davantage de manière que la plus grosse part du courant ignore le transistor cascode JFET et qu'une zone morte relativement restreinte suffise pour la construction de ce circuit sous forme d'un circuit intégré monolithique.Bypass systems can consist of an intensity reflector actively associated in feedback with the casode JFET; an intensity reflector type circuit actively associated with the current source of the
JFET cascode to serve as a current divider to divide the intensity into at least two branches, most of the intensity ignoring the JFET cascode to supply the minimum dead zone necessary for the creation of an integrated monolithic circuit; a current source system for passing most of the intensity around the JFET cascode stage; and a current divider system for forming two or more channels so that most of the current ignores the JFET cascode transistor and that a relatively small dead zone is sufficient for the construction of this circuit in the form of an integrated circuit monolithic.

Le circuit prévoit aussi une méthode permettant de supprimer le bruit sur un amplificateur à cascode comportant au moins un élément cascode transistor bipolaire, et y compris le remplacement de l'élément cascode bipolaire par un élément cascode JFET et le montage de l'élément cascode JFET entre l'étage d'amplification d'entrée et la sortie circuit. Est également prévue la phase de l'insertion d'un
JFET pour constituer l'étage de l'amplificateur d'entrée, de même que la phase de dérivation de l'intensité à partir de entrée JFET de sorte que la plus grosse partie de celle-ci contourne l'élément cascode JEET pour permettre à ce dernier d'être réalisé selon une technologie de circuit imprimé monolithique avec une zone morte raisonnable-. The circuit also provides a method for suppressing noise on a cascode amplifier comprising at least one bipolar transistor cascode element, and including replacing the bipolar cascode element with a JFET cascode element and mounting the JFET cascode element. between the input amplification stage and the circuit output. The phase of the insertion of a
JFET to constitute the stage of the input amplifier, as well as the phase of derivation of the intensity from JFET input so that the largest part of it bypasses the JEET cascode element to allow the latter to be produced using a monolithic printed circuit technology with a reasonable dead zone.

Une méthode est également prévue pour l'amélioration d'un circuit amplificateur cascode en utilisant un nombre "x" d'étages d'amplification et en introduisant un élément cascode JFET à chaque étage, puis en dérivant le courant dans chacun des "x" étages, en évitant les éléments cascode JFET pour diminuer la zone morte nécessaire et permettre la construction du circuit selon la technologie des circuits intégrés monolithiques. De même, cette méthode peut comprendre la phase du dosage des intensités durant la phase de déviation et similaire. A method is also provided for improving a cascode amplifier circuit by using a number "x" of amplification stages and by introducing a JFET cascode element on each stage, then by deriving the current in each of the "x" stages, avoiding the JFET cascode elements to reduce the necessary dead zone and allow the construction of the circuit according to the technology of monolithic integrated circuits. Likewise, this method can include the phase of the dosage of intensities during the deviation phase and the like.

La présente invention permet: premiè rement, la construction d'un circuit ou sous-circuit cascode, avec utilisation d'un élément cascode JFET pour que le circuit soit relativement silencieux, deuxièmement: permet d'utiliser un élément cascode JFET alors que normalement celui-ci nécessiterait une zone morte trop vaste pour qu'on puisse l'employer, ceci par dérivation de la plus grosse part de l'intensité autour de l'élément cascode JFET, si bien que le circuit peut etre alors construit sous forme de circuit intégré monolithique, troisièmement, l'invention fournit un système pour associer les répartiteurs de courant avec une cascode JFET fournissant une facilité de polarisation sur le point où la tension de source-porte du JFET cascode peut être élevée à un niveau tel qu'il suffise à lui seul à alimenter l'amplificateur en fonctionnement normal. The present invention allows: firstly, the construction of a cascode circuit or sub-circuit, with the use of a JFET cascode element so that the circuit is relatively silent, secondly: allows the use of a JFET cascode element whereas normally that - this would require a too large dead zone to be able to use it, this by derivation of most of the intensity around the element JFET cascode, so that the circuit can then be built in the form of a circuit integrated monolithic, thirdly, the invention provides a system for associating current distributors with a JFET cascode providing ease of bias on the point where the source-gate voltage of the JFET cascode can be raised to a level sufficient alone to power the amplifier in normal operation.

Le dessin annexé, donné à titre d'exemple non limitatif permettra de mieux comprendre les caractéristiques de l'invention. The appended drawing, given by way of nonlimiting example, will allow a better understanding of the characteristics of the invention.

Figure 1: représente un circuit cascode du type précédemment connu comportant un étage d'entrée avec JFET et un élément cascode comprenant un transistor bipolaire. Figure 1: shows a cascode circuit of the previously known type comprising an input stage with JFET and a cascode element comprising a bipolar transistor.

Figure 2: circuit cascode amélioré fournissant un étage cascode virtuellement silencieux, comprenant un étage entrée JFET et un élément cascode JFET. Figure 2: improved cascode circuit providing a virtually silent cascode stage, including a JFET input stage and a JFET cascode element.

Figure 3: premier circuit cascode modifié comprenant un étage amplificateur d'entrée JFET, un élément cascode JFET et un étage réflecteur intensité et
Figure 4: deuxième circuit cascode modifié, comprenant un étage entrée JFET, un élément cascode JFET, et un circuit du type réflecteur intensité associés entre eux fonctionnellement.Figure 3: first modified cascode circuit comprising a JFET input amplifier stage, a JFET cascode element and an intensity reflector stage and
Figure 4: second modified cascode circuit, comprising a JFET input stage, a JFET cascode element, and a circuit of the intensity reflector type associated with each other functionally.

Le couplage par circuit cascode représenté en figure 1 est bien connu pour les nombreux avantages qu'il présente, amélioration du signal de sortie et tensions de polarisation pour étage d'amplificateur. Cependant, on sait aussi que l'insertion d'un dispositif quelconque sur le parcours des signaux entre l'entrée et la sortie de circuit apporte un supplément de bruit et cela est vrai aussi pour l'élément cascode commun.Toutefois, l'élément cascode commun est indispensable sur de nombreux circuits pour supprimer l'effet
Miller, pour assurer une résistance de sortie élevée et pour garantir qu'il n'y aura pas de réaction à haute fréquence entre la sortie et l'entrée par l'intermédiaire de la capacité parasite.La figure 1 représente un premier circuit cascode 10 déjà connu, comportant un transistor à effet de champ connexion Nvoies source commune JFET 11 servant d'amplificateur d'entrée mono-étage. L'électrode-porte de HFET 11 est couplée directement sur l'entrée de circuit Exil2 désignée par le numéro de référence 12, tandis que la décharge est mise directement à la terre. L'électrode source du JFET 11 est connectée sur 13.Coupling by cascode circuit shown in FIG. 1 is well known for the numerous advantages it presents, improvement of the output signal and bias voltages for amplifier stage. However, we also know that the insertion of any device on the signal path between the input and the output of the circuit brings additional noise and this is also true for the common cascode element. common cascode is essential on many circuits to remove the effect
Miller, to ensure a high output resistance and to guarantee that there will be no high frequency reaction between the output and the input via the parasitic capacitance. Figure 1 represents a first cascode circuit 10 already known, comprising a JFET 11 common source connection field effect transistor NF serving as a single-stage input amplifier. The HFET gate electrode 11 is directly coupled to the Exil2 circuit input designated by the reference number 12, while the discharge is grounded directly. The source electrode of JFET 11 is connected to 13.

Un transistor bipolaire NPN 14 est monté en cascode avec le JFET 11 comme dit ci-après. L'électrode émetteur du transistor 14 est couplée directement sur la connexion 13 tandis que la connexion 13 est connectée par l'intermédiaire de la source d'intensif inbl5 à une connexion 16. La connexion 16 est raccordée directement à la base du transistor 14 et à l'entrée de la source de tension enbl7 dont la borne opposée est connectée à la source de tension polarisée Vb dont la borne opposée est mise à la terre. Le collecteur du transistor 14 est connecté directement à la connexion 21 et la connexion 13 est connecté par l'intermédiaire de la source de courant i 19 à la connexion 21.Celle-ci est connectee par le con
nc ducteur de sortie 22 sur le sortie de circuit eo désignée par le repère 23 et, par l'intermédiaire d'une impédance de charge 24 à une source de potentiel V+25
Dans la figure 1, la source de potentiel V+ est désignée par le repère 25, la source du potentiel polarisé est désignée par Vb et le flux d'intensité est indiqué par I1 dans la résistance de charge 24, par Ib dans la connexion 16 sur la base du transistor 14 et l'intensité Ib circulant de la connexion 13 vers l'électrode de source du
JFET 11. La tension de sortie E est portée par la jonction
o base collecteur du transistor bi-polaire 14 à la place de la jonction sor-cëdarge du dispositif amplificateur JFET. Par voie de conséquence, le courant de capacité d'entrée et le courant de fuite d'entrée peuvent etre fortement diminués par rapport au circuit source commune simple. Pour déterminer la part de bruit imputable à l'élément cascode comprenant le transistor NPN 14, ses sources de bruit sont portées dans la figure 1 et une étude démontre que l'intensité qui parvient à l'impédance de charge 24 est donnée par l'équation: = 1d d Ib + inb + en / Ro1 = Id lu Ib + inb dans laquelle R01 est la résistance de sortie du transistor
JFET 11. Le bruit du courant propre du transistor bipolaire 14 est donné par inb et il demeure sous forme de terme.significatif dans la charge de courant, détériorant ainsi la performance de bruit du circuit figure 1 d'un type déjà connu.An NPN bipolar transistor 14 is cascaded with the JFET 11 as described below. The emitter electrode of transistor 14 is coupled directly to connection 13 while connection 13 is connected via the source of intensive inbl5 to a connection 16. Connection 16 is connected directly to the base of transistor 14 and at the input of the voltage source enbl7, the opposite terminal of which is connected to the polarized voltage source Vb, the opposite terminal of which is earthed. The collector of transistor 14 is connected directly to connection 21 and connection 13 is connected via current source i 19 to connection 21, which is connected by the con
nc output conductor 22 on the circuit output eo designated by the reference 23 and, via a load impedance 24 to a source of potential V + 25
In FIG. 1, the source of potential V + is designated by the reference 25, the source of the biased potential is designated by Vb and the intensity flux is indicated by I1 in the load resistor 24, by Ib in the connection 16 on the base of transistor 14 and the intensity Ib flowing from connection 13 to the source electrode of
JFET 11. The output voltage E is carried by the junction
o collector base of the bi-polar transistor 14 in place of the sor-cedarge junction of the JFET amplifier device. Consequently, the input capacitance current and the input leakage current can be greatly reduced compared to the simple common source circuit. To determine the share of noise attributable to the cascode element comprising the NPN transistor 14, its noise sources are shown in FIG. 1 and a study shows that the intensity which reaches the load impedance 24 is given by the equation: = 1d d Ib + inb + en / Ro1 = Id lu Ib + inb in which R01 is the output resistance of the transistor
JFET 11. The noise of the natural current of the bipolar transistor 14 is given by inb and it remains in the form of significant term in the current load, thus deteriorating the noise performance of the circuit FIG. 1 of a type already known.

Etant donné que l'un des objets de la présente invention consiste à fournir un circuit ou sous-circuit cascode virtuellement silencieux avec une bonne efficacité de zone morte, il s'avéra que l'utilisation d'un transistor JFET à n-canaux pour l'élément cascode fraisait disparaltre l'essentiel de l'erreur de bruit décrite ci-dessus, ainsi qu'on le verra en se référant à la figure 2. La figure 2 représente un deuxième circuit ou sous-circuit cascode 30, présentant un seul niveau d'amplification d'entrée, comprenant un premier JFET 31 à n-canaux , et un élément cascode comprenant un deuxième JFET 34 à n-canaux. L'électrode de porte du JFET 31 est couplée directement pour recevoir le signal d'entrée E., désigné par le repère 32 et l'électrode décharge est mise directement à la terre.L'électrode de source du JFET 31 est connectée directement sur la connexion 33, laquelle est connectée directement sur l'électrode décharge de la cascode JFET 34. L'électrode de porte du JFET 34 est connectée, via le conducteur 40 à la connexion 35. La connexion 35 est connectée à la borne positive d'une source de potentiel polarisé Vb désignée par le repère 36, dont la borne négative est mise direc tement à la terre. Une source de courant i 37 estbranchée
ng entre la connexion 35 et une connexion de sortie 38, comme décrit ci-après. La jonction de l'électrode anode du JFET 34 et l'électrode de source du JFET 31 prise sur la connexion 33 est connectée par l'intermédiaire de la source de courant ind désignée par le repère 41 sur la connexion 42 qui est également connectée directement sur l'électrode de source de JFET 34.La connexion 42 est connectée directement sur la connexion 38, laquelle est elle-même connectée directement sur la sor tie E du circuit de tension, désignée par le repère 39.Since one of the objects of the present invention is to provide a virtually silent cascode circuit or subcircuit with good dead zone efficiency, it has been found that the use of an n-channel JFET transistor for the cascode element milled away most of the noise error described above, as will be seen with reference to FIG. 2. FIG. 2 represents a second cascode circuit or sub-circuit 30, presenting a single input amplification level, comprising a first n-channel JFET 31, and a cascode element comprising a second n-channel JFET 34. The door electrode of JFET 31 is directly coupled to receive the input signal E., designated by the reference 32 and the discharge electrode is directly earthed. The source electrode of JFET 31 is connected directly to the connection 33, which is connected directly to the discharge electrode of the JFET cascode 34. The door electrode of the JFET 34 is connected, via the conductor 40 to the connection 35. The connection 35 is connected to the positive terminal of a source of polarized potential Vb designated by the reference 36, the negative terminal of which is directly earthed. A current source i 37 is connected
ng between connection 35 and an output connection 38, as described below. The junction of the anode electrode of JFET 34 and the source electrode of JFET 31 taken on connection 33 is connected by means of the current source ind designated by the mark 41 on connection 42 which is also directly connected on the source electrode of JFET 34. Connection 42 is connected directly to connection 38, which is itself connected directly to output E of the voltage circuit, designated by the reference 39.

o
Simultanément, la connexion 42 est connectée à l'une des bornes d'une impédance de charge 43 dont l'autre borne est connectée à une source de potentiel V+ repère 44.o
Simultaneously, connection 42 is connected to one of the terminals of a load impedance 43, the other terminal of which is connected to a source of potential V + reference 44.

Par conséquent, il faut analyser quelle est la part de l'élément cascode JFET 34 dans le circuit 30 pour déterminer son action sur le bruit. L'intensité de charge selon la figure 3 peut être donnée par l'équation:
1î = 1d + I + i + e = 1b
g = in + ng + ing nYRoî dans laquelle I1 est à nouveau l'intensité traversant l'impédance de charge 43, I représente le courant qui provient du
g circuit du JFET 34 et 1d est le courant de JFET 34. Toutefois, dans ce cas le bruit comparable fourni au courant de charge par l'élément cascode est simplement celui du courant de fuite du circuit cascode Ig, lequel est négligeable en comparaison avec le bruit de 1d et de ce fait, il est démontré que l'utilisation d'un étage d'entrée JFET associé à un étage cascode
JFET fait disparaître de façon importante tous les bruits d'intensité du circuit cascode.Consequently, it is necessary to analyze what is the part of the JFET cascode element 34 in the circuit 30 to determine its action on the noise. The charge intensity according to Figure 3 can be given by the equation:
1î = 1d + I + i + e = 1b
g = in + ng + ing nYRoî in which I1 is again the intensity crossing the load impedance 43, I represents the current which comes from the
g circuit of JFET 34 and 1d is the current of JFET 34. However, in this case the comparable noise supplied to the load current by the cascode element is simply that of the leakage current of the cascode circuit Ig, which is negligible in comparison with noise of 1d and therefore, it is shown that the use of a JFET input stage associated with a cascode stage
JFET makes disappear in a significant way all the noises of intensity of the cascode circuit.

Cependant, l'utilisation du JFET 34 sous forme d'élément cascode dans des circuits integres monolithiques présente l'inconvénient de nécessiter une zone morte plus vaste. Du fait que la cascode doit conduire le même niveau d'intensité que le système amplificateur ou le transistor
JFET 31, la zone morte qui lui correspond doit être la même ou, dans bien des cas, elle doit être plus grande. I1 faut également de très grandes zones JFET lorsque l'on souhaite une amplification à gain fort et bruit faible et si l'on remplaçait tout simplement le système cascode à transistor bipolaire par un système cascode à transistor JFET, les conséquence sur la zone morte seraient très importantes et de nature à rendre inintéressante du point de vue économique la réalisation du circuit sous forme d'un circuit intégré monolithique. C'est pour surmonter cette difficulté que le circuit cascode modifié 50 de la figure 3 a été conçu.However, the use of JFET 34 as a cascode element in monolithic integrated circuits has the drawback of requiring a larger dead zone. Because the cascode must conduct the same level of intensity as the amplifier system or the transistor
JFET 31, the dead zone corresponding to it must be the same or, in many cases, it must be larger. I1 also need very large JFET zones when an amplification with high gain and low noise is desired and if one simply replaced the cascode system with bipolar transistor by a cascode system with JFET transistor, the consequences on the dead zone would be very important and likely to make it uninteresting from an economic point of view the construction of the circuit in the form of a monolithic integrated circuit. It is to overcome this difficulty that the modified cascode circuit 50 of FIG. 3 was designed.

Dans-la figure 3, le circuitcascode 50 est représenté comme contenant un premier étage d'amplification d'entrée à n-canaux 51, un second transistor JFET à n-canaux 54 servant d'élément cascode, et un circuit diviseur d'intensité représenté par le repère 60. L'électrode de porte du
JFET 51 est connectée sur l'entrée de circuit E. repère 51 et l'électrode décharge de JFET 51 est mise directement à la terre. La source d'alimentation du JFET 51 est connectée sur la connexion 53 et celle-ci est connectée directement sur l'électrode décharge de l'élément cascode JFET 54. L'électrode de porte du JFET 54 est connectée directement sur la borne positive de la source de potentiel Vb 55 dont la borne négative est mise directement à la terre.L'électrode de source du JFET 54 est connectée au conducteur 59.In FIG. 3, the circuitascode 50 is represented as containing a first amplification stage with n-channel input 51, a second JFET transistor with n-channels 54 serving as cascode element, and an intensity divider circuit represented by the reference 60. The door electrode of the
JFET 51 is connected to the circuit input E. reference 51 and the JFET 51 discharge electrode is directly earthed. The power source of JFET 51 is connected to connection 53 and this is connected directly to the discharge electrode of the cascode element JFET 54. The door electrode of JFET 54 is connected directly to the positive terminal of the potential source Vb 55, the negative terminal of which is directly earthed. The source electrode of the JFET 54 is connected to the conductor 59.

Le circuit diviseur d'intensité 60 comprend un premier transistor bipolaire PNP 56 et un deuxième transistor bipolaire PNP 57 dont la configuration est celle d'un réflecteur de courant. Dans le circuit réflecteur de courant 60, l'électrode de base du premier transistor 56 est directement couplée à l'électrode de base du deuxième transistor 57 et les électrodes de base sont ensemble couplées par un conducteur 58 au conducteur 59 à ltélectrode de source du JFET 54.La connexion 53 sur la sortie d'intensité JFET 54 est directement connectée sur l'électrode collecteur du transistor 57 et les électrodes-émetteur des premier et deuxième transistors bipolaires 56, 57 sont ensemble couplées sur la connexion 62 et connectées par l'intermédiaire du conducteur de sortie 63 sur la sortie de circuit E0 repère 64, elle est également connectée par une impédance de charge 65 à une source de potentiel V+ repère 66. The intensity divider circuit 60 comprises a first bipolar PNP transistor 56 and a second bipolar PNP transistor 57 whose configuration is that of a current reflector. In the current reflector circuit 60, the base electrode of the first transistor 56 is directly coupled to the base electrode of the second transistor 57 and the base electrodes are together coupled by a conductor 58 to the conductor 59 at the source electrode of the JFET 54.The connection 53 on the intensity output JFET 54 is directly connected to the collector electrode of transistor 57 and the emitter electrodes of the first and second bipolar transistors 56, 57 are together coupled on connection 62 and connected by l intermediary of the output conductor 63 on the circuit output E0 item 64, it is also connected by a load impedance 65 to a source of potential V + item 66.

On remarquera que le rapport réflecteur d'intensité est réglé pour n:l et l'intensité correspondante dans la branche 59 est donnée par Id/n+l, tandis que l'intensité dans la seconde branche 61 est donnée par l'équa- tion nIb/n+l. Le réflecteur de courant 60 représente une déviation d'intensité ou un circuit diviseur d'intensité qui dévie ou détourne le courant autour de l'élément cascode JFET 54, sans nuire à la fonction première du circuit. Par le dosage du réflecteur de courant pour une valeur n:l pour des niveaux de courant de n à 1 comme précédemment indiqué, la part de l'intensité totale conduite par la cascode JFET 54 est réduite de façon importante selon un facteur de n + 1.La plus grosse part du courant est transportée par le circuit de retour formé par le conducteur 61 et le deuxième transistor bipolaire PNP 57 qui est représenté par l'équation nId/n + 1 ou "n" fois l'intensité du courant passant dans le JFET cascode 54. Note that the intensity reflector ratio is set for n: l and the corresponding intensity in branch 59 is given by Id / n + l, while the intensity in second branch 61 is given by equa- tion nIb / n + l. The current reflector 60 represents an intensity deflection or an intensity divider circuit which deflects or diverts the current around the cascode element JFET 54, without harming the primary function of the circuit. By dosing the current reflector for a value n: l for current levels from n to 1 as previously indicated, the share of the total intensity conducted by the JFET 54 cascode is reduced significantly by a factor of n + 1.The largest part of the current is transported by the return circuit formed by the conductor 61 and the second bipolar transistor PNP 57 which is represented by the equation nId / n + 1 or "n" times the intensity of the current flowing in the JFET cascode 54.

En même temps, le comportement bruit reste virtuellement non touché par l'insertion du diviseur de courant ou du circuit de déviation précités 60, puisque les sources de bruit des transistors bi-polaires ajoutés 56 et 57 donnent un signal de bruit sur la junction porte/intensité de l'entrée JFET 51, mais la très forte résistance de sortie du JLET 51 empeche toute modification notable dans l'intensité fournie à l'impédance de charge 55 de telle sorte que les circuits cascode y compris le JFET 54 et le circuit réflecteur courant 60 qui lui est associé demeurent virtuellement silencieux. At the same time, the noise behavior remains virtually unaffected by the insertion of the aforementioned current divider or deflection circuit 60, since the noise sources of the added bi-polar transistors 56 and 57 give a noise signal on the gate junction / intensity of the JFET 51 input, but the very high output resistance of the JLET 51 prevents any notable modification in the intensity supplied to the load impedance 55 so that the cascode circuits including the JFET 54 and the circuit current reflector 60 associated therewith remain virtually silent.

Indépendamment du réglage proportionnel dans le circuit réflecteur de courant 60, le dosage du courant réflecteur ou de tout circuit similaire diviseur ou répartiteur de courant peut se faire par démultiplication de la zone émetteur; par addition de résistances de contre-réaction émetteur dosées, ou par l'association de ces deux procédés. En fait, dans un cas extreme, le premier transistor bipolaire 56 peut etre remplacé par une simple résistance et et une dérivation de courant suffisante conservée pour le fonctionnement satisfaisant du circuit. Independently of the proportional adjustment in the current reflector circuit 60, the metering of the reflector current or of any similar current divider or distributor circuit can be done by multiplying the emitter zone; by adding metered emitter feedback resistances, or by combining these two methods. In fact, in an extreme case, the first bipolar transistor 56 can be replaced by a simple resistance and and a sufficient current bypass kept for the satisfactory operation of the circuit.

Un autre avantage de l'association de plusieurs types de répartiteurs ou diviseurs de courant, tels que le réflecteur d'intensité 60 avec un élément cascode JFET apparaît dans la facilité de polariser le circuit.La figure 3 représente l'élément cascode 54 polarisé à partir de la source de potentiel polarisation Vb pour garantir une tension suffisante décharge source pour l'élément étage amplificateur JFET 51. Cependant, si l'on diminue suffisamment les niveaux d'intensité relatif dans la cascode JFET 54, la tension porte/source du JFET 54 peut etre amenée à un niveau tel qu'elle suffira à elle seule à fournir une tension suffisante sur l'amplificateur JFET 51 pour sa polarisation. Another advantage of the association of several types of current distributors or dividers, such as the intensity reflector 60 with a JFET cascode element appears in the ease of polarizing the circuit. FIG. 3 represents the cascode element 54 polarized at from the polarization potential source Vb to guarantee a sufficient source discharge voltage for the amplifier stage element JFET 51. However, if the relative intensity levels are sufficiently reduced in the JFET cascode 54, the gate / source voltage of the JFET 54 can be brought to a level such that it alone will be sufficient to provide sufficient voltage on the JFET amplifier 51 for its polarization.

Le deuxième circuit cascode modifié 70 de la figure 4 représente une variante de réalisation du circuit de la figure 3; il comporte un premier étage d'entrée d'amplification JFET à n-canaux 71, un deuxième élément cascode JFET à n-canaux 74 et un circuit diviseur de courant 90, représenté par un circuit de type réflecteur ou par tout système de répartition d'intensité, toute source de courant, tout système de division de courant. L'amplificateur d'entrée
JFET 71 a son électrode-porte connectée directement sur l'entrée de circuit ti, repère 72, et son électrode de décharge directement mise à la terre. L'électrode source du JFET 71 est connectée directement sur la connexion 73.Le second JFET 74 a son électrode-porte connectée directement sur la borne positive d'une source de potentiel VbS repère 76, et dont la borne négative est mise directement à la terre. La décharge du JFET 74 est raccordée directement à la connexion 75 et la source du JFET 74 , directement sur la connexion 77. Le circuit type réflecteur ou le dispositif diviseur de courant représenté par le circuit 90 est couplé pour le fonctionnement entre l'entrée JFET 71 et le cascode JFET 74 selon description ci-après:
Le circuit type réflecteur courant 90 contient un premier transistor bipolaire NPN 78 et un second transistor bipolaire NPN 79.L'électrode support transistor 78 est couplée directement à l'électrode support du transistor 79 et les deux bases couplées ensemble sont connectées par un conducteur 81 sur la connexion 75 à la jonction de décharge du JFET 74 et du collecteur du premier transistor bipolaire 79. Lesemetteurs des premier et deuxième transistors bipolaires 78, 79 ont un couplage commun par le conducteur 82 sur la connexion 73 à la jonction de l'émetteur du premier transistor bipolaire 78 et de la source du premier JFET 71. The second modified cascode circuit 70 of FIG. 4 represents an alternative embodiment of the circuit of FIG. 3; it comprises a first n-channel JFET amplification input stage 71, a second n-channel JFET cascode element 74 and a current divider circuit 90, represented by a reflector type circuit or by any distribution system of intensity, any current source, any current division system. The input amplifier
JFET 71 has its door electrode connected directly to the circuit input ti, item 72, and its discharge electrode directly earthed. The source electrode of JFET 71 is connected directly to connection 73. The second JFET 74 has its gate electrode connected directly to the positive terminal of a potential source VbS marked 76, and the negative terminal of which is placed directly at the Earth. The JFET 74 discharge is connected directly to connection 75 and the JFET 74 source, directly to connection 77. The reflector-type circuit or the current divider device represented by circuit 90 is coupled for operation between the JFET input 71 and the JFET 74 cascode according to the description below:
The current reflector type circuit 90 contains a first bipolar NPN transistor 78 and a second bipolar NPN transistor 79. The transistor support electrode 78 is directly coupled to the support electrode of transistor 79 and the two bases coupled together are connected by a conductor 81. on connection 75 at the discharge junction of JFET 74 and of the collector of the first bipolar transistor 79. The emitters of the first and second bipolar transistors 78, 79 have a common coupling by conductor 82 on connection 73 at the junction of the transmitter of the first bipolar transistor 78 and of the source of the first JFET 71.

Le collecteur du deuxième transistor bipolaire 79 est connecté par le conducteur 83 à la connexion 77. Ita connexion 77 est connectée via le conducteur de sortie 94 sur la tension de sortie du circuit Eo, repère 85. De plus, la connexion de référence 77 est connectée sur l'une des bornes d'une impédance de charge 86, l'autre borne étant connectée à une source de potentiel V+, repère 87.The collector of the second bipolar transistor 79 is connected by the conductor 83 to the connection 77. Ita connection 77 is connected via the output conductor 94 to the output voltage of the circuit Eo, item 85. In addition, the reference connection 77 is connected to one of the terminals of a load impedance 86, the other terminal being connected to a source of potential V +, item 87.

Ue circuit type réflecteur de courant 90 est lui aussi réglé pour n:l, de sorte que le courant qui traverse la cascode JFET 74 est donné par la formule
Id/(n + 1) tandis que le courant qui passe dans la branche opposée en ignorant le JFET 74 est donné par l'équation nId/(n + 1), si bien que le courant qui contourne le JFET 74 est environ n fois celui qui le traverse. De cette manière, le circuit cascode peut conserver une mode de fonctionnement silencieux et la zone morte nécessaire à la construction dlun élément cascode JFET 74 sous forme de circuit intégré monolithique peut voir ses dimensions ramenées à un niveau raisonnable.A current reflector type circuit 90 is also set for n: l, so that the current flowing through the JFET 74 code is given by the formula
Id / (n + 1) while the current flowing in the opposite branch ignoring the JFET 74 is given by the equation nId / (n + 1), so that the current that bypasses the JFET 74 is about n times whoever crosses it. In this way, the cascode circuit can maintain a silent operating mode and the dead zone necessary for the construction of a JFET 74 cascode element in the form of a monolithic integrated circuit can have its dimensions reduced to a reasonable level.

D'autre part, comme dit précédemment, le circuit type réflecteur de courant 90 peut etre de meme remplacé par des dispositifs diviseur de courant traditionnel, répartiteurs de courants, déviations, sources courant multiple ou séparateurs de courant, susceptible de diminuer de façon importante l'intensité qui traverse le JFET 74 sans modifier la fonction circuit. De plus, on peut utiliser différentes méthodes pour la démultiplication ou le dosage des circuits, comme démultiplication zone émetteur, apport de résistances de contre-réaction émetteur à réglage de rapports, ou encore une combinaison des deux méthodes.Là encore, selon la figure 3, les facilités de polarisation du circuit sont fortement augmentées grace à l'utilisation du circuit type réflecteur de courant 90 au point que la tension de source porte du JFET 74 seule peut être amenée à un niveau tel qu'elle peut fournir une tension suffisante pour la polarisation de l'amplificateur JFET 71. On the other hand, as said previously, the current reflector type circuit 90 can be similarly replaced by traditional current divider devices, current distributors, deviations, multiple current sources or current separators, capable of significantly reducing l intensity which crosses the JFET 74 without modifying the circuit function. In addition, different methods can be used for reduction or metering of the circuits, such as reduction in the transmitter area, provision of transmission feedback resistors with gear adjustment, or a combination of the two methods. Again, according to Figure 3 , the polarization facilities of the circuit are greatly increased thanks to the use of the current reflector type circuit 90 to the point that the source voltage carries JFET 74 alone can be brought to a level such that it can provide a sufficient voltage for the polarization of the amplifier JFET 71.

Il est possible d'avoir d'autres variantes sur les circuits illustrés représentés en figure 2-4. It is possible to have other variants on the illustrated circuits represented in figure 2-4.

Plus particulièrement, le système diviseur de courant des circuits 3 et 4 représenté par le réflecteur de courant 60 en figure 3, et le circuit type réflecteur de courant repère 9D, peuvent etre remplacés par des circuits fonctionnant de la meme façon faisant appel à des réflecteurs de courant, des diviseurs de courant, des sources de courants, des séparateurs de courant et autres, déjà connus. On peut en avoir une idée par les réflecteurs de courant, les sources, diviseurs, séparateurs de circuits et systèmes similaires figurant dans THE ART OF ELECTRONICS, Horowitz and Winfield Hill, Cambridge University Press, New York, New York, 1980, joint aux présentes pour référence.More particularly, the current divider system of circuits 3 and 4 represented by the current reflector 60 in FIG. 3, and the current reflector type circuit marked 9D, can be replaced by circuits operating in the same way using reflectors current, current dividers, current sources, current separators and the like, already known. You can get an idea of this from current reflectors, sources, dividers, circuit breakers and similar systems found in THE ART OF ELECTRONICS, Horowitz and Winfield Hill, Cambridge University Press, New York, New York, 1980, attached hereto for reference.

De plus, les circuits représentés le sont uniquement avec un transistor à effet de champ jonction à n-canaux pour constituer l'élément amplificateur,mais, avec les techniques ici décrites, on peut faire l'application à d'autres dispositifs d'amplification d'entrée, aussi avec des étages multiples d'amplification d'entrée et autres. De plus, ces enseignements peuvent être étendus directement au cas des étages différentiels, des étages d'amplificateur différentiels, des étages multiples et autres déjà connus. In addition, the circuits shown are only shown with an n-channel junction field effect transistor to constitute the amplifier element, but, with the techniques described here, it is possible to apply them to other amplification devices. input, also with multiple input amplification stages and the like. In addition, these lessons can be extended directly to the case of differential stages, differential amplifier stages, multiple stages and others already known.

Sur la base de la description détaillée faite d'un appareil spécifique utilisé pour illustrer la forme de réalisation préférée de la présente invention, et des différentes variantes, y compris les méthodes et les fonctionnements, il apparaîtra clairement aux personnes qualifiées dans ce domaine que différentes modifications peuvent être apportées au circuit de la présente invention, et particulièrement dans le nombre d'étages auxquels on applique l'invention, dans la nature du système d'amplification d'entrée utilisée, dans la nature du système diviseur de courant, et dans la méthode de réglage des proportions, dans le nombre d'étages utilisés et dans les circuits généraux de la présente invention, sans s'écarter de l'esprit et de l'objet de l'invention qui ne sont limités que par les revendications jointes. Based on the detailed description made of a specific apparatus used to illustrate the preferred embodiment of the present invention, and of the various variants, including methods and operations, it will be apparent to those skilled in the art that different modifications can be made to the circuit of the present invention, and particularly in the number of stages to which the invention is applied, in the nature of the input amplification system used, in the nature of the current divider system, and in the method of adjusting the proportions, in the number of stages used and in the general circuits of the present invention, without departing from the spirit and the object of the invention which are only limited by the appended claims .

Claims

1. Cascode circuit comprising an amplifier input stage characterized by a cascode system

JFET to eliminate in a considerable proportion all circuit noise and a current divider system to produce the bypass of most of the circuit current flowing through said amplifier input level so as to avoid said JFET cascode system in order to limit the dead zone necessary for the construction of a JFET cascode system to reasonable dimensions, allowing it to be produced in the form of a monolithic integrated circuit.

2. Cascode circuit according to claim 1. characterized in that said amplifier input level comprises an n-channel JFET amplifier system.

3. Cascode circuit according to claim 1, characterized in that said current divider system contains a current reflector, said current reflector being effectively coupled in a feedback relationship with the JFET cascode device in order to divert most of the current so that it does not cross the JFET cascode system, thereby reducing very significantly the dead zone necessary for the realization of a JFET cascode system in a monolithic integrated circuit.

4. Cascode circuit according to claim 1, characterized in that said divider system contains a current reflector type device effectively coupled with the current source of the JFET cascode system to serve as a current divider in order to separate the intensity coming from the amplifier input stage in at least two branches, most of the current being deflected so as not to cross the JEET cascode system, this to allow the use of a minimum dead zone in the construction of the JFET cascode system in the form of monolithic integrated circuit.

5. Cascode circuit according to claim 1, characterized in that said current divider system contains a current source system for diverting most of the current which does not pass through the JFET cascode system.

6. Cascode circuit according to claim 1, characterized in that said current divider system contains a current separator system for dividing the path of the current coming from the input stage of the amplifier into at least two separate channels, the largest part of the current not passing through the JFET cascode system, this in order to allow the construction of a JFET cascode system in a reasonable extent of dead surface by the monolithic circuit integration techniques.

7. Cascode circuit according to claim 1, characterized in that said current divider system contains a svsteme allowing the adjustment of the ratios of the current divider, for current levels from n to 1, the part of the total current flowing through the JFET cascode system being reduced by a factor of n + 1

8. Cascode circuit according to claim 7, characterized in that said gear adjustment system contains a transmitting surface reducer.

9. Cascode circuit according to claim 7, characterized in that said ratio adjustment means contain set emitter feedback resistors, effectively coupled in the circuit divider system, for controlling the separation of the current in order to guarantee that most of the current ignores the JEET system.

10. Cascode circuit according to claim 7, characterized in that said ratio adjustment systems comprise both the use of the reduction of the emitter zone and the use of regulated resistance emitter resistance systems, effectively coupled in said circuit divider system to ensure that most of the amplifier input current does not pass through the JFET cascode system

11. Cascode circuit according to claim 1, characterized by the presence of systems allowing the reduction of the current level in the JFET cascode system, to a point for which the source-gate voltage of the JFET cascode system itself can be raised to a level sufficient to supply the necessary voltage to the amplifier system, eliminating the need for external polarization.

12. Cascode circuit as claimed in claim 3, characterized in that said amplifier input stage contains an n-channel JFET, the gate electrode of said

JFET serving as a circuit input, the discharge electrode being effectively grounded, and the source electrode being effectively coupled to the discharge electrode of the JFET cascode system; a JFET cascode system comprising an n-channel device, a gate electrode being effectively biased and the source electrode being effectively coupled to the current reflector and a current reflector comprising first and second PNP bipolar transistors, systems for the mutual coupling of the electrodes of the first and second bipolar transistor, systems for effectively coupling the electrode supports coupled between them bipolar transistors on the collector of the first bipolar transistor, systems for effectively coupling the collector of the first bipolar transistor on the source electrode of the JFET cascode system, systems for effectively coupling the collector electrode of the second bipolar transistor to the junction of the discharge electrode of the JFET cascode system and the source electrode of the input JUET, systems for coupling together the emitting electrodes of the first and second bipolar transistors s on the circuit output and load impedance systems effectively coupled between a potential source and the circuit output.

13. Cascode circuit according to claim 4, characterized in that said amplifier input level contains an n-channel JFET with input signal applied to the door electrode, the discharge electrode being effectively grounded, and the source electrode being effectively coupled to said current reflector type circuit; JFET cascode system containing an n-channel JFET system, its gate electrode being effectively polarized, its source electrode being coupled to the circuit output and its discharge electrode being effectively coupled to said current reflector type circuit and said current reflector type circuit current containing first and second bipolar transistors

NPN, the base electrodes of the first and second bipolar transistors being coupled together, systems for the effective connection of the base electrodes of the first and second bipolar transistors coupled together, to the collector of the first bipolar transistor, systems for coupling the emitter electrodes together from said first and second bipolar transistors to the source electrode of the input amplifier

JFET, systems for effectively coupling the collector of the first bipolar transistor to the discharge electrode of the JFET cascode system, systems for effectively coupling the collector electrode of the second bipolar transistor to the source electrode of the JFET cascode system, systems for effectively coupling the source electrode of the JFET cascode system to the circuit output and a load impedance actually coupled between a potential source and the circuit output.

14. Cascode circuit according to claim 1, characterized in that said circuit contains "m" input stages, and each of said "m" input stages being functionally coupled to the circuit output via a cascode system JFET to make the circuit silent and such that there are "m" input stages for each of the integrated circuit devices, each of them comprising "m" JFET cascode systems and "m" corresponding current division systems

15. Cascode circuit according to claim 14, characterized in that the circuit contains at least two differential stages, each stage comprising an input JFET, a JFET cascode system and a current divider system, effectively coupled to ensure the deviation of the major part current which will not flow through the JFET cascode system, in order to allow the construction of the circuit in the form of an integrated circuit.

16. Cascode circuit according to claim 1, characterized in that said cascode circuit has an output, a JFET transistor amplifier input stage, said input stage being said JFET cascode system effectively coupled between said transistor amplifier input stage

JFET and said circuit output to make the circuit noise disappear significantly.

17. Cascode circuit according to claim 16 characterized in that said bypass means comprise a current reflector effectively coupled in feedback with said JFET cascode system.

18. Cascode circuit according to claim 16, characterized in that said JFET transistor amplifier input stage contains an n-channel JFET whose gate electrode serves as amplifier input, the discharge electrode being effectively set to earth, and the source electrode being effectively coupled to 11 discharge electrode of the JFET cascode system; said JFET cascode system being an n-channel device, and having the gate electrode effectively coupled to a source of polarized potential, and the source electrode effectively coupled to said bypass systems, and said bypass systems comprising a reflector current having a first bipolar PNP transistor, a second bipolar transistor PNP, the systems for the common connection of the emitters of said first and second bipolar transistors on said circuit output, a load impedance effectively coupled between a potential source and the circuit output, the systems for directly coupling together the base electrodes of the first and second bipolar transistors, the systems for effectively coupling the base electrodes coupled together of the first and second bipolar transistors on the collector of the first bipolar transistor, the systems for the effective coupling of the collector of the first bipolar transistor on the electrode of s ource of the JFET cascode system, and the systems for direct coupling of the collector of the second bipolar transistor on the junction of the discharge electrode of the JFET cascode system with the source electrode of the JFET input amplifier to form a path of feedback bypassing the JFET cascode system, guaranteeing that most of the circuit current does not pass through the JFET cascode system, with a view to reducing the dimensions of the dead zone necessary for integration.

19. Cascode circuit according to claim 17, characterized in that the bypass means comprise means for adjusting the ratios of the current reflector for current levels from n to 1, so that the part of the total current flowing through the cascode system

JFET is decreased by "n + 1"

20. Cascode circuit according to claim 4, characterized in that said ratio adjustment systems contain systems for the reduction of the transmitting area.

21. Cascode circuit according to claim 19, characterized in that said ratio adjustment systems contain resistive regulated transmitter feedback systems.

22. Cascode circuit according to claim 19, characterized in that said ratio adjustment systems contain both gear reduction systems of the emitter surface and regulated feedback resistors mounted in the emitter circuits.

23. Cascode circuit according to revendica16, characterized in that said bypass means contain a current reflector type circuit system, effectively coupled to the current source of the cascode system

JFET to constitute a current divider system in order to separate the current coming from the input stage amplifier amplifier JFET in at least two branches, most of the current not passing in the JFET cascode system in order to allow to realize a JFET cascode system with a minimum dead area of surface in the form of a monolithic integrated circuit.

24. Cascode circuit according to claim 16, characterized in that said JFET transistor amplifier input stage contains an n-channel JFET, having a gate electrode serving as circuit input, a discharge electrode actually earthed and a source electrode effectively coupled to said bypass means, said cascode system contains an n-channel JFET whose gate electrode is effectively polarized, the source electrode is effectively coupled to the circuit output, and the electrode discharge is effectively coupled to said bypass system and said bypass system comprising a current reflector type circuit system effectively coupled to the current source of the JFET cascode system to constitute a current division system, for the purpose of separating the current from the JFET input, said current reflector type circuit system comprising first and second NPN bipolar transistors, a system for coupling together the bases of said bipolar transistors, system for effectively coupling the bases coupled together of bipolar transistors on the collector of the first bipolar transistor, system for coupling together the emitters of the first and second bipolar transistors on the source of the input JFET, systems for effectively coupling the collector of the first bipolar transistor to the discharge electrode of the JFET cascode system, systems for coupling the collector of the second bipolar transistor to the source electrode of the JFET cascode system, systems for coupling the electrode of source of the JFET cascode system on the circuit output, and a load impedance effectively coupled between a potential source and the circuit output.

25. Cascode circuit according to claim 23, characterized in that said bypass systems include ratio adjustment systems for reflector type circuit systems corresponding to current levels from n to 1, so that the part of the total current which crosses the JFET cascode system to be reduced by a factor of n + 1

26. Cascode circuit according to claim 25 characterized in that said ratio adjustment system contains a reduction in the transmitting zone.

27. Cascode circuit according to claim 25 characterized in that said ratio adjustment systems comprise resistive feedback controlled systems effectively coupled to the transmitter circuit of said bypass systems

28. Cascode circuit according to claim 25 characterized in that said ratio adjustment systems contain both a reduction in the transmitter area and regulated resistive systems mounted on the transmitter circuits of said bypass systems.

29. Cascode circuit according to claim 19, characterized in that said bypass systems contain current source systems.

30. Cascode circuit according to claim 19, characterized in that the bypass systems contain current separation systems to effectively divide the current flowing through the input amplifier stage so that most of the current does not pass in the JFET cascode system, this can allow the integrated circuit of the JFET cascode system to be produced with a dead zone of reasonable dimensions.

31. Cascode circuit according to claim 1 characterized by a JFET cascode system containing an n-channel JFET transistor.

32. Cascode circuit according to claim 31 characterized in that the current divider system contains a current reflector effectively coupled in feedback with the JFET cascode system to divert most of the current from the amplifier stage without it passing through the JFET cascode device to allow integration of the latter.

33. Cascode circuit according to claim 32 characterized in that the current divider system contains systems for adjusting the ratios of the current reflector for intensity levels varying from n to 1 so that the part of the total current flowing through the JFET cascode system is reduced by a factor n + 1.

34. Cascode circuit according to claim 31 characterized in that the current division system contains a current reflector type circuit effectively coupled to the current source of the JFET cascode system, in order to serve as a current divider for separating the intensity originating of the amplifier input stage in two branches, most of the current does not pass through the JFET cascode system to allow the use of as small dead zones as possible, thus allowing the creation of a monolithic cascode circuit.

35. Cascode circuit according to claim 34 characterized in that the current divider system additionally the systems allowing the adjustment of ratios of the current reflector type circuit for current levels between n and 1, so that the part of the total current flowing through the JFET cascode system is reduced by a factor n + 1

36. Cascode circuit according to claim 31 characterized in that the current division systems additionally contain current source systems for dividing the current so that most of the current does not pass through the JFET cascode systems, this to allow the JFET cascode system to be implemented as a monolithic integrated circuit.

37. Cascode circuit according to claim 31 characterized in that the current division systems contain current separation systems for effectively dividing the current flowing through the amplifier stage so that the largest share of current does not pass through the JFET cascode system, allowing it to be built in the form of a monolithic integrated circuit.

38. Cascode circuit according to claim 31 characterized in that said circuit comprises several amplifier stages as well as a single JFET cascode system and at least one current division system for each amplifier stage.

39. Cascode circuit according to claim 31 characterized in that said circuit comprises several differential levels with a JFET cascode system and a current division circuit system by differential stage.

40. In a cascode circuit according to one of the preceding claims, method for suppressing most of the circuit noise, characterized by an effective coupling of said JFET cascode systems between the input amplification stage and the output of the circuit.

41. Method according to claim 40 characterized in that it provides for the mounting of a transistor

JFET to constitute the amplification input stage

42. Method according to claim 41 characterized by a phase of derivation of the current coming from the JFET input transistor, so that most of the current does not pass through the JFET cascode system, this to allow the realization of the JFET cascode system according to integrated circuit technology with a reasonable dead zone.

43. Method according to claim 40 characterized by the use of "x" amplification stages, "x" being a positive integer, greater than or equal to 1, and by the assembly of the JFET cascode system for each of said "x" amplifier stages between the output of the amplifier stage and the output of the circuit to suppress in a very important way all the noise of circuits as well as by the installation of "x" current bypass systems in each of the "x" amplification stages, so that most of the current does not pass through the corresponding "x" JFET cascode systems, this in order to decrease and maintain the required area for the execution of the circuit according to a monolithic integrated circuit technology within reasonable limits.

44. Method according to claim 43 characterized by an operation for adjusting the ratios on the current division systems, for current levels between n and 1, so that the part of the total current passing through the JFET cascode system is reduced by 'a factor of n + 1.