FR2544099A1 - Monitoring and fault display for automated process - Google Patents

Monitoring and fault display for automated process Download PDF

Info

Publication number
FR2544099A1
FR2544099A1 FR8305979A FR8305979A FR2544099A1 FR 2544099 A1 FR2544099 A1 FR 2544099A1 FR 8305979 A FR8305979 A FR 8305979A FR 8305979 A FR8305979 A FR 8305979A FR 2544099 A1 FR2544099 A1 FR 2544099A1
Authority
FR
France
Prior art keywords
inputs
outputs
state
monitoring
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8305979A
Other languages
French (fr)
Other versions
FR2544099B1 (en
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VALENCIENNES HAINAUT CAMBRESIS
Original Assignee
VALENCIENNES HAINAUT CAMBRESIS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VALENCIENNES HAINAUT CAMBRESIS filed Critical VALENCIENNES HAINAUT CAMBRESIS
Priority to FR8305979A priority Critical patent/FR2544099A1/en
Priority to DE19843413330 priority patent/DE3413330A1/en
Publication of FR2544099A1 publication Critical patent/FR2544099A1/en
Application granted granted Critical
Publication of FR2544099B1 publication Critical patent/FR2544099B1/fr
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0235Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on a comparison with predetermined threshold or range, e.g. "classical methods", carried out during normal operation; threshold adaptation or choice; when or how to compare with the threshold
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0267Fault communication, e.g. human machine interface [HMI]
    • G05B23/0272Presentation of monitored results, e.g. selection of status reports to be displayed; Filtering information to the user

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

The system uses a memory to log each state of the logic system controlling the automated process in synchronism with the process transitions. The automated system uses data inputs derived from detectors and generates outputs to control actuating devices. Each process is made up of a succession of steps of known time duration. The memory contains the theoretical state of each stage of the process, held in a matrix form, and synchronised by a clock signal derived from the process clock. If a discrepancy is detected between the process state and the expected state, the expected state can be displayed to indicate the system status at the time of failure.

Description

L'invention est relative à un procédé de surveillance et de localisation de panne de cycles de fabrication d'une channe automatisée, et le dispositif de mise en oeuvre du procédé. L'invention trouvera tout-particulièrement son application pour les machines transferts utilisées notamment dans les fabrications en grande série telle que dans l'industrie automobile. The invention relates to a method for monitoring and locating breakdowns in the manufacturing cycles of an automated chain, and the device for implementing the method. The invention will very particularly find its application for transfer machines used in particular in mass production such as in the automotive industry.

Actuellement, il est connu de faire effectuer le cycle de fabrication d'un produit sur une chaîne automatisée à l'aide d'un ou plusieurs circuits logiques et, en particulier, grâce à l'emploi des automates programmables. Ces derniers sont des calculateurs spécialisés qui possèdent un certain nombre d'entrées et de sorties, ces dernières réagissant en fonction de l'état des entrées et d'un programme préalablement enregistré. Currently, it is known to carry out the manufacturing cycle of a product on an automated line using one or more logic circuits and, in particular, through the use of programmable logic controllers. These are specialized computers which have a certain number of inputs and outputs, the latter reacting according to the state of the inputs and to a previously saved program.

Dans certaines fabrications complexes, ilest nécessaire de faire appel à plusieurs automates qui peuvent totaliser jusqu'à 300 entrées-sorties par chaîne transfert. In certain complex productions, it is necessary to call on several automata which can total up to 300 inputs-outputs per transfer chain.

Dans les cas fréquemment rencontrés où le nombre d'entréessorties est tres important, en cas de panne en cours de cycle, il est extrêmement difficile. de déterminer la cause exacte de la panne. En effet, les automates programmables ne possèdent pas toujours d'afficheurs qui permettent de préciser l'étape du cycle à laquelle ils se sont arrêtés et donc il est nécessaire de procéder à toute une série de vérifications logiques pour déterminer l'étape du cycle où l'arrêt a été provoqué et ensuite vérifier l'état des entrées afin de détermi- ner celle qui est erronée et enfin remonter jusqu'à l'organe de commande de cette entrée. In the frequently encountered cases where the number of outputs is very large, in the event of a breakdown during the cycle, it is extremely difficult. determine the exact cause of the failure. In fact, programmable logic controllers do not always have displays which make it possible to specify the stage of the cycle at which they stopped and therefore it is necessary to carry out a whole series of logical checks to determine the stage of the cycle where the stop was caused and then check the status of the inputs in order to determine which is incorrect and finally go back to the control unit for this input.

Outre, la recherche de la panne qui est une opération délicate, les temps d'arrêt de chaîne transfert sont coûteux en raison des pertes de productivité résultantes, aussi, il a été développé certains programmes d'automates programmables qui présentent un diagnostic en cas de panne. I1 s'agit certainement d'un grand progrès, toutefois, les programmes de diagnostic demandent une capacité mémoire importante. aussi, ils sont coûteux lors de leur réalisation et par l'importance du matériel qu'ils nécessitent. In addition to troubleshooting, which is a delicate operation, chain transfer downtime is costly due to the resulting productivity losses. Also, some programmable logic controller programs have been developed which present a diagnosis in the event of breakdown. This is certainly a big step forward, however, diagnostic programs require significant memory capacity. also, they are expensive during their realization and by the importance of the material which they require.

Le but principal de la présente invention est de présenter un procédé de surveillance temporelle par compression de données d'un cycle de fabrication d'une chaine automatisée. Ce procédé peut s'appliquer à tout circuit logique de commande qu'il soit cabalé ou programmé
Ce procédé de surveillance ne perturbe absolument pas le ou les circuits logiques de commande et donc même une éventuelle panne du dispositif de surveillance n'a aucune incidence sur la fabrication.
The main purpose of the present invention is to present a method of temporal monitoring by data compression of a manufacturing cycle of an automated chain. This process can be applied to any logic control circuit whether cabal or programmed
This monitoring process absolutely does not disturb the logic control circuit (s) and therefore even a possible failure of the monitoring device has no effect on manufacturing.

Par ailleurs, le procédé de surveillance est standard et peut s'appliquer à tout cycle de fabrication sans adaptation particu lierne.  In addition, the monitoring process is standard and can be applied to any manufacturing cycle without any particular adaptation.

La compression de données qui est utilisée dans le procédé de l'invention permet de minimiser la dimension mémoire du dispositif de mise en oeuvre du procédé, d'où une économie notable. The data compression which is used in the method of the invention makes it possible to minimize the memory size of the device for implementing the method, hence a significant saving.

Le procédé de surveillance de la présente invention peut s'appliquer sur des circuits logiques de commande actuellement existants sans avoir à modifier ces derniers. The monitoring method of the present invention can be applied to currently existing logic control circuits without having to modify these.

En outre, par l'intermédiaire d'un afficheur, le dispositif de mise en oeuvre du procédé de surveillance de l'invention permet de déterminer très rapidement l'organe défectueux. Selon un dispositif élaboré, il est même possible d'indiquer à l'opérateur le composant défectueux ainsi que le mode opératoire pour le remplacer. In addition, by means of a display, the device for implementing the monitoring method of the invention makes it possible to very quickly determine the defective member. According to an elaborate device, it is even possible to indicate to the operator the defective component as well as the procedure for replacing it.

D'autres buts et avantages de la présente invention apparaîtront au cours de la description qui va suivre, qui n'est cependant donnée qu'à titre indicatif et qui n'a pas pour but de la limiter. Other objects and advantages of the present invention will appear during the description which follows, which is however only given for information and which is not intended to limit it.

Le procédé de surveillance et de localisation de panne de cycles de fabrication d'une chaîne automatisée pilotée par un ou plusieurs circuits logiques tels que automates programmables disposant d'entrées reliées principalement à des capteurs et des sorties reliées à des organes de commande ou de signalisation, et chaque cycle étant composé d'une succession d'étapes dont les temps standard d'exécution sont connus -et répertoriés dans une mémoire de référence qui contient également sous forme matricielle les états théoriques des entrées et sorties en cours de cycle , est caractérisé en ce que
- on lance ou réinitialise un chrono en début de cycle,
- à chaque changement d'état d'au moins une sortie des circuits logiques ce qui correspond à un changement d'étape, on reinitialise le chrono
- on compare périodiquement la valeur du chrono avec le temps standard dans l'étape considérée, si cette valeur dépasse le temps standard, on compare l'état réel des entrées et sorties des circuits logiques et les valeurs théoriques enregistrées dans la mémoire de référence et on visualise les conditions logiques non réalisées qui causent la panne.
The process for monitoring and locating breakdowns in the manufacturing cycles of an automated chain controlled by one or more logic circuits such as programmable logic controllers having inputs connected mainly to sensors and outputs connected to control or signaling members , and each cycle being composed of a succession of steps whose standard execution times are known - and listed in a reference memory which also contains in matrix form the theoretical states of the inputs and outputs during the cycle, is characterized in that
- we start or reset a timer at the start of the cycle,
- at each change of state of at least one output of the logic circuits, which corresponds to a change of stage, the chrono is reset
- the value of the chrono is compared periodically with the standard time in the stage considered, if this value exceeds the standard time, the actual state of the inputs and outputs of the logic circuits is compared with the theoretical values recorded in the reference memory and we visualize the logical conditions not realized which cause the failure.

Le dispositif de surveillance et de localisation de panne d'un cycle de fabricatlon de channe automatisée. constituë à partir d'un circuit à micro processeur selon la revendication 1, est caractérisé par le fait qu'il comprend
- un registre de comparaison,
- une mémoire contenant un cycle de référence
- un chrono,
- un afficheur.
The device for monitoring and locating faults in an automated chain manufacturing cycle. made from a microprocessor circuit according to claim 1, is characterized in that it comprises
- a comparison register,
- a memory containing a reference cycle
- a stopwatch,
- a display.

L'invention sera mieux comprise si l'on se réfère à la description ci-dessous ainsi'au dessin en annexe qui en fait partie intégrante. The invention will be better understood if reference is made to the description below thus to the appended drawing which forms an integral part thereof.

La figure 1 schématise les différentes étapes du procédé de surveillance et de localisation de la présente invention. Figure 1 shows schematically the different steps of the monitoring and localization process of the present invention.

Le procédé de surveillance et de localisation de panne d'un cycle de fabrication d'une chaine automatisee s'applique plus parti culierement aux chaines transfert pilotées par un ou plusieurs circuits logiques tels que des automates programmables. Les chaînes transfert sont généralement constituées par une juxtaposition de machines outils qui effectuent séquentiellement sur un produit différentes opérations, le dit produit subissant successivement differentes opération d'usinage sur les machines outils. The process for monitoring and locating faults in a manufacturing cycle of an automated chain applies more particularly to transfer chains controlled by one or more logic circuits such as programmable logic controllers. The transfer chains are generally constituted by a juxtaposition of machine tools which perform sequentially on a product different operations, the said product successively undergoing different machining operations on the machine tools.

Un cycle de fabrication comprend toutes les opérations qui doivent être effectuées par les machines sur le produit. Les opérations sont effectuees par étapes successives qui sont enchainées lorsque 1 'opération précédente est terminée, ce qui est détecté par une série de capteurs ou autres organes de tests. Si l'une des conditions nécessaires pour passer à l'étape suivante n'est pas remplie, la machine s'arrête. A manufacturing cycle includes all the operations that must be carried out by the machines on the product. The operations are carried out in successive stages which are chained when the preceding operation is completed, which is detected by a series of sensors or other test devices. If one of the conditions necessary to go to the next step is not fulfilled, the machine stops.

Le procédé de surveillance de la présente invention d pour mission de détecter quelle est la condition qui n'a pas été remplie pour que le cycle de fabrication puisse continuer. The mission of the monitoring method of the present invention is to detect which condition has not been fulfilled so that the manufacturing cycle can continue.

La figure 1 schématise les différents éléments nécessaires pour la mise en oeuvre du procédé de la présente invention. Un circuit logique de commande 1 qui se présente sous la forme ici d'un automate programmable dispose d'entrées 2 référencées a, b, c, d, et e prises à titre d'exemple, qui sont reliées à différents capteurs 3 disposés sur la chaîne de fabrication automatisée à piloter. L'automate prograr mable 1 dispose également de sorties 4 référencées S1, 52 S3, S4et S5 reliées à différents actionneurs d'organes de commande ou de signalisation 5. L'automate programmable 1 comprend en outre un programme correspondant au cycle de fabrication à effectuer et qui est symbolisé par un diagramme 6 reprenant la norme grafcet. Figure 1 shows schematically the various elements necessary for the implementation of the method of the present invention. A control logic circuit 1 which is in the form here of a programmable controller has inputs 2 referenced a, b, c, d, and e taken by way of example, which are connected to different sensors 3 arranged on the automated production line to control. The programmable controller 1 also has outputs 4 referenced S1, 52 S3, S4 and S5 connected to different actuators of control or signaling devices 5. The programmable controller 1 also comprises a program corresponding to the manufacturing cycle to be carried out and which is symbolized by a diagram 6 showing the grafcet standard.

Un tableau 7 reprend les états des différentes entrées : a, c, d et e et sorties : S3 et Sg au cours d'un cycle de fabrication. Table 7 shows the states of the different inputs: a, c, d and e and outputs: S3 and Sg during a manufacturing cycle.

Selon le procédé de la présente invention, on compare en cas d'anomalie l'état des entrées 2 et des sorties 4 du ou des circuits logiques de pilotage 1 avec le contenu d'un registre 8 dans lequel sont reconstitués les états des entrées et sorties que doit presenter le circuit logique 1 pour effectuer un cycle correct. According to the method of the present invention, the state of the inputs 2 and of the outputs 4 of the control logic circuit (s) 1 is compared with the content of a register 8 in which the states of the inputs and outputs that logic circuit 1 must have to perform a correct cycle.

Les différents états des entrées et sorties du registre 8 sont reconstitues a partir d'une mémoire 9 dans laquelle est enregistré un cycle de référence sous forme matricielle dont chaque ligne correspond à une modification de l'état d'au moins une sortie d'un circuit logique, chaque ligne comprenant les numéros des sorties 10 et entrées 11 dont l'état s'est modifié par rapport à la ligne précédente, et une base de temps 12. On peut remarquer que, selon le procédé de la présente invention, il est possible de reconstituer le bornier entrée et sortie du circuit logique 1, dont le tableau 7 donne un aperçu simplifié puisque ce tableau ne reprend pas les entrées et sorties non utilisées dans le cycle de fabrication, avec un nombre minimal de données mémorises en 9, ce qui correspond à une compression de données. The different states of the inputs and outputs of the register 8 are reconstructed from a memory 9 in which a reference cycle is recorded in matrix form, each line of which corresponds to a modification of the state of at least one output of a logic circuit, each line comprising the numbers of outputs 10 and inputs 11 whose state has changed compared to the previous line, and a time base 12. It may be noted that, according to the method of the present invention, it is possible to reconstruct the input and output terminal block of logic circuit 1, of which table 7 gives a simplified overview since this table does not include the inputs and outputs not used in the manufacturing cycle, with a minimum number of data stored in 9, which corresponds to data compression.

La reconstitution du bornier de sortie dans le registre 8 est extrêmement simple en partant de la memoire 9 puisque chaque ligne de la dite mémoire 9 indique les numéros des entrées et sorties dont l'état s'est modifié par rapport à la ligne précédente, par conséquent, par un suivi du cycle, il est possible de connaitre l'état théorique que doivent présenter les entrées et sorties telles qu'indiquées dans le registre 8. The reconstitution of the output terminal block in register 8 is extremely simple, starting from memory 9 since each line of said memory 9 indicates the numbers of inputs and outputs whose state has changed compared to the previous line, by Consequently, by monitoring the cycle, it is possible to know the theoretical state that the inputs and outputs must present as indicated in register 8.

Si l'on reprend l'exemple de la figure 1, la première ligne du tableau 7 correspond au départ du cycle. La seconde ligne intervient lorsque l'entrée a est passée à l'état 1 et l'entrée e à o, ce qui commande le passage de la sortie Ss également à l'état 1. Parallèlement, la modification de la sortie Sg a pour conséquence de modifier le contenu du registre 8. La modification du registre 8 se fait en fonction du contenu de la première ligne de la mémoire 9, qui contient les instructions, modifications de la sortie Sg et de l'entrée a du registre 8. Les anomalies sont detectées au moyen d'un chrono par surveillance temporelle. La base de temps 12 renferme les temps standard alloués pour chacune des étapes composant un cycle de fabrication. If we take the example of Figure 1, the first line of Table 7 corresponds to the start of the cycle. The second line occurs when the input a has gone to state 1 and the input e to o, which controls the passage of the output Ss also to state 1. At the same time, the modification of the output Sg has for consequence of modifying the content of the register 8. The modification of the register 8 is done as a function of the content of the first line of the memory 9, which contains the instructions, modifications of the output Sg and of the entry a of the register 8. The anomalies are detected by means of a timer by time monitoring. The time base 12 contains the standard times allocated for each of the steps making up a manufacturing cycle.

Un chrono est lancé ou réinitialisé en début de cycle. On compare sa valeur avec le temps standard de la base de temps 12, de l'étape en cours. Si la valeur du chrono qui correspond au temps écoulé depuis sa réinitialisation, est superieure au temps standard alors il y a anomalie dans le cycle et le procédé de comparaison qui permet la localisation de la panne est effectuée. A stopwatch is started or reset at the start of the cycle. Its value is compared with the standard time of the time base 12, of the current stage. If the value of the stopwatch, which corresponds to the time elapsed since its reset, is greater than the standard time then there is an anomaly in the cycle and the comparison process which allows the location of the fault is carried out.

A chaque changement d'état d'au moins une sortie 4 du circuit logique 1, le chrono est réinitialise, ce qui correspond à un changement d'étape et le temps standard pris en consideration pour la surveillance temporelle est également modifie pour correspondre à celui de la nouvelle étape en cours. Each time the state of at least one output 4 of logic circuit 1 changes, the timer is reset, which corresponds to a step change and the standard time taken into consideration for time monitoring is also modified to correspond to that of the new stage in progress.

Puis, le cycle se poursuit et passe à l'état suivant qui correspond à la ligne 3 du tableau 7 où aucun état des sorties n'est modifié et qui n'a donc aucune incidence dans la surveillance temporelle. Then, the cycle continues and goes to the next state which corresponds to line 3 of table 7 where no state of the outputs is modified and which therefore has no effect in the time monitoring.

Enfin arrive l'étape de la quatrieme ligne du tableau 7 pour laquelle la sortie S3 est passée à l'état 1, la sortie S, est revenue à l'état 0, l'entrée a est revenue a l'état 0, par contre les entrées c et d sont passes à l'état 1. On peut remarquer que la ligne 2 de la matrice correspondante dans la mémoire 9 indique effectivement les modifications des entrées et sorties correspondantes : S3, Sg, a, c et d ; ces données affectant la valeur des différents états du registre 8 par rapport à leur etat précèdent. Le registre 8 prend donc la valeur telle qu'indiquée à la figure 1. Et, parailèlernent, le chrono est reinitialisé.  Finally comes the step of the fourth line of table 7 for which the output S3 has passed to state 1, the output S, has returned to state 0, the input a has returned to state 0, by against the inputs c and d are passed to state 1. It can be noted that line 2 of the corresponding matrix in the memory 9 effectively indicates the modifications of the corresponding inputs and outputs: S3, Sg, a, c and d; these data affecting the value of the different states of register 8 with respect to their previous state. The register 8 therefore takes the value as indicated in FIG. 1. And, parallel, the stopwatch is reset.

Enfin, le cycle de fabrication arrive a l'étape qui correspond à la ligne 5 du tableau 7 et parallèlement le registre 8 est modifié par le contenu de la ligne 3 de la mémoire 9 pour prendre la valeur correspondant à la ligne 5 si le cycle est correct. Les temps
T1, T2 et T3 de la base de temps i2 permettent de détecter les pannes.
Finally, the manufacturing cycle arrives at the stage which corresponds to line 5 of table 7 and at the same time the register 8 is modified by the content of line 3 of memory 9 to take the value corresponding to line 5 if the cycle is correct. The temperature
T1, T2 and T3 of the i2 time base are used to detect faults.

En effet, la modification du registre 8 par passage par exemple de la ligne là la ligne 2 de la mémoire 9 se fait au bout du temps T2 pré-enregistré. Ce temps correspond avec une tolérance au temps mis dans un cycle correct de fabrication pour effectuer l'étape 1 du cycle. Si le temps T2 s'est écoulé sans pour autant qu'il y ait eu de modifications des sorties correspondantes du circuit logique alors la valeur du chrono dépasse T2 et il y a anomalie, le contenu du registre 8 et les entrées-sorties du circuit logique sont comparés et la panne est localisée.Indeed, the modification of the register 8 by passing for example from the line there the line 2 of the memory 9 is done at the end of the pre-recorded time T2. This time corresponds with a tolerance to the time taken in a correct manufacturing cycle to perform step 1 of the cycle. If the time T2 has elapsed without having changed the corresponding outputs of the logic circuit then the value of the timer exceeds T2 and there is an anomaly, the content of register 8 and the inputs-outputs of the circuit logic are compared and the fault is located.

Le registre 8 évolue jusqu'à l'état souhaité a la fin du temps T2-et est comparé a l'état courant du bornier entrées 2 et sorties 4. Les discordances, entrées et sorties sont mises en évidence et indiquent les causes possibles de la panne qui sont ainsi limitées. Register 8 evolves to the desired state at the end of time T2-and is compared to the current state of the input 2 and output 4 terminal block. Discrepancies, inputs and outputs are highlighted and indicate the possible causes of the breakdown which are thus limited.

Par exemple, si le circuit logique reste bloqué dans l'état qui correspond a la ligne 3 du tableau 7, le temps T2 va être depassé par le chrono. Le registre 8 passera à l'état qui correspond à la ligne 4 du tableau 7 en prenant en considération la ligne 3 de la mémoire 9. En comparant le contenu du registre 8 avec l'état des entrées 2 et sorties 4 du circuit logique 1, on peut déceler les éléments à incriminer, soit ceux dont l'état ne s'est pas modifié contrairement au cycle théorique : entrées a et d et sorties 55 dont l'actionneur n'a peut être pas réagi. Les causes de pannes sont donc réduites et localisées. For example, if the logic circuit remains blocked in the state which corresponds to line 3 of table 7, the time T2 will be exceeded by the timer. Register 8 will go to the state which corresponds to line 4 of table 7 taking into account line 3 of memory 9. By comparing the content of register 8 with the state of inputs 2 and outputs 4 of logic circuit 1 , the elements to be incriminated can be detected, that is to say those whose state has not changed unlike the theoretical cycle: inputs a and d and outputs 55 whose actuator may not have been reacted. The causes of breakdowns are therefore reduced and localized.

On peut prévoir également qu'une comparaison entre le contenu du registre 8 et les états des entrées 2 et sorties 4 soit établie instantanément lors de chaque changement d'état d'au moins une sortie 4 du circuit logique 1. Cette comparaison permet de déceler certains types d'anomalies : voyants non allumes .... et d'anticiper la détection d'une panne. It can also be provided that a comparison between the content of the register 8 and the states of the inputs 2 and outputs 4 is established instantly upon each change of state of at least one output 4 of the logic circuit 1. This comparison makes it possible to detect certain types of anomalies: LEDs not lit .... and anticipate the detection of a fault.

Par ailleurs, les comparaisons sont établies en développant le contenu de la mémoire 9 dans un registre 8. Tl aurait également pu être envisagé de "comprimer" les valeurs réelles entrées 2 et sorties 4 sous la forme adoptée dans la mémoire 9 et comparer les valeurs ainsi réduites, -au contenu direct de la memoire 9. Furthermore, the comparisons are established by developing the content of the memory 9 in a register 8. It could also have been envisaged to "compress" the actual values inputs 2 and outputs 4 in the form adopted in the memory 9 and compare the values thus reduced, -to the direct content of memory 9.

Selon le procédé de surveillance et de localisation de panne de la présente invention, on établit le conteu de la mémoire 9 de référence à partir d'un cycle correct de fabrication. Dans ce cas, le procédé de surveillance débute par une phase de mémorisation dite d'apprentissage dans laquelle on enregistre à chaque modification de l'état d'au moins une sortie du circuit logique 1, les numéros des sorties modifiées correspondantes, les numéros des entrées dont l'état s'est modifié par rapport à la mémorisation précédente ainsi que l'in tervaile de temps écoulé depuis la mémorisation précédente. According to the fault monitoring and location method of the present invention, the content of the reference memory 9 is established from a correct manufacturing cycle. In this case, the monitoring method begins with a so-called learning memorization phase in which, on each modification of the state of at least one output of the logic circuit 1, the corresponding modified output numbers, the numbers of the entries whose status has changed compared to the previous storage as well as the time elapsed since the previous storage.

De la sorte, il est possible de constituer une mémoire de référence et d'effectuer le procédé de surveillance et de localisation de panne comme indiqué précédemment sans disposer de procédé spécifique à une fabrication. In this way, it is possible to constitute a reference memory and to carry out the method of monitoring and locating a fault as indicated above without having a specific process for manufacturing.

Le contrôle des états des entrées 3 et sorties 5 de l'automate 1 peut être effectué en parallèle selon le procédé, toutefois, il est plus avantageux d'envisager un contrôle séquentiel. I1 suffit, pour cela de modifier le programme établi dans l'automate 1 de telle sorte qu'au cours de chaque cycle interne à l'automate, ce dernier adresse, sur une sortie, en série, le contenu des différentes entrées 2 et sorties 4 de son bornier. Cette modification est extrêmement simple et ne nécessite que tres peu de place memoire et elle permet d'économiser de nombreuses liaisons. The control of the states of the inputs 3 and outputs 5 of the automaton 1 can be carried out in parallel according to the method, however, it is more advantageous to envisage a sequential control. To do this, it suffices to modify the program established in the PLC 1 so that during each cycle internal to the PLC, the latter addresses, on an output, in series, the content of the different inputs 2 and outputs 4 of its terminal block. This modification is extremely simple and requires very little memory space and it saves many connections.

Le dispositif de mise en oeuvre du procédé de la presente invention est constitué à partir d'un circuit à micro-processeur. Ce dispositif comprend un registre de comparaison 8, une mémoire contenant un cycle de référence 9, un chrono et un système d'affichage sur lequel est indiquée la condition non remplie et qui est donc la cause de la panne. The device for implementing the method of the present invention consists of a microprocessor circuit. This device comprises a comparison register 8, a memory containing a reference cycle 9, a stopwatch and a display system on which is indicated the condition not fulfilled and which is therefore the cause of the failure.

On peut également concevoir de réaliser le procédé de la présente invention sur un calculateur avec, par exemple, visualisation sur un écran situé en atelier de la panne. It is also conceivable to carry out the method of the present invention on a computer with, for example, display on a screen located in the workshop of the fault.

La liaison a établir entre l'automate programmable et le micro-processeur peut être réalisée directement sur le bornier de l'automate par exemple, par une transmission série telle que décrite précédemment, ou bien avec acces sur le bus de l'automate ou en utilisant une transmission RS 232 ou enfin une carte spécialisée qui présente des intérêts notamment en cas de pannes intermittentes fugitives. The connection to be established between the programmable controller and the microprocessor can be made directly on the terminal block of the controller for example, by a serial transmission as described previously, or with access on the bus of the controller or by using an RS 232 transmission or finally a specialized card which has advantages, particularly in the event of intermittent temporary failures.

Le dispositif peut être disposé en permanence sur la machine transfert à surveiller ou également il peut être utilise en tant que système autonome connecté à l'automate en cas de panne par l'interme- diaire d'une prise. The device can be permanently placed on the transfer machine to be monitored or it can also be used as an autonomous system connected to the automaton in the event of a breakdown by means of a socket.

En ce qui concerne la mémoire de référence 9, celle-ci peut être enregistrée à partir d'un cycle de référence sur une mémoire de type RA.? ou également être mémorisée sur cassettes ou disquettes qui seront chargées selon les besoins. With regard to the reference memory 9, this can be recorded from a reference cycle on a memory of the RA type. or also be stored on cassettes or diskettes which will be loaded as required.

L'affichage de la panne peut être réalisé sur un dispiay qui inc.que l'étape de ia panne avec les différentes conditions losi- ques qui n'ont pas été réunies, en précisant les organes a inspecter et le cas échéant a remplacer. The display of the fault can be carried out on a dispiay which inc.que the stage of the fault with the various losic conditions which have not been met, specifying the organs to be inspected and if necessary to be replaced.

Le micro-processeur est en outre équipé d'un clavier spécialisé qui présente différentes fonctions telles qu'une commande d'apprentissage ou surveillance, l'apprentissage correspondant à la mise en mémoire des conditions logiques correspondant aux différentes étapes du cycle de fabrication avec lancement du chrono- et mémorisation des temps correspondants. The microprocessor is also equipped with a specialized keyboard which has different functions such as a learning or monitoring command, the learning corresponding to the storage of the logic conditions corresponding to the different stages of the manufacturing cycle with launching. of the chrono- and memorization of the corresponding times.

Une possibilité est offerte, par exemple, à l'op:rateur pour effectuer certaines modifications sur une machine sans pour autant dé- clencher un cycle de panne. The operator is, for example, able to make certain modifications to a machine without triggering a fault cycle.

En outre, il est également possible de mémoriser plusieurs cycles qui correspondent chacun a un type de fabrication, l'opérateur faisant appel a la partie mémoire- correspondant au cycle à réaliser et a surveiller. In addition, it is also possible to store several cycles which each correspond to a type of production, the operator using the memory part corresponding to the cycle to be carried out and monitored.

D'autres mises en oeuvre de la présente invention, a la portée de l'Homme de l'Art, auraient pu être adoptées sans pour autant sortir du cadre de celle-ci.  Other implementations of the present invention, within the reach of ordinary skill in the art, could have been adopted without departing from the scope thereof.

Claims (8)

REVENDICATIONS 1. Procédé de surveillance et de localisation de panne de cycles de fabrication d'une chaîne automatisée pilotee par un ou plusieurs circuits logiques (1) tels que automates programmables disposant d'entrées (2) reliées principalement a des capteurs (3) et de sorties (4) reliées à des organes de commande (5) ou de signalisation, chaque cycle étant composé d'une succession d'étapes dont les temps standard d'exécution sont connus et répertoriés dans une mémoire (9) sous forme de base de temps (12), la dite mémoire contient également sous forme matricielle les états théoriques des entrées (11) et sorties (10) en cours de cycle, caractérisé en ce que 1. Method for monitoring and locating breakdowns in manufacturing cycles of an automated chain controlled by one or more logic circuits (1) such as programmable logic controllers having inputs (2) mainly connected to sensors (3) and outputs (4) connected to control (5) or signaling members, each cycle being composed of a succession of steps whose standard execution times are known and listed in a memory (9) in the form of time (12), said memory also contains in matrix form the theoretical states of the inputs (11) and outputs (10) during the cycle, characterized in that - on lance ou réinitialise un chrono en debut de cycle, - we start or reset a timer at the start of the cycle, - a chaque changement d'état d'au moins une sortie (4) des circuits logiques (1), ce qui correspond à un changement d'etape, on réinitialise le chrono, - at each change of state of at least one output (4) of the logic circuits (1), which corresponds to a change of stage, the chrono is reset, - on compare périodiquement la valeur du chrono avec le temps standard dans l'étape considérée, si cette valeur dépasse le temps standard, on compare l'état réel des entrées (2) et sorties (4) des circuits logiques (1) et les valeurs théoriques enregistrées dans la mémoire (9) de référence et on visualise les conditions logiques non réalises qui causent la panne. - the value of the chrono is periodically compared with the standard time in the step considered, if this value exceeds the standard time, the actual state of the inputs (2) and outputs (4) of the logic circuits (1) and the theoretical values recorded in the reference memory (9) and the unrealized logical conditions which cause the failure are displayed. 2. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérisé en ce que l'on reconstitue dans un registre (8) les états des entrées et sorties que doit théoriquement présenter le circuit logique (1) à partir d'une mémoire de référence (9) dans laquelle est enregistré un cycle de référence sous forme matricielle dont chaque ligne correspond à une modification de l'état d'au moins une sortie (4) des circuits logiques (1), chaque ligne comprenant les numéros des sorties (10) et des entrées (11) dont l'état s'est modifié par rapport à la ligne precédente et un temps standard (12). 2. A method for monitoring and locating a fault according to claim 1, characterized in that the states of the inputs and outputs that the logic circuit must theoretically present (1) are reconstituted in a register (8). reference memory (9) in which a reference cycle is recorded in matrix form, each line of which corresponds to a modification of the state of at least one output (4) of the logic circuits (1), each line comprising the numbers of the outputs (10) and inputs (11) whose state has changed compared to the previous line and a standard time (12). 3. Procédé de surveillance et de localisation de panne selon la revendication 2, caractérisé en ce que l'on modifie l'état théorique des entrées et sorties contenues dans le registre (8) en fonction du contenu de la mémoire de référence (9) à chaque modification d'état d'une sortie (4) des circuits logiques (1) ou lorsque le temps standard alloué dans l'étape considérée du cycle contenu dans la base de temps (12) est dépassé.  3. Method for monitoring and locating a fault according to claim 2, characterized in that the theoretical state of the inputs and outputs contained in the register (8) is modified as a function of the content of the reference memory (9) at each change of state of an output (4) of the logic circuits (1) or when the standard time allocated in the considered stage of the cycle contained in the time base (12) is exceeded. 4. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérise en ce que l'on effectue une comparaison instantanee à chaque changement d'état d'au moins une sortie (4) des circuits logiques (1) entre les valeurs réelles prises par les entrées (2) et sorties 4) des circuits logiques (1) et les valeurs théoriques (10) et (11) de ces entrées et sorties mémorisées a la mémoire de reference (9). 4. Method for monitoring and locating a fault according to claim 1, characterized in that an instantaneous comparison is made at each change of state of at least one output (4) of the logic circuits (1) between the values real values taken by the inputs (2) and outputs 4) of the logic circuits (1) and the theoretical values (10) and (11) of these inputs and outputs stored in the reference memory (9). 5. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérisé en ce que pour établir le contenu de la mémoire de référence (9), on mémorise successivement pour chaque changement d'état d'au moins une sortie (4) des circuits logiques (1) les numéros des entrées (2) et des sorties (4) dont l'état s'est modifié par rapport a la précédente memorisation ainsi que l'intervalle de temps écoulé depuis la mémorisation précédente. 5. Method for monitoring and locating a fault according to claim 1, characterized in that to establish the content of the reference memory (9), successively memorized for each change of state of at least one output (4) logic circuits (1) the numbers of the inputs (2) and the outputs (4) whose state has changed with respect to the previous memorization as well as the time interval elapsed since the previous memorization. 6. Procédé de surveillance et de localisation de panne selon la revendication 2, caractérisé en ce que, à l'issue d'une comparaison et en cas d'écart entre le contenu du registre (8) et les entrées (2) et sorties (4) des circuits logiques (1), on affiche les conditions logiques non réalisées, qui correspondent a ces écarts et qui causent la panne. 6. Method for monitoring and locating a fault according to claim 2, characterized in that, after a comparison and in the event of a discrepancy between the content of the register (8) and the inputs (2) and outputs (4) of the logic circuits (1), the logical conditions not realized, which correspond to these deviations and which cause the failure, are displayed. 7. Procédé de surveillance et de localisation de panne selon la revendication 1, caractérisé en ce que l'on accorde une tolerance sur l'intervalle de temps nécessaire pour liaccomplissement d'une étape d'un cycle avant de déclencher l'affichage des conditions defaillantes motivant la panne 7. Method for monitoring and locating faults according to claim 1, characterized in that a tolerance is granted on the time interval necessary for the accomplishment of a stage of a cycle before triggering the display of the conditions failures motivating the breakdown 8. Dispositif de surveillance selon le procédé de la revendication 1 constitué a partir d'un circuit a micro-processeur, carac térisé par le fait qu'il comprend un registre de comparaison (8), une mémoire (9) contenant un cycle de référence, un chrono, un dispositif de visualisation.  8. Monitoring device according to the method of claim 1 constituted from a microprocessor circuit, characterized by the fact that it comprises a comparison register (8), a memory (9) containing a cycle of reference, a stopwatch, a display device.
FR8305979A 1983-04-07 1983-04-07 Monitoring and fault display for automated process Granted FR2544099A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR8305979A FR2544099A1 (en) 1983-04-07 1983-04-07 Monitoring and fault display for automated process
DE19843413330 DE3413330A1 (en) 1983-04-07 1984-04-09 Method for monitoring and localising a fault in the fabrication cycles of an automatic production line and a device for carrying it out

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8305979A FR2544099A1 (en) 1983-04-07 1983-04-07 Monitoring and fault display for automated process

Publications (2)

Publication Number Publication Date
FR2544099A1 true FR2544099A1 (en) 1984-10-12
FR2544099B1 FR2544099B1 (en) 1986-03-21

Family

ID=9287776

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8305979A Granted FR2544099A1 (en) 1983-04-07 1983-04-07 Monitoring and fault display for automated process

Country Status (2)

Country Link
DE (1) DE3413330A1 (en)
FR (1) FR2544099A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585135A1 (en) * 1985-07-18 1987-01-23 Usinor Method and device for determining perturbations in the functioning of an industrial process controlled by a set of relays
EP0312991A2 (en) * 1987-10-19 1989-04-26 Fuji Photo Film Co., Ltd. Method of sequential monitoring and system thereof
EP0397259A2 (en) * 1989-05-08 1990-11-14 Philips Electronics Uk Limited Data processing apparatus
EP1150188A2 (en) * 2000-04-17 2001-10-31 Sony Corporation Maintenance support system for electronic apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7336900A (en) * 1999-08-30 2001-03-26 Automated Diagnostic Systems, Llc Computerized machine controller diagnostic system
US7069185B1 (en) 1999-08-30 2006-06-27 Wilson Diagnostic Systems, Llc Computerized machine controller diagnostic system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2408385A1 (en) * 1973-02-21 1974-09-05 Toyoda Machine Works Ltd PROCEDURE FOR DETECTING AND MONITORING MALFUNCTIONS IN SEQUENCE CONTROL OPERATION
US4183462A (en) * 1977-02-25 1980-01-15 Hitachi, Ltd. Fault diagnosis apparatus and method for sequence control system
GB2062896A (en) * 1979-09-07 1981-05-28 British Steel Corp Fault detection in sequential operations

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701113A (en) * 1971-08-13 1972-10-24 Digital Equipment Corp Analyzer for sequencer controller
DE2842372A1 (en) * 1978-09-28 1980-04-10 Siemens Ag PROGRAMMABLE CONTROL

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2408385A1 (en) * 1973-02-21 1974-09-05 Toyoda Machine Works Ltd PROCEDURE FOR DETECTING AND MONITORING MALFUNCTIONS IN SEQUENCE CONTROL OPERATION
US4183462A (en) * 1977-02-25 1980-01-15 Hitachi, Ltd. Fault diagnosis apparatus and method for sequence control system
GB2062896A (en) * 1979-09-07 1981-05-28 British Steel Corp Fault detection in sequential operations

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CONTROL ENGINEERING, vol. 29, no. 10, septembre 1982, pages 210-220, St. Pontiac, Illinois, US *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585135A1 (en) * 1985-07-18 1987-01-23 Usinor Method and device for determining perturbations in the functioning of an industrial process controlled by a set of relays
EP0312991A2 (en) * 1987-10-19 1989-04-26 Fuji Photo Film Co., Ltd. Method of sequential monitoring and system thereof
EP0312991A3 (en) * 1987-10-19 1989-08-02 Fuji Photo Film Co., Ltd. Method of sequential monitoring and system thereof
US5008842A (en) * 1987-10-19 1991-04-16 Fuji Photo Film Co., Ltd. Method of sequential monitoring and apparatus for practicing the same
EP0397259A2 (en) * 1989-05-08 1990-11-14 Philips Electronics Uk Limited Data processing apparatus
EP0397259A3 (en) * 1989-05-08 1990-12-12 Philips Electronic And Associated Industries Limited Data processing apparatus
US5418887A (en) * 1989-05-08 1995-05-23 U.S. Philips Corporation Data processing apparatus for a temporal based rule system
EP1150188A2 (en) * 2000-04-17 2001-10-31 Sony Corporation Maintenance support system for electronic apparatus
EP1150188A3 (en) * 2000-04-17 2004-07-07 Sony Corporation Maintenance support system for electronic apparatus

Also Published As

Publication number Publication date
DE3413330C2 (en) 1991-03-14
FR2544099B1 (en) 1986-03-21
DE3413330A1 (en) 1984-12-06

Similar Documents

Publication Publication Date Title
FR2522424A1 (en) METHOD FOR DETECTING DEFECTS DURING THE PROGRESS OF A COMMAND IN THE CASE OF MEMORY AND MEMORY PROGRAMMABLE COMMANDS FOR IMPLEMENTING SAID METHOD
FR2692701A1 (en) Computer-based monitoring procedure for complex installation - by feeding computer memory with identification codes for new and old installation components to ensure than any new component is compatible
FR2476851A1 (en) METHODS AND APPARATUS FOR AUTOMATIC CONTROL OF ELECTRIC CIRCUITS
WO2007088269A2 (en) Method of driving a robotized workstation and corresponding robotized workstation
FR2549256A1 (en) AUTOMATIC METHOD AND MACHINE FOR SIMULTANEOUSLY TESTING COMPUTER SYSTEMS
FR2544099A1 (en) Monitoring and fault display for automated process
CA2666391A1 (en) Tolerant in-system programming of field programmable gate arrays (fpgas)
EP0696031B1 (en) Programmable integrated memory with emulation means
FR2572204A1 (en) LOCKED AND RANDOM DATA COMBINATION FAULT DETECTION PROGRAM FOR MICROPROCESSOR-MANAGED SYSTEMS
EP2034409B1 (en) Method of managing failures with memorization of these failures for an automobile
EP0283382A1 (en) Means for checking the functioning of an automatic controller and device for its implementation
EP0017586B1 (en) Data processing apparatus comprising two direct access memories cooperating as well in a reading as in a writing mode
FR2665593A1 (en) INTEGRATED CIRCUIT COMPRISING A STANDARD CELL, AN APPLICATION CELL AND A TEST CELL.
US6671564B1 (en) Portable programming system and control method therefor
WO2001029631A1 (en) Electronic circuit board manufacturing system
EP0375487B1 (en) Method and device for testing the programme of a programmable logic controller
JP2768208B2 (en) Screw defect inspection device
FR2707773A1 (en) Integrated circuit of the hidden mask microcontroller type containing a generic test program, test station and corresponding manufacturing method.
EP0075278B1 (en) Method of synchronizing two microprocessors
EP0172797A1 (en) Transitional programmable controller
JPH0577143A (en) Failure diagnosis device for automated line
WO2009083574A1 (en) Method of making an enduring universal tool for developing equipment tests and tool for the implementation thereof
JPH05338616A (en) Taping device for electronic component
JP2003031998A (en) Production system and producing method of surface mounted device
FR2707406A1 (en) Method for testing an assembly for controlling an industrial process and device for implementing this method

Legal Events

Date Code Title Description
ER Errata listed in the french official journal (bopi)

Free format text: 41/84