FR2531822A2

FR2531822A2 - Semiconductor static power converter

Info

Publication number: FR2531822A2
Application number: FR8214249A
Authority: FR
Inventors: Henri Foch; Jacques Roux
Original assignee: Agence National de Valorisation de la Recherche ANVAR
Current assignee: Bpifrance Financement SA
Priority date: 1978-11-13
Filing date: 1982-08-16
Publication date: 1984-02-17
Also published as: FR2531822B2

Abstract

Two or more combinations (delta) of basic bipolar transistor switching power stages contg. controlled cut-off static switches are arranged in series. Each has an emitter output terminal (E1) connected to a collector input terminal (C1) of the next stage, and a collector output terminal (C2) connected to the ensuing emitter input terminal (E2). The control stage of each combination supplies opposite control signals to the two switches. All of the input terminals (C1,E2) are connected to a voltage distribution stage (51) which applies a fraction of the supply voltage to each static switch. The inductive load (50) is connected between this stage (51) and the output terminals (E1,C2) of the final combination (delta n). Control inputs (K) of all combinations are activated at different times by a centralised analogue or digital control unit (56).

Description

ENSEMBLE DE CONVERSION STATIQUE
D'ANERGIE ELECTRIQUE A SEMICONDUCTEURS
L'invention concerne une application du convertisseur statique d'énergie électrique, visé dans la demande de brevet principale nO 78.32428 et plus particulièrement une application du convertisseur de base défini à l'une des revendications 1 à 8 de cette demande.STATIC CONVERSION ASSEMBLY
OF ELECTRICAL SEMICONDUCTOR ANERGY
The invention relates to an application of the static converter of electrical energy, referred to in the main patent application No. 78.32428 and more particularly to an application of the base converter defined in one of claims 1 to 8 of this application.

L'application visée par la présente invention utilise un dispositif qui est schématisé à la figure 1 des dessins annexés et qui sera désigné globalement ci-après par la lettre grecque A . Ce dispositif Q est formé par l'association de deux convertisseurs de base tels que décrits dans la demande principale. Chacun de ces convertisseurs de base possède un transistor de puissance ayant une tenue en tension VCEX supérieure à sa tenue en tension VCEO et a pour avantage essentiel d'être utilisable dans une gamme de tension considérablement élargie sans reduction de ses performances en courant, tout en supprimant totalement les pertes énergétiques lors des commutations d'amorçage du transistor de puissance. The application targeted by the present invention uses a device which is shown schematically in Figure 1 of the accompanying drawings and which will be designated generally below by the Greek letter A. This device Q is formed by the combination of two basic converters as described in the main application. Each of these basic converters has a power transistor having a VCEX voltage withstand greater than its VCEO voltage withstand and has the essential advantage of being usable in a considerably enlarged voltage range without reducing its current performance, while completely eliminating the energy losses during the switching operations of the power transistor.

Pour plus de précision sur ce convertisseur de base, on se reportera à la demande de brevet principale ; la structure générale dudit convertisseur est simplement rappelée ci-dessous en référence-à la figure 1 qui schématise le dispositif ss formé par l'association de deux de ces convertisseurs de base. For more details on this basic converter, reference is made to the main patent application; the general structure of said converter is simply recalled below with reference to Figure 1 which schematizes the device ss formed by the combination of two of these basic converters.

Chaque convertisseur de base comporte un étage de puissance. 5 et un étage intermédiaire de traitement 4 ; ces convertisseurs sont commandés en opposition par un etage de commande commun 1 qui est adapté pour leur fournir des signaux de commande Sc et ' c opposés, de forme appropriée à la conversion à réaliser, notamment sous la forme de trains d'impulsions représentant des ordres de blocage et ordres de mise en conduction successifs du transistor de puissance concerné. Une entrée K permet de piloter l'étage de commande 1 en fonction de l'application envisagée. Each base converter has a power stage. 5 and an intermediate treatment stage 4; these converters are controlled in opposition by a common control stage 1 which is adapted to provide them with control signals Sc and 'c opposite, of a form suitable for the conversion to be carried out, in particular in the form of pulse trains representing orders blocking and successive conduction commands of the power transistor concerned. An input K makes it possible to control the control stage 1 as a function of the application envisaged.

Chaque étage de puissance 5 comporte, d'une part, au moins un transistor de puissance 7 dont la base est pilotée pour assurer au niveau collecteur/émetteur la conversion désiréeS autre part, une diode 8 de récupération d'énergie, enfin, un circuit d'aide à la commutation pour dériver le courant collecteur du transistor au cours des commutations de blocage de celui-ci ; ce circuit d'aide à la commutation peut être formé par un condensateur 9 disposé en parallèle entre l'émetteur et le collecteur du transistor 7. Each power stage 5 comprises, on the one hand, at least one power transistor 7 whose base is controlled to ensure the collector / transmitter level the desired conversionSother part, a diode 8 energy recovery, finally, a circuit switching aid for shunting the collector current of the transistor during blocking switching thereof; this switching assistance circuit can be formed by a capacitor 9 arranged in parallel between the emitter and the collector of the transistor 7.

La base de chaque transistor de puissance 7 est reliée à la sortie de l'étage intermédiaire 4 afin de déclencher les commutations dudit transistor de puissance. Cet étaye intermédiaire possède une entrée reliée à l'étage de commande 1 pour recevoir le signal Sc (ou S'c) et une autre entrée reliée à l'étage de puissance 5 pour détecter la tension collec,teur/émetteur CE du tran- sistor considéré. Il est adapte pour piloter LC la base de ce transistor de façon . à assurer une polarisation positive de ladite base afin de rendre le transistor conducteur dans le seul cas où, à la fois,
- le signal de commande Sc (ou S'c) correspond à une mise en condition
ET
- la tension VCE se trouve voisine de zéro, et à à assurer-une polarisation néga- tive de la base dans tous les autres cas en vue de bloquer ledit transistor de puissance.The base of each power transistor 7 is connected to the output of the intermediate stage 4 to trigger the switching of said power transistor. This intermediate strut has an input connected to the control stage 1 to receive the signal Sc (or S'c) and another input connected to the power stage 5 to detect the collector / transmitter voltage CE of the tran- sistor considered. It is adapted to drive LC the base of this way transistor. to ensure a positive bias of said base in order to make the transistor conductive in the only case where, at the same time,
the control signal Sc (or S'c) corresponds to a conditioning
AND
the voltage VCE is close to zero, and to ensure negative polarization of the base in all other cases in order to block said power transistor.

Selon un mode de réalisation décrit dans la demande principale, chaque étage intermédiaire 4 peut en particulier comprendre
un circuit Mv de mise en forme de la tension Vice, connecté au transistor de puissance considéré et adapté pour fournir un signal à deux états, l'un correspondant à une tension VCE voisine de 0, l'autre à une tension différente,
un circuit Mc de mise en forme du signal de commande 5c adapté pour fournir un signal à deux états, l'un correspondant aux valeurs de mise en conduction, l'autre aux valeurs de blocage de ce signal de commande,
une unité logique ET, reliée aux deux circuits Mv et Mc et adaptée pour fournir un signal à deux états, un état 1 correspondant à la conduction du transistor pour une tension VCE dudit transistor ~ O et pour un signal S ayant une valeur de mise en conduction,
c et un état 2 correspondant au blocage dudit transistor Si l'une des deux conditions ci-dessus n'est pas satisfaite,
et un circuit d'adaptation A, relié à l'unité logique ET et à la base du transistor de puissance considéré pour fournir vers cette base un courant d'alimentation tel que la conduction du transistor s'effectue pour l'état 1 du signal issu de l'unité logique ET et que le blocage s'effectue pour l'état 2 de ce signal
Le dispositif b formé par deux convertisseurs de base agencés comme le montre la figure 1 comporte quatre bornes de puissance reliées aux électrodes de puissance des deux transistors 7 ; pour simplifier la description qui suit, on a désigné par C1 la borne reliée au collecteur du premier transistor, par E1 la borne reliée à l'émetteur de ce premier transistor, par C2 la borne reliée au collecteur du second transistor 7 et par E2 la borne reliée à l'émetteur de ce second transistor. De plus, comme déjà indiqué, l'entrée de commande permettant le pilotage de l'étage de commande 1 est désignée par K.According to one embodiment described in the main application, each intermediate stage 4 can in particular comprise
a circuit Mv for shaping the voltage Vice, connected to the power transistor considered and adapted to provide a two-state signal, one corresponding to a voltage VCE close to 0, the other at a different voltage,
a circuit Mc for shaping the control signal 5c adapted to provide a two-state signal, one corresponding to the conduction values, the other to the blocking values of this control signal,
a logic unit AND, connected to the two circuits Mv and Mc and adapted to provide a two-state signal, a state 1 corresponding to the conduction of the transistor for a voltage VCE of said transistor ~ 0 and for a signal S having a setting value of conduction,
c and a state 2 corresponding to the blocking of said transistor If one of the two conditions above is not satisfied,
and an adaptation circuit A, connected to the logic unit AND and to the base of the power transistor considered for supplying to this base a supply current such that the conduction of the transistor is effected for state 1 of the signal from the logical unit AND and the blocking occurs for state 2 of this signal
The device b formed by two basic converters arranged as shown in Figure 1 comprises four power terminals connected to the power electrodes of the two transistors 7; to simplify the description which follows, C1 has been designated as the terminal connected to the collector of the first transistor, by E1 the terminal connected to the emitter of this first transistor, by C2 the terminal connected to the collector of the second transistor 7 and by E2 the terminal connected to the emitter of this second transistor. In addition, as already indicated, the control input for controlling the control stage 1 is designated by K.

La présente invention vise à étendre le domaine d'utilisation du convertisseur de base à des tensions supérieures qui peuvent être considérablement plus élevées, et ce, tout en bénéficiant des avantages spécifiques du convertisseur de base. The present invention aims to extend the range of use of the base converter to higher voltages that can be considerably higher, while enjoying the specific advantages of the base converter.

A cet effet, conformément à la présente invention, plusieurs dispositifs ss , en nombre n > 2, sont agencés en série de sorte que les bornes E1 et C2 d'un dispositif soient respectivement reliées aux bornes C1 et E2 du dispositif suivant, les deux bornes C1 et E2 du premier dispositif # étant reliées aux bornes +E, -E d'une alimentation de puissance, cependant que les deux bornes,E1 et C2 du dernier dispositif iS sont reliées-pour former une première sortie S1 de l'ensemble, appelée à être reliée à une charge. For this purpose, in accordance with the present invention, several devices ss, in number n> 2, are arranged in series so that the terminals E1 and C2 of a device are respectively connected to the terminals C1 and E2 of the following device, the two terminals C1 and E2 of the first device # being connected to the terminals + E, -E of a power supply, while the two terminals, E1 and C2 of the last device iS are connected to form a first output S1 of the assembly , called to be connected to a charge.

En outre, les étages de commande des différents dispositifs # sont pilotés par une unité de commande centralisée , adaptée pour provoquer un retafd des signaux de commande SCs S'c d'un dispositif h par rapport aux signaux de commande Sc, S'c du dispositif qui le précède dans la série. In addition, the control stages of the various devices # are controlled by a centralized control unit, adapted to cause a retafd of the control signals SCs S'c of a device h with respect to the control signals Sc, S'c of device that precedes it in the series.

De plus un étage répartiteur de tension est connecté aux bornes C1 et E2 des différents dispositifs
n , cet étage comportant une borne formant une seconde sortie S2 de l'ensemble, appelée à être reliée à la charge,et étant adapté pour diviser la tension d'alimentation 2E et appliquer sur chaque transistor de puissance des dispositifs b une fraction de cette tension.In addition, a voltage distribution stage is connected to the terminals C1 and E2 of the different devices
n, this stage comprising a terminal forming a second output S2 of the assembly, called to be connected to the load, and being adapted to divide the supply voltage 2E and apply to each power transistor devices b a fraction of this voltage.

Selon un mode de réalisation préférentiel, l'étage répartiteur de tension est adapté pour diviser la tension d'alimentation 2E en n fractions approximativement égales 2E et pour appliquer à chaque transistor
n de puissance une-fraction 2E de ladite tension.According to a preferred embodiment, the voltage distribution stage is adapted to divide the supply voltage 2E into n approximately equal fractions 2E and to apply to each transistor
n power a fraction 2E of said voltage.

n
L'ensemble de conversion ainsi réalisé peut fonctionner sous des tensions d'alimentation 2E considérablement plus élevées, puisque chaque transistor de puissance htun, dispositif # n'a à supporter qu'une fraction
de cette tension d'alimentation t2E)-.I t / . Par un choix convenable du nombre n de dispositifs,
n il est possible pour des tensions de l'ordre de quelques milliers de volts, de ramener sur chaque transistor de puissance une tension compatible avec sa tenue en tension VCEX.not
The conversion assembly thus produced can operate at considerably higher supply voltages 2E, since each power transistor htun, device # has to bear only a fraction
this supply voltage t2E) -. I t /. By a suitable choice of the number n of devices,
n it is possible for voltages of the order of a few thousand volts, to bring back on each power transistor a voltage compatible with its voltage resistance VCEX.

Compte-tenu des dispersions inévitables des caractéristiques des transistors de puissance, un tel fonctionnement en série est rendu possible, d'une part, par la présence de l'étage répartiteur de tension, qui limite la tension apparaissant aux bornes de chaque transistor, d'autre part, par l'action de l'unité de commande centrali sée qui impose une succession ordonnée des blocages des transistors : on évite ainsi des blocages aléatoires susceptibles de provoquer des surtensions temporaires aux bornes de certains transistors et chacun de ceux-ci est soumis à une fraction de tension prédéterminée, quel que soit l'état des autres transistors durant les transitions de blocage. Given the unavoidable dispersions of the characteristics of the power transistors, such series operation is made possible, on the one hand, by the presence of the voltage distributor stage, which limits the voltage appearing across the terminals of each transistor, d. on the other hand, by the action of the central control unit which imposes an ordered succession of blockages of the transistors: this avoids random blockages liable to cause temporary overvoltages across certain transistors and each of these is subjected to a predetermined voltage fraction, regardless of the state of the other transistors during blocking transitions.

L'invention sera mieux comprise à la lecture de la description qui suit, en référence aux dessins annexés qui en présentent à titre non limitatif un mode de réalisation ; sur ces dessins qui font partie intégrante de la présente description
la figure 1 déjà commentée est un schéma de rappel de la structure générale diun dispositif
u formé de deux convertisseurs tels que définis aux revendications 1 à 8 de la demande de brevet principale,
la figure 2 est un schéma de principe d'un ensemble de conversion conforme à l'invention,
la figure 3 est un schéma électrique de détail d'un des sous-ensembles de la figure 2,
la figure 4 représente sous forme simplifiée le schéma électrique de puissance de cet ensemble dans le cas de la mise en série de quatre dispositifs ,
les figures 5a à 5k illustrent les formes d'ondes des grandeurs caractéristiques de cet ensemble de conversion.The invention will be better understood on reading the description which follows, with reference to the accompanying drawings which disclose a non-limiting embodiment; on these drawings which form an integral part of this description
Figure 1 already commented is a diagram of the general structure of a device
u formed of two converters as defined in claims 1 to 8 of the main patent application,
FIG. 2 is a block diagram of a conversion assembly according to the invention,
FIG. 3 is a detailed electrical diagram of one of the subsets of FIG. 2,
FIG. 4 represents, in simplified form, the electrical power diagram of this assembly in the case of putting four devices in series,
Figures 5a to 5k illustrate the waveforms of the characteristic quantities of this conversion set.

L'ensemble de conversion représenté à titre d'exemple à la figure 2 comprend n dispositifs A de structure telle que rappelée plus haut et qui sont agencés en série les uns à la suite des autres. The conversion assembly represented by way of example in FIG. 2 comprises n devices A of structure as recalled above and which are arranged in series one after the other.

Le premier dispositif désigné par A 1 est connecté, d'une part, par ses bornes C1 et E2 respectivement aux bornes +E et -E d'une alimentation de puissance, d'autre part, par ses bornes E1 et C2 respectivement aux bornes C1 et E2 du deuxième dispositif désigné par e 2. The first device designated by A 1 is connected, on the one hand, by its terminals C1 and E2 respectively to the terminals + E and -E of a power supply, on the other hand, by its terminals E1 and C2 respectively at the terminals C1 and E2 of the second device designated by e 2.

D'une manière générale, les bornes E1 et C2 du dispositif \ i sont respectivement connectées aux bornes C1 et Ezdu dispositif suivant-1+
le dernier dispositif t n a ses deux bornes E1 et Ca réunies pour former une première sortie à laquelle est reliée une charge inductive 50.In a general manner, the terminals E1 and C2 of the device \ i are respectively connected to the terminals C1 and Ez of the following device-1 +
the last device tna its two terminals E1 and Ca together to form a first output to which is connected an inductive load 50.

Un étage répartiteur de tension 51 est connecté aux bornes C1 eut E2 des différents convertisseurs 2 ) à #n et comprend une borne faisant office de seconde sortie S, à laquelle est reliée l'autre extrémité-de la charge. A voltage distribution stage 51 is connected to the terminals C1 and E2 of the different converters 2) to # n and comprises a terminal acting as a second output S, to which the other end of the load is connected.

En outre, les entrées de commande K de chaque dispositif L sont reliées à une unité de commande centralisée 56 qui est adaptée pour décaler dans le temps les commandes 5c et S' des différents dispositifs f
c comme l'illustrent les figures Sa à 5e ; une telle unité de temporisation possède une structure parfaitement connue en elle-même et peut ètre réalisée électroniquement par voie analogique ou numerique.In addition, the control inputs K of each device L are connected to a centralized control unit 56 which is adapted to shift in time the commands 5c and S 'of the different devices.
c as illustrated in Figures 5 to 5; such a timing unit has a structure that is well known in itself and can be made electronically by analog or digital means.

L'étage 5i peut etre réalisé comme illustré à la figure 3 au moyen, d'une part, d'un ensemble de condensateurs tels que 52 montés en échelle alimentée par la tension 2E et comportant des liaisons intermédiaires telles que 53 en vue de fournir une division de la tension, d'autre part, d'un ensemble de diodes telles que 54 et 55 connectées aux liaisons intermédiaires 53 et aux électrodes de puissance C1, E2 des transistors de puissance des dispositifs A en vue d'appliquer à ces transistors la répartition de tension fournie par l'échelle de condensateurs
Les condensateurs 52 sont en nombre au moins égal au nombre n de dispositif S , (en l'exemple représenté à la figure 3, ces condensateurs sont au nombre de 4 égal au nombre supposé de dispositif3 # ). Ils forment donc au moins (n-l) liaisons intermédiaires 53.The stage 5i can be realized as illustrated in FIG. 3 by means, on the one hand, of a set of capacitors such as ladder-mounted capacitors fed by the voltage 2E and comprising intermediate links such as 53 in order to provide a division of the voltage, on the other hand, of a set of diodes such as 54 and 55 connected to the intermediate links 53 and to the power electrodes C1, E2 of the power transistors of the devices A in order to apply to these transistors the voltage distribution provided by the capacitor scale
The capacitors 52 are in number at least equal to the number n of device S, (in the example shown in FIG. 3, these capacitors are 4 in number equal to the supposed number of devices 3 #). They therefore form at least (nl) intermediate links 53.

Ces condensateurs ont des capacités approximativement égales, de valeur élevée telle que leur impédance à la fréquence des commutation des dispositifs
A soit négligeable par rapport à l'impédance de la charge. Ainsi, ils divisent la tension d'alimentation en n fractions approximativement égales 2E
n
Les diodes sont réparties en deux groupes comprenant chacun (n-l) diodes.These capacitors have approximately equal capacitances, of high value such that their impedance at the switching frequency of the devices
A is negligible compared to the impedance of the load. Thus, they divide the supply voltage into n approximately equal fractions 2E
not
The diodes are divided into two groups each comprising (nl) diodes.

Les (n-l) diodes 54 du premier groupe sont connectées aux (n-l) liaisons intermédiaires 53 en vue de les relier aux bornes C1 des dispositifs A-2... A n (dispositif l 1 excepté) ; ces diodes 54 sont orientées de sorte que leurs anodes soient tournées vers l'échelle des condensateurs et leurs cathodes soient tournées vers les bornes C1. The (n-1) diodes 54 of the first group are connected to the (n-1) intermediate links 53 in order to connect them to the terminals C1 of the devices A-2 ... A n (device 1 except); these diodes 54 are oriented so that their anodes are scaled towards the capacitors and their cathodes are turned towards the terminals C1.

Les (n-l) diodes 55 du second groupe sont connectées aux (n-l) liaisons intermédiaires 53 en vue de les relier aux bornes E2 des dispositifs # 2... # n
n (dispositif A 1 excepté) ; ces diodes 55 sont orientées de sorte que leurs cathodes soient tournées vers l'échelle des condensateurs et leurs anodes soient tournées vers les bornes E2
Le fonctionnement de l'ensemble est expliqué ci-après en référence, d'une part, à la figure 4 qui schématise les circuits de puissance po-ur un ensemble de conversion comprenant quatre dispositifs aa , d'autre part, aux figures 5a à 5k donnant les formes d'ondes des grandeurs suivantes, caractéristiques de cet ensemble
figure 5a : signal Scl de commande du premier transistor du premier dispositif 1,
figure 5b : signal S'cl (opposé de Scl) de commande du second transistor du premier dispositif A 1,
figure 5c, 5d, 5e : respectivement signaux Sc2, Sc3, Sc4, de commande des premiers transistors c3 5c2' c3' des dispositifs L 2 A 3 et # 4,
figure 5f, 5g, 5h, 5j : respectivement tensions Vl, V2, V3 et V4 aux bornes C1, E1 des pre- miers transistors des quatre dispositifs #1, #2, #3, #4, figure 5k : tension ch et courant ICh relatifs à la charge.The (n1) diodes 55 of the second group are connected to the (n1) intermediate links 53 in order to connect them to the terminals E2 of the devices # 2 ... # n
n (device A 1 excepted); these diodes 55 are oriented so that their cathodes are scaled capacitors and their anodes are turned to terminals E2
The operation of the assembly is explained hereinafter with reference, on the one hand, to FIG. 4 which schematizes the power circuits for a conversion assembly comprising four devices aa, on the other hand, in FIGS. 5k giving the waveforms of the following quantities, characteristics of this set
FIG. 5a: control signal Scl of the first transistor of the first device 1,
FIG. 5b: signal S'cl (opposite of Scl) of control of the second transistor of the first device A 1,
FIGS. 5c, 5d, 5e: respectively signals Sc2, Sc3, Sc4, for controlling the first transistors c3 5c2 'c3' of the devices L 2 A 3 and # 4,
FIG. 5f, 5g, 5h, 5j: voltages V1, V2, V3 and V4 respectively at the terminals C1, E1 of the first transistors of the four devices # 1, # 2, # 3, # 4, FIG. 5k: voltage ch and current ICh relating to the load.

On suppose que 1 'ensemble fonctionne en régime permanent et que, initialement, les quatre premiers transistors de puissance (désignés à la figure 4 par
T1, T2, T3, T4) sont conducteurs.It is assumed that the assembly operates in steady state and that initially the first four power transistors (designated in FIG.
T1, T2, T3, T4) are conductive.

Le transistor T1 reçoit un ordre de blocage représenté par la première impulsion du signal 5C1 (figure 5a). I1 se bloque et, lorsque la tension V1 à ses bornes (Cli E1) prend la valeur E/2 (figure Sf), la diode 54 correspondante entre en conduction et assure la continuité du courant de charge. The transistor T1 receives a blocking command represented by the first pulse of the signal 5C1 (FIG. 5a). I1 hangs and, when the voltage V1 at its terminals (Cli E1) takes the value E / 2 (Figure Sf), the corresponding diode 54 enters conduction and ensures the continuity of the charging current.

Lorsque le transistor T2 reçoit à son tour un ordre de blocage représenté par la première impulsion du signal SC2 (figure 5c), il se bloque à son tour , lorsque la tension V2 à ses bornes prend la valeur E/2 (figure 5g), la diode 54? correspondante entre en conduction et assure la roue libre de la charge. When the transistor T2 in turn receives a blocking command represented by the first pulse of the signal SC2 (FIG. 5c), it in turn blocks, when the voltage V2 at its terminals takes the value E / 2 (FIG. 5g). the diode 54? corresponding in conduction and ensures the free wheel of the load.

Et ainsi de suite pour les transistors
T3 et T4.And so on for transistors
T3 and T4.

Durant ces phases, les tensions aux bornes de chaque transistor T1, à T4; (seconds transistors des dispositifs ss ) s'effondrent progressivmenet de E/2 à
O, ce qui fournit les conditions de leur amorçage ultérieur.During these phases, the voltages at the terminals of each transistor T1, at T4; (second transistors of devices ss) collapse progressivmenet from E / 2 to
O, which provides the conditions for their subsequent priming.

Le mécanisme de commutation est symétrique pour l'alternance suivante. The switching mechanism is symmetrical for the next half cycle.

Ainsi, la tension aux bornes de la charge varie entre +E et -E (en l'exemple de façon pseudo rectangulaire) cependant que la tension aux bornes de chaque transistor de puissance ne varie qu'entre O et E/2. Thus, the voltage across the load varies between + E and -E (in the example pseudo rectangular way) while the voltage across each power transistor varies only between O and E / 2.

Il est à noter que la répartition des tensions dans l'échelle descondensateurs peut être stabilisée et/ou ajustée par des résistances classiques d'équilibrage externe et/ou par une action appropriée de l'unité de commande centralisée (modulation des retards entre tes ordres de blocage successifsi. It should be noted that the distribution of voltages in the scale of the capacitors can be stabilized and / or adjusted by conventional external balancing resistors and / or by appropriate action of the centralized control unit (modulation of delays between your orders successive blocking.

L'ensemble conforme à l'invention peut être utilisé dans tous les domaines d'applications du convertisseur de base décrit dans la demande principale conversion continue/alternative à fréquence fixe ou variable, conversion intermédiaire à moyenne fréquence d'un système de conversion continu/continu... L'extension de ce domaine d'application à d'autres natures de charge ou d'autres modes d'alimentation de celle-ci peut être obtenue en utilisant l'ensemble ci-dessus décrit associe à un étage supplémentaire de sortie tel que décrit dans la demande de premier certificat d'addition déposé. The assembly according to the invention can be used in all the fields of application of the basic converter described in the main application fixed / variable frequency DC / DC conversion, intermediate to intermediate frequency conversion of a continuous conversion system. Continuous ... The extension of this application area to other types of charge or other modes of supply thereof can be achieved by using the above described set associated with an additional stage of exit as described in the application for the first deposit certificate filed.

Claims

1 / - A static solid-state electrical energy conversion assembly, comprising n devices A (na 2), each formed by the combination of two converters according to one of claims 1 to 8 of the main application the two converters of each device tS being controlled in opposition by a common control stage (13 adapted to generate for the two power transistors (7) of said converters, control signals (S c and S'c) opposite of appropriate form for the conversion to each device A comprising four power terminals connected to the power electrodes of its two transistors (7): collector (C1) and emitter (E1) of the first transistor and collector (C2) and emitter (E2) of the second transistor, said static conversion assembly being characterized in that

the devices # are arranged in series so that the terminals (E1) and (C2) of a device are respectively connected to the terminals (C1) and (E2) of the following device

the two terminals (C1) and (E2) of the first device # are connected to the terminals (+ E, -E) of a power supply, while the two terminals (E1) and (C2) of the last device # are connected to form a first output (S1) of the assembly, to be connected to a load (50),

the control stages (1) of the different devices # are controlled by a centralized control unit (56) adapted to cause a delay of the control signals (SSX, Sc) of a device vs with respect to the control signals ( Sc, S'c) of the device which precedes it in the series,

a voltage distribution stage (51) is connected to the terminals (C1) and (E2) of the different devices (S), this stage comprising a terminal forming a second output (S2) of the assembly, which is to be connected to the load (50), and being adapted to divide the voltage

power supply (2E) and apply-er on each transistor of

power (7) devices (4) a fraction of this

voltage.

2 / - conversion assembly according to claim 1, characterized in that the splitter stage

voltage (51) is adapted to divide the voltage of

mentation (2E) into n approximately equal fractions

(2E) and to apply to each power transistor

a fraction (2E) of said voltage.

not

3 / - Conversion set according to

one of claims 1 or 2, characterized in that

the voltage divider stage (51) comprises

a set of capacitors (52),

mounted in scale powered by voltage (2E) and compor

intermediate linkages (53) to provide the

voltage division,

a set of diodes (54, 55) connected

on the one hand, to the intermediary-links (53) of the

capacitors and, on the other hand, to the electrodes of

power (C1, E2) of the power transistors (7), in view

to apply to said transistors the voltage distribution

provided by the capacitor scale.

4 / - Deconversion set according to

claim 3, characterized in that

at least n capacitors (52) are

associated in series to constitute the aforementioned scale and

forming (n-1) intermediate bonds (53),

(n-1) diodes (54) are connected to

these (n-1) intermediate links in order to link them to the

terminals (C1) of devices <a) with the exception of the first,

anodes turned to the capacitor scale and cat.holes facing the terminals (C-1)

(cn-1) diodes (55) are connected to

(n-1) intermediate links (53) of the conden scale

to connect them to the terminals (E2) of the devices () with the exception of the first, cathodes facing

the scale of capacitors and anodes turned towards the bor

nes (E 2).

5 / - conversion assembly according to claims 2 and 4 taken together, characterized in that the capacitors (52) have approximately equal capacitances, of high value such that their impedance at the frequency of switching devices () is negligible compared to impedance. the load (50).