FR2517908A1

FR2517908A1 - TDM data transmission system e.g. for telephone - uses violation of polarity sequence to send synchronisation signals upon recognition of successive identical polarisations

Info

Publication number: FR2517908A1
Application number: FR8122644A
Authority: FR
Inventors: Raymond Gass
Original assignee: Telic Alcatel SA; La Telephone Industrielle et Commerciale Telic Alcatel SA
Current assignee: ALE International SAS
Priority date: 1981-12-03
Filing date: 1981-12-03
Publication date: 1983-06-10
Also published as: FR2517908B1

Abstract

The time multiplex transmission system uses data coded in octets whose binary elements are sent successively at a clock controlled rate in frames. The system includes mixing, frame by frame, the binary elements of the octets, and distributing the elements uniformly in each octet in the whole frame. The elements of the octets in the frame are then transmitted at the clock rate. The binary elements are then converted in to a three level bipolar code and the polarity of the elements alternates. A frame synchronisation signal reference is generated by violation of the polarity alternating rule. The clock signal is recovered from the signal, and the signal is recoverted to binary. The synchronisation is determined from the polarity and the initial octets are reconstituted using the extracted clock and sync. signals.

Description

Procédé et système de transmission entre deux organes d'informations codées sous forme d'octets et multiplexées dans le temps
La présente invention a pour objet un procédé et un système de transmission; entre deux organes, d'informations codées sous forme d'octets et multiplexées dans le temps, en particulier d'un procédé et d'un système dans lequel les éléments binaires sont destinés à être successivement transmis au rythme d'une horloge et en association avec une signalisation entre organes dans le cadre de trames successives et identiques de transmission.Method and system for transmission between two information bodies coded in the form of bytes and time multiplexed
The present invention relates to a method and a transmission system; between two organs, information coded in the form of bytes and multiplexed in time, in particular a method and a system in which the binary elements are intended to be successively transmitted at the rate of a clock and in association with signaling between organs within the framework of successive and identical transmission frames.

Un tel procédé et un tel système sont destinés par exemple à assurer le raccordement entre des terminaux numériques et des coupleurs d'accès à un réseau de commutation temporel de type multiservice. Such a method and such a system are intended, for example, to ensure the connection between digital terminals and access couplers to a time switching network of multiservice type.

On considérera dans la suite de la description qu'un terminal numérique est constitué par un ou plusieurs agencements capables de transformer chacun les informations produites par une source en informations binaires agencées selon un format déterminé en vue de leur transmission par une meme liaison, ainsi que d'assurer la transformation inverse, étant entendu que les sources peuvent eventellement etre dissemblables, l'une étant par exemple un téléphone, une autre un télécopieur etc. It will be considered in the following description that a digital terminal is constituted by one or more arrangements capable of each transforming the information produced by a source into binary information arranged according to a determined format for transmission by a same link, as well as ensure the reverse transformation, it being understood that the sources may possibly be dissimilar, one being for example a telephone, another a fax machine etc.

On considérera également qu'un coupleur est un agencement destiné à assurer l'adaptation des informations binaires fournies par un ou plusieurs terminaux pour les adapter aux contraintes imposées par leur transmission et leur commutation par un commutateur multiservice ainsi que l'adaptation inverse des informations commutées, étant entendu que le commutateur multiservice assure la mise en liaison unidirectionnelle ou bidirectionnelle des sources avec les destinataires soit directement soit par l'intermédiaire d'autres commutateurs eux-mêmes multiservices ou spécialisés. It will also be considered that a coupler is an arrangement intended to ensure the adaptation of the binary information supplied by one or more terminals in order to adapt them to the constraints imposed by their transmission and their switching by a multiservice switch as well as the reverse adaptation of the switched information. , it being understood that the multiservice switch ensures the unidirectional or bidirectional connection of the sources with the recipients either directly or through other switches themselves multiservice or specialized.

On rappellera enfin qu'un commutateur multiservice est destiné à donner à ses utilisateurs un accès à des services classiquement assurés par des réseaux spécialisés, tels que des réseaux de commutation de messages, de transmission de données ou autres, en particulier lorsque l'utilisateur veut avoir accès à différents services et lorsque l'utilisation qu'il fait de chaque service pris indépendamment ne justifie par les raccorde ments individuels aux réseaux spécialisés correspondants. Les différents appareils nécessaires à l'exploitation des services spécialisés par un utilisateur constituent, font partie ou sont reliés à un ou plusieurs terminaux tels que défini ci -dessus.Finally, it will be recalled that a multiservice switch is intended to give its users access to services conventionally provided by specialized networks, such as message switching, data transmission or other networks, in particular when the user wants have access to different services and when the use he makes of each service taken independently does not justify individual connections to the corresponding specialized networks. The various devices necessary for the operation of specialized services by a user constitute, form part of or are connected to one or more terminals as defined above.

Dans la mesure où l'on utilise des commutateurs multiservices temporels dans lesquels les entrées sont desservies par des liaisons bus partagées dans le temps entre plusieurs coupleurs, les débits de ces liaisons sont prévus beaucoup plus grands que ceux des liaisons qui relient les coupleurs à leurs terminaux. Les liaisons entre terminaux et coupleurs n'ont donc pas besoin d'être aussi performantes en débit que les liaisons entre coupleurs et commutateurs, mais elles doivent répondre à d'autres contraintes dues notament à leurs longueurs généralement très supérieures à celles qui existent entre coupleurs et commutateur. Insofar as multiservice time switches are used in which the inputs are served by bus links shared in time between several couplers, the bit rates of these links are expected to be much greater than those of the links which connect the couplers to their terminals. The connections between terminals and couplers therefore do not need to be as efficient in speed as the connections between couplers and switches, but they must respond to other constraints due in particular to their lengths generally much greater than those which exist between couplers and switch.

Dans ce cas, il devient nécessaire de transmettre des signaux d'horloge en plus des données pour pouvoir récupérer en réception les données qui ont été émises. Une solution classique consiste à transmettre séparément données et signaux d'horloge, mais cette solution est relativement coûteuse pour les applications évoquées plus haut. De plus dès que les transmissions sont bidirectionnelles il est nécessaire de générer des signaux d'horloge dans le terminal pour pouvoir émettre vers le coupleur, sachant qu'une synchronisation entre émissions dans les deux sens de transmission est rendue nécessaire pour certain équipements desservis tels que les codecs effectuant la conversion des signaux numériques en parole et la conversion inverse. Ceci entrain donc un choix des moyens et des procédés de transmission en fonction des besoins. In this case, it becomes necessary to transmit clock signals in addition to the data in order to be able to recover the received data on reception. A conventional solution consists in transmitting data and clock signals separately, but this solution is relatively expensive for the applications mentioned above. In addition, as soon as the transmissions are bidirectional, it is necessary to generate clock signals in the terminal in order to be able to transmit to the coupler, knowing that synchronization between transmissions in the two directions of transmission is made necessary for certain equipment served such as codecs converting digital signals to speech and reverse converting. This therefore results in a choice of means and methods of transmission as required.

C'est pourquoi la présente invention propose donc un procédé et un système de transmission en multiplex temporel entre deux organes, tels qu'un terminal numérique et un coupleur d'accès à un réseau de commutation temporel multiservice, pour des informations qui sont codées sous forme d'octets, susceptibles de provenir de sources dissemblables, dont les éléments binaires sont destinés à être transmis au rythme d'une horloge sur une liaison filaire et en association avec une signalisation entre organes dans le cadre de trames successives et identiques. This is why the present invention therefore proposes a method and a system for transmitting in time multiplex between two organs, such as a digital terminal and an access coupler to a multiservice time switching network, for information which is coded under form of bytes, likely to come from dissimilar sources, the binary elements of which are intended to be transmitted to the rhythm of a clock on a wired link and in association with signaling between organs within the framework of successive and identical frames.

Ce procédé et ce système ont pour but de permettre à un premier organe - qui est le coupleur dans l'exemple choisi - de fournir simulta nément les informations à transmettre à l'autre organe - ici le terminal -et des signaux d'horloge et dè synchronisation par une même liaison bifilaire de manière à permettre à celui-ci d'émettre sur une seconde liaison bifilaire les informations, émanant éventuellement de sources dissemblables qu'il est chargé de transmettre au premier organe en accord avec le protocole qui régit de manière identique l'échange simultané d'informations en sens inverse sur les deux liaisons bifilaires. The aim of this method and this system is to allow a first member - which is the coupler in the example chosen - to simultaneously supply the information to be transmitted to the other member - here the terminal - and clock signals and synchronization by the same two-wire link so as to allow it to transmit on a second two-wire link information, possibly from dissimilar sources which it is responsible for transmitting to the first organ in accordance with the protocol which governs identical the simultaneous exchange of information in reverse on the two two-wire links.

Selon une caractéristique de l'invention le procédé comporte pour chaque sens de transmission les opérations suivantes - brassage identiquement trame par trame des éléments binaires des octets d'information et de signalisation destinés à être transmis au cours d'une trame de manière à répartir uniformément les éléments binaires de chaque octet dans toute la trame qui les comporte et à émettre successivement des éléments binaires d'octets différents, au rythme de l'horloge,
- conversion en code bipolaire à trois niveaux et alternance de polarité des éléments binaires brassés,
- génération d'un repère de synchronisation de trame, identiquement à chaque trame, par maintien d'une même polarité pour deux éléments binaires successifs en violation de la règle d'alternance,
o
- récupération du signal d'horloge à partir des signaux reçus
- conversion sous forme binaire à deux niveaux des signaux reçus en code bipolaire à trois niveaux,
- récupération et exploitation des polarités identiques successives pour la détermination des repères de synchronisation,
- reconstitution des octets initiaux, transmis sous forme brassée au cours d'une trame, à partir des signaux reçus et convertis et à l'aide des signaux d'horloge et des repères de synchronisation reconstitués et contrôlés.According to a characteristic of the invention, the method comprises for each direction of transmission the following operations - identically mixing frame by frame of the binary elements of the information and signaling bytes intended to be transmitted during a frame so as to distribute uniformly the binary elements of each byte throughout the frame which comprises them and to successively transmit binary elements of different bytes, at the rate of the clock,
- conversion into bipolar three-level code and alternating polarity of the binary elements brewed,
- generation of a frame synchronization mark, identically to each frame, by maintaining the same polarity for two successive bits in violation of the alternation rule,
o
- recovery of the clock signal from the received signals
- conversion in binary form at two levels of the signals received into bipolar code at three levels,
- recovery and exploitation of the successive identical polarities for the determination of the synchronization marks,
- reconstitution of the initial bytes, transmitted in the form mixed in the course of a frame, from the signals received and converted and using the clock signals and synchronization marks reconstituted and controlled.

Selon une autre caractéristique de l'invention, le système de transmission comporte au moins :
- un agencement de brassage par organe émetteur pour répartir uniformément les éléments binaires de chaque octet dans toute la trame qui les comporte en transmettant successivement des éléments binaires d'octets différents au rythme de l'horloge régissant cet émetteur,
- un convertisseur de code binaire à deux niveaux en code bipolaire à trois niveaux et alternance de polarité, ce convertisseur étant relié en sortie de l'agencement de brassage dans chaque émetteur dont il alimente la liaison bifilaire de transmission,
- un générateur de repère de synchronisation apte à forcer la polarité des signaux bipolaires d'un convertisseur de code sous le contrôle de l'horloge régissant l'émetteur qui le comporte.According to another characteristic of the invention, the transmission system comprises at least:
a cross-connection arrangement by transmitting member to uniformly distribute the binary elements of each byte throughout the frame which comprises them by successively transmitting binary elements of different bytes at the rate of the clock governing this transmitter,
a binary code converter with two levels into bipolar code with three levels and alternating polarity, this converter being connected at the output of the patching arrangement in each transmitter for which it supplies the two-wire transmission link,
- a synchronization marker generator capable of forcing the polarity of the bipolar signals of a code converter under the control of the clock governing the transmitter which comprises it.

D'autres caractéristiques et avantages de l'invention seront décrits dans la description suivante et en relation avec les figures répertoriées ci-dessous. Other characteristics and advantages of the invention will be described in the following description and in relation to the figures listed below.

La figure 1 présente un schéma de principe d'un système de transmission selon l'invention. Figure 1 shows a block diagram of a transmission system according to the invention.

La- figure 2 présente un diagramme de temps précisant la trame en vigueur sur les liaisons de transmission entre émetteurs et récepteurs du système selon l'invention. FIG. 2 presents a time diagram specifying the frame in force on the transmission links between transmitters and receivers of the system according to the invention.

La figure 3 présente un schéma d'un émetteur du système selon l'invention. FIG. 3 presents a diagram of a transmitter of the system according to the invention.

La figure 4 présente un diagramme de fonctionnement de l'émetteur selon l'invention. FIG. 4 presents an operating diagram of the transmitter according to the invention.

la figure 5 présente un schéma d'un récepteur selon l'invention. FIG. 5 presents a diagram of a receiver according to the invention.

La figure 6 présente un diagramme de fonctionnement d'un agencement de récupération de synchronisation selon l'invention. FIG. 6 presents an operating diagram of a synchronization recovery arrangement according to the invention.

La figure 7 présente le diagramme de fluence d'un discriminateur d'automate de synchronisation selon l'invention. FIG. 7 shows the flow diagram of a synchronizer automaton discriminator according to the invention.

La figure 8 présente un schéma du discriminateur selon l'invention. FIG. 8 presents a diagram of the discriminator according to the invention.

Le système de transmission représenté à la figure 1 est destiné à relier deux organes qui sont ici un coupleur G d'un réseau de commutation et l'autre un terminal T desservant un ou plusieurs appareils émetteurs et/ou récepteurs, le réseau de commutation et les appareils ne sont par représentés pour des raisons de simplification et dans la mesure où ils n'entrent pas dans le cadre de la présente invention. The transmission system shown in FIG. 1 is intended to connect two bodies which are here a coupler G of a switching network and the other a terminal T serving one or more transmitting and / or receiving devices, the switching network and the devices are not shown for reasons of simplification and insofar as they do not fall within the scope of the present invention.

A titre d'exemple, le réseau de commutation est temporel, de type multiservices, il est relié au coupleur C par deux liaisons bus LB1 et
LB2 unidirectionnelles et de sens inverse. Les informations transmises par ces liaisons bus sont par exemple constituées par des mots autodirecteurs de deux octets qui sont multiplexés dans le temps selon une trame à deux cent cinquante six voies d'une durée de cent vingt cinq microsecondes. Chaque mort est transmis par une voie, son premier octet est constitué d'une étiquette et d'une zone de commande, le second octet est réservé, en cours de communication à l'information à transmettre.For example, the switching network is temporal, of the multiservice type, it is connected to the coupler C by two bus links LB1 and
LB2 unidirectional and reverse. The information transmitted by these bus links is for example constituted by two-byte homing words which are multiplexed in time according to a frame with two hundred and fifty six channels of a duration of one hundred and twenty five microseconds. Each death is transmitted by a channel, its first byte consists of a label and a command zone, the second byte is reserved, during communication with the information to be transmitted.

Les appareils émetteurs et/ou récepteurs sont par exemple des téléphones, des télécopieurs, des modems de transmission de données ou autres, ils permettent la communication d'informations produites par l'homme ou par une machine à travers le terminal qui les dessert ou dont ils sont une partie, après conversion de ces informations en octets destinés à être successivement émis, ils permettent aussi la conversion des octets qu'ils reçoivent en informations spécifiques exploitables suivant le cas par l'homme ou par une machine. The transmitting and / or receiving devices are for example telephones, fax machines, data transmission modems or the like, they allow the communication of information produced by man or by a machine through the terminal which serves them or whose they are a part, after conversion of this information into bytes intended to be successively transmitted, they also allow the conversion of the bytes that they receive into specific information usable according to the case by man or by a machine.

Les conversions sont effectuées soit dans l'appareil qui constitue alors lui-même un terminal, soit par un équipement spécifique associé à l'appareil ou intégré au terminal qui le dessert. The conversions are carried out either in the device which then constitutes itself a terminal, or by specific equipment associated with the device or integrated into the terminal which serves it.

Quel que soit le cas envisagé le terminal est conçu pour émettre et recevoir un nombre déterminé d'octets au cours de chacune des trames successives de transmission qui sont émises ou reçues. Suivant le nombre et la nature des appareils que dessert un terminal, les octets transmis au cours d'une meme trame peuvent être soit indépendants et communiqués à des récepteurs d'appareils éventuellement dissemblables, soit au moins partiellement associés et communiqués en association au même appareil. Whatever the case envisaged, the terminal is designed to transmit and receive a determined number of bytes during each of the successive transmission frames which are transmitted or received. Depending on the number and nature of the devices served by a terminal, the bytes transmitted during the same frame can be either independent and communicated to receivers of possibly dissimilar devices, or at least partially associated and communicated in association with the same device. .

C'est pourquoi seules ont été figurées des liaisons symboliques L1, L2 permettant de transmettre les informations et la signalisation entre le terminal et l'appareil où la partie de terminal, non figurés l'un ou l'autre, qui traitent ces informations soit pour former les octets avant émission , soit pour rendre les octets transmis exploitables. This is why only symbolic links L1, L2 have been shown making it possible to transmit the information and the signaling between the terminal and the device or the part of the terminal, not shown one or the other, which processes this information either to form the bytes before transmission, or to make the transmitted bytes exploitable.

Dans l'exemple présenté figure 1 chaque coupleur comporte une interface de commutation 1C reliée aux liaisons bus LB1 et LB2 du réseau de commutation afin d'assurer d'une part la formation et l'émission des mots de deux octets par le coupleur 1 vers le réseau et d'autre part la réception des mots provenant à travers le réseau vers ce coupleur 1. In the example presented in FIG. 1, each coupler comprises a switching interface 1C connected to the bus links LB1 and LB2 of the switching network in order to ensure, on the one hand, the formation and the transmission of two-byte words by the coupler 1 to the network and on the other hand the reception of the words coming through the network towards this coupler 1.

En ce but l'interface de commutation îC est composée d'un agencement d'émission 10 et d'un agencement de réception 11 qui sont reliés et contrôlés par une unité de commande 2C et une horloge 3C propres au coupleur C. For this purpose, the switching interface îC is composed of a transmission arrangement 10 and a reception arrangement 11 which are connected and controlled by a control unit 2C and a clock 3C specific to the coupler C.

L'agencement d'émission 10 assure la constitution des mots qui sont individuellement composés d'un premier octet émanant de l'unité de commande 2C et d'un octet émanant du terminal T, il assure aussi leur insertion dans la trame régissant la liaison bus L32 à l'un des intervalles de temps de voie réservés au coupleur C. The transmission arrangement 10 ensures the constitution of the words which are individually composed of a first byte emanating from the control unit 2C and of a byte emanating from the terminal T, it also ensures their insertion in the frame governing the link bus L32 at one of the channel time intervals reserved for module C.

En ce but, l'unité de commande 2C, classiquement réalisée autour d'un microprocesseur usuel non représenté, fournit l'étiquette et les éléments binaires destinés à la zone de commande du premier octet ainsi que les indications nécessaires à l'insertion dans la trame. For this purpose, the control unit 2C, conventionally produced around a conventional microprocessor not shown, supplies the label and the binary elements intended for the control area of the first byte as well as the indications necessary for insertion into the frame.

L'horloge 3C est classiquement reliée à une horloge centrale pilote HCP non figurée du commutateur auquel le coupleur C est attaché, de manière à assurer la synchronisation des opérations d'insertion et d'extraction des mots à émettre ou à recevoir via les liaisons bus LB1 et LB2. The clock 3C is conventionally connected to a central pilot clock HCP not shown in the switch to which the coupler C is attached, so as to ensure the synchronization of the operations of insertion and extraction of the words to be transmitted or received via the bus links. LB1 and LB2.

L'agencement de réception 11 assure l'extraction des mots destinés au coupleur C au cours des trames successives parmi l'ensemble des mots transmis par la liaison bus LB1 auquel cet agencement de réception 11 est relié, il assure également la séparation des deux octets de chaque mot reçu de manière à assurer la transmission du premier vers l'unité de commande 2C et du second vers un ou le terminal T desservi par le coupleur C. The reception arrangement 11 extracts the words intended for the coupler C during successive frames from all the words transmitted by the bus link LB1 to which this reception arrangement 11 is connected, it also ensures the separation of the two bytes of each word received so as to ensure the transmission of the first to the control unit 2C and of the second to one or the terminal T served by the coupler C.

L'unité de commande 2C et l'horloge 3C, reliés aux deux agencements 10 et 11 par des liaisons non représentées, assurent pour l'agencement de réception 11 des fonctions analogues à celles évoquées pour l'agencement d'émission 10. The control unit 2C and the clock 3C, connected to the two arrangements 10 and 11 by links not shown, provide for the reception arrangement 11 functions similar to those mentioned for the transmission arrangement 10.

Le système de transmission selon l'invention a pour objet d'assurer la transmission bidirectionnelle des informations entre l'interface de commutation 7C et le ou les terminaux, tels que T, que dessert le coupleur C. The purpose of the transmission system according to the invention is to ensure the bidirectional transmission of information between the switching interface 7C and the terminal or terminals, such as T, which the coupler C serves.

Chacun des deux organes que constituent un coupleur tel que C et un terminal tel que T comporte donc un émetteur E et un récepteur R, tels
EC, ET, RC, RT, étant entendu qu'un même coupleur peut disposer de plus d'un couple émetteur E - récepteur R ainsi que le symbolise le couple CECI, RC1, pour le coupleur C sur la figure 1.Each of the two members that constitute a coupler such as C and a terminal such as T therefore comprises a transmitter E and a receiver R, such
EC, ET, RC, RT, it being understood that the same coupler can have more than one transmitter E - receiver R pair, as symbolized by the CECI pair, RC1, for the coupler C in FIG. 1.

Dans la mesure oU le débit d'octets entre un coupleur et un terminal ou entre un terminal et un coupleur est nécessairement inférieur au débit d'octets des liaisons bus LB1 et LB2, il est possible de diminuer le rythme de transmission entre organes T et C par rapport à celui des liaisons bus LB en conservant une durée de trame identique à celle utilisée pour ces liaisons bus. Insofar as the byte rate between a coupler and a terminal or between a terminal and a coupler is necessarily lower than the byte rate of the bus links LB1 and LB2, it is possible to reduce the transmission rate between organs T and C compared to that of the LB bus links while keeping a frame duration identical to that used for these bus links.

Dans la mesure où la distance entre un coupleur et un terminal qu'il dessert peut etre grande il est nécessaire de fournir des signaux d'norloge et de synchronisation pour pouvoir reconstituer les octets initiaux à la réception à partir des signaux transmis. Insofar as the distance between a coupler and a terminal which it serves can be great, it is necessary to provide clock and synchronization signals in order to be able to reconstruct the initial bytes on reception from the signals transmitted.

Si les liaisons s'étendent dans des zones géographiques non protégées, il est prévu d'éviter la transmission de surtensions ou de surintensités par conduction directe et l'on préfère isoler galvaniquement les émetteurs et récepteurs les uns des autres. If the links extend into unprotected geographical areas, provision is made to avoid the transmission of overvoltages or overcurrents by direct conduction and it is preferred to galvanically isolate the transmitters and receivers from each other.

De plus on cherche généralement à téléalimenter au moins partiellement les terminaux à partir des coupleurs afin d'assurer au moins un minimum de fonctions essentielles en toutes conditions. In addition, it is generally sought to at least partially power the terminals from the couplers in order to ensure at least a minimum of essential functions in all conditions.

Pour répondre à cet ensemble de conditions economiquement et avec fiabilité la liaison entre un émetteur et un récepteur s'effectue par exemple par l'intermédiaire d'une liaison bifilaire, telle LCT entre l'émetteur EC et le récepteur RT et LTC entre l'émetteur ET et le récepteur RE. Chaque émetteur ou récepteur est isolé galvaniquement de la liaison qui le dessert au moyen d'un transformateur 4, tel EC pour l'é- metteur EC et 4RC pour le récepteur RC. To meet this set of conditions economically and reliably, the link between a transmitter and a receiver takes place, for example, by means of a two-wire link, such as LCT between the transmitter EC and the receiver RT and LTC between the ET transmitter and RE receiver. Each transmitter or receiver is galvanically isolated from the link serving it by means of a transformer 4, such as EC for the EC transmitter and 4RC for the RC receiver.

La téléalimentation du terminal à partir de la source 5 associée au coupleur C s'effectue par l'intermédiaire d'un circuit fantôme reliant cette source 5 aux points milieux des enroulements secondaires des transformateurs 4EC et 4RC et en reliant les bornes d'utilisations 6 aux points milieux des primaires des transformateurs 4ET et 4RT. The remote power supply to the terminal from the source 5 associated with the coupler C is effected by means of a phantom circuit connecting this source 5 to the midpoints of the secondary windings of the transformers 4EC and 4RC and by connecting the use terminals 6 at the midpoints of the primers of the 4ET and 4RT transformers.

Chaque émetteur ER ou ET reçoit pendant la durée d'une trame une pluralité d'octets d'informations provenant soit de l'agencement de réception 11 dans le cas d'un émetteur EC de coupleur soit du ou des appareils desservis dans le cas d'un émetteur ET de terminal. Each transmitter ER or AND receives during the duration of a frame a plurality of bytes of information coming either from the reception arrangement 11 in the case of a coupler transmitter EC or from the apparatus or devices served in the case of 'a terminal AND transmitter.

Dans l'exemple de réalisation envisagé, quatre octets sont transmis par trame dans chaque sens de transmission, le premier d'entre eux est réservé à la signalisation entre organes et les trois autres sont affectés à des informations provenant d'un à trois appareils éventuellement dissemblables, ainsi qu'évoqué précédemment. In the exemplary embodiment envisaged, four bytes are transmitted per frame in each direction of transmission, the first of them is reserved for signaling between organs and the other three are assigned to information coming from one to three devices possibly dissimilar, as mentioned above.

Dans la mesure où l'emploi de transformateurs d'isolation galvanique 6 ne permet pas l'emploi d'un code de transmission à composante continue il est nécessaire de prévoir un code n'exigeant pas la présence d'une telle composante. Insofar as the use of galvanic isolation transformers 6 does not allow the use of a transmission code with a continuous component, it is necessary to provide a code not requiring the presence of such a component.

De plus pour permettre la reconstitution d'un signal d'horloge sans adjonction d'une liaison de transmission spécifique d'horloge, on met en oeuvre un code qui permet une telle reconstitution. In addition, to allow the reconstruction of a clock signal without the addition of a specific clock transmission link, a code is implemented which allows such reconstruction.

Comme il est nécessaire de pouvoir différencier les octets reçus à chaque trame en vue de leur aiguillage, il faut également un code permettant une détection de repère de synchronisation et par conséquent une détection d'erreurs. As it is necessary to be able to differentiate the bytes received in each frame with a view to their switching, there is also a need for a code allowing detection of synchronization mark and consequently detection of errors.

En ce but le système de transmission selon l'invention prévoit l'utilisation d'un code bipolaire à trois niveaux et alternance de polarité pour la transmission des informations entre émetteurs EC, ET et récepteurs correspondants RT, RC, ainsi que la réalisation d'un repère de synchronisation dans chaque octet de signalisation de trame par maintien d'une meme polarité pendant deux intervalles de temps successifs d'une trame en violation de la règle d'alternance de polarité. For this purpose, the transmission system according to the invention provides for the use of a bipolar code with three levels and alternating polarity for the transmission of information between transmitters EC, AND and corresponding receivers RT, RC, as well as the realization of a synchronization mark in each frame signaling byte by maintaining the same polarity for two successive time intervals of a frame in violation of the alternation of polarity rule.

Toutefois de manière connue la traduction dune succession de zéros binaires dans un tel code bipolaire se traduit par un signal constant de valeur nulle qui ne fournit aucune indication permettant une récupération de signal d'horloge s'il se prolonge assez longtemps. Or ceci est possible si aucune information n'est échangée entre un terminal et son coupleur et si en conséquence les octets à transmettre sont composés de zéros. However, in a known manner, the translation of a succession of binary zeros in such a bipolar code results in a constant signal of zero value which does not provide any indication allowing recovery of the clock signal if it is prolonged long enough. However this is possible if no information is exchanged between a terminal and its coupler and if consequently the bytes to be transmitted are composed of zeros.

En oonséquence de quoi il est préférable de transmettre des octets uniquement composés de un lorsqu'aucune information n'est échangée sur une voie de trame de transmission entre un émetteur et un récepteur. De plus on brasse identiquement trame par trame les éléments binaires des quatre octets d'information et de signalisation de manière à répartir uniformément les éléments binaires de chaque octet dans toute la trame qui les comporte ainsi que le montre le diagramme présenté figure 2. Ceci permet de s'assurer de l'existence d'une inversion de polarité au moins tous les quatre intervalles de temps de voie dès qu'une voie n'est pas exploitée.Eventuellement on fixe arbitrairement à un certains éléments binaires de la voie O que l'on réserve à la signalisation tels les éléments répertoriés P de la voie de signalisation sur la figure 2 de manière à conserver des inversions de polarité en nombre suffisant même si les octets d'informations transmis sont uniquement composés de zéro en raison de hasards de transmission. Consequently, it is preferable to transmit bytes composed only of one when no information is exchanged on a transmission frame channel between a transmitter and a receiver. In addition, the binary elements of the four information and signaling bytes are identically mixed frame by frame so as to uniformly distribute the binary elements of each byte throughout the frame which includes them as shown in the diagram presented in FIG. 2. This allows to make sure of the existence of a polarity inversion at least every four time intervals of channel as soon as a channel is not exploited. 'reserved for signaling such elements listed P of the signaling channel in Figure 2 so as to maintain polarity reversals in sufficient number even if the information bytes transmitted are only composed of zero due to transmission hazards .

Un élément référencé S est réservé àwla synchronisation dans la voie de signalisation, il est arbitrairement fixé à zéro. An element referenced S is reserved for synchronization in the signaling channel, it is arbitrarily fixed at zero.

Pour obtenir une telle transmission chaque émetteur ER ou ET comporte un agencement de brassage 7C ou 7T apte à mémoriser et brasser les éléments binaires des octets destinés à constituer une trame. To obtain such a transmission, each ER or ET transmitter includes a 7C or 7T shuffling arrangement capable of storing and mixing the binary elements of the bytes intended to constitute a frame.

L'agencement de brassage 7C est relié d'une part à l'agencement de réception 11 dont il reçoit trois octets par trame et d'autre part à l'unité de commande 2C dont il reçoit un octet de signalisation par trame. L'agencement de brassage 7T reçoit également trois octets d'information et un octet de signalisation par trame via la liaison L2.The patching arrangement 7C is connected on the one hand to the receiving arrangement 11 from which it receives three bytes per frame and on the other hand to the control unit 2C from which it receives one signaling byte per frame. The 7T patch arrangement also receives three bytes of information and one byte of signaling per frame via the L2 link.

Chacun de ces agencements de brassage 7C et 7T est respectivement relié par sa sortie en entrée d'un convertisseur 8C ou 8T, ces convertisseurs de structures identiques sont chargés de transformer les classiques signaux binaires à deux niveaux de type NRZ ou RZ en signaux en code binaire à trois niveaux et alternance de polarité. Each of these 7C and 7T patching arrangements is respectively connected by its output at the input of an 8C or 8T converter, these converters with identical structures are responsible for transforming conventional binary signals at two levels of NRZ or RZ type into signals in code binary at three levels and alternating polarity.

Chaque générateur de repère de synchronisation 9C ou 9T est également relié à une entrée du convertisseur 8C ou 8T correspondant, de manière à ce que soient générées deux impulsions de même polarité au cours de deux temps élémentaires successifs en violation de la règle d'alternance, lorsqu'il est activé soit par le signal de synchronisation
SY, que lui fournit l'horloge 3C, soit par un signal de synchronisation obtenu dans le récepteur associé RT, à partir du signal de synchronisation reçu. Each synchronization marker generator 9C or 9T is also connected to an input of the corresponding converter 8C or 8T, so that two pulses of the same polarity are generated during two successive elementary times in violation of the alternation rule, when activated either by the synchronization signal
SY, supplied by the clock 3C, either by a synchronization signal obtained in the associated receiver RT, from the synchronization signal received.

Chaque convertisseur 8C ou 8T alimente l'enroulement primaire du transformateur 4EC ou 4ET aux bornes extrêmes duquel il est connecté. Each 8C or 8T converter supplies the primary winding of the 4EC or 4ET transformer to the extreme terminals of which it is connected.

L'enroulement secondaire de chacun des transformateurs 4RT et 4RC des récepteurs RT et RC est relié à un convertisseur de décodage 13T ou 13C effectuant la conversion inverse du convertisseur 8C ou 8T qui l'alimente, via la liaison bifilaire LCT ou LTC. The secondary winding of each of the 4RT and 4RC transformers of the RT and RC receivers is connected to a 13T or 13C decoding converter performing the reverse conversion of the 8C or 8T converter which supplies it, via the two-wire link LCT or LTC.

Un agencement de récupération d'horloge 14T ou 14C est également relié aux bornes de l'enroulement secondaire du transformateur 4RT ou 4RC correspondant de manière à récupérer le signal d'horloge contenu dans les signaux bipolaires à trois niveaux transmis par la liaison LTC ou LCT qui le dessert. A clock recovery arrangement 14T or 14C is also connected to the terminals of the secondary winding of the corresponding 4RT or 4RC transformer so as to recover the clock signal contained in the three-level bipolar signals transmitted by the LTC or LCT link who serves him.

Les signaux de sortie des convertisseurs de codage 13T et 13C sont respectivement transmis d'une part à un agencement de récupération de synchronisation 12T ou 12C et d'autre part à un agencement de reconstitution d'octets 15T ou 15C assurant l'opération inverse de celle effectuée par le dispositif de brassage 7C ou 7T concerné, afin d'assurer la transmission des octets reconstitués soit vers les appareils par les liaisons L1, soit vers l'agencement d'émission 11 desservant le coupleur C. The output signals of the coding converters 13T and 13C are respectively transmitted on the one hand to a synchronization recovery arrangement 12T or 12C and on the other hand to a byte reconstruction arrangement 15T or 15C ensuring the reverse operation of that performed by the 7C or 7T patching device concerned, in order to ensure the transmission of the reconstructed bytes either to the devices by the L1 links, or to the transmission arrangement 11 serving the coupler C.

En ce but l'agencement de reconstitution d'octets 15T est contrôlé par un automate de synchronisation 16T piloté par les agencements de récupération d'horloge 14T et de synchronisation 12T. To this end, the byte reconstruction arrangement 15T is controlled by a synchronization automaton 16T controlled by the clock recovery arrangements 14T and synchronization arrangements 12T.

L'agencement de reconstitution d'octets 15C est controlé d'une part, en réception par un automate de synchronisation 16C piloté par les agencements de récupération d'horloge 14C et de synchronisation 12C ainsi que d'autre part par l'horloge 3C en émission. The byte reconstruction arrangement 15C is controlled on the one hand, on reception by a synchronization automaton 16C controlled by the clock recovery arrangements 14C and synchronization 12C as well as by the clock 3C in program.

La figure 3 permet de préciser la réalisation d'un émetteur E composé d'un agencement de brassage 7, d!un convertisseur de code 8 et d'un générateur de repère de synchronisation 9. FIG. 3 makes it possible to specify the embodiment of a transmitter E composed of a patching arrangement 7, of a code converter 8 and of a synchronization marker generator 9.

Chaque agencement de brassage 7 de coup leur ou de terminal est constitué par un multiplexeur 19 alimenté par un nombre d'unités de mémorisation U égal au nombre d'octets transmissibles par trame sur la liaison LCT ou LTC concernée, soit quatre unités U dans l'exemple choisi. Each stirring arrangement 7 or their terminal is constituted by a multiplexer 19 supplied by a number of storage units U equal to the number of bytes transmissible per frame on the LCT or LTC link concerned, ie four units U in l 'example chosen.

Dans l'exemple de réalisation envisagée où chaque trame comporte un octet de signalisation suivi de trois octets d'information l'unité de mémorisation U1 d'octet de signalisation est reliée en entrée soit à l'unité de commande 2C du coupleur, soit à une liaison L2S du terminal, suivant l'organe desservi. Les autres unités U2, U3 et U4, sont reliées par leurs entrées en parallèle soit a l'agencement de réception 11 du coupleur, soit à une liaison L2D du terminal, également suivant l'organe desservi, afin de recevoir chacune un octet d'information à chaque trame. In the exemplary embodiment envisaged where each frame comprises a signaling byte followed by three information bytes the storage unit U1 of signaling byte is connected as an input either to the control unit 2C of the coupler, or to an L2S link from the terminal, depending on the organ served. The other units U2, U3 and U4, are connected by their inputs in parallel either to the receiving arrangement 11 of the coupler, or to a link L2D of the terminal, also depending on the member served, in order to each receive a byte of information at each frame.

Chaque unité U est composée d'au moins un registre de mémorisation temporaire 17, tel 17U1 ou 17U2, de type à entrées et sorties parallèles dans l'exemple de réalisation présenté. Ceci permet la réception d'un octet et sa transmission à un registre d'émission 18, tel 18U1, pendant l'un des intervalles de temps de voie ou ce registre 18 n'est pas activé en lecture. Each unit U is composed of at least one temporary storage register 17, such as 17U1 or 17U2, of the type with parallel inputs and outputs in the embodiment presented. This allows the reception of a byte and its transmission to a transmission register 18, such as 18U1, during one of the channel time intervals or this register 18 is not activated in read mode.

Chaque registre d'émission 18 est conçu pour mémoriser un octet il est ici du type à entrées parallèles et à sortie série, cette sortie est reliée à une entrée individuelle du multiplexeur 19 de maniere à fournir un signal à ce dernier un temps élémentaire sur quatre au cours de chaque trame de trente deux temps élémentaires de-liaison LCT ou LTC. Each emission register 18 is designed to memorize a byte. It is here of the type with parallel inputs and with serial output, this output is connected to an individual input of the multiplexer 19 so as to supply a signal to the latter one elementary time out of four. during each frame of thirty two elementary de-link LCT or LTC times.

Bien entendu ceci est effectué sous le contrôle de I1 horloge 3C du coupleur ou du circuit de récupération d'horloge 14T du terminal suivant le cas. Ce contrôle est effectué de manière classique par l'intermédiaire de signaux d'écriture et de lecture spécifiques permettant d'obtenir le brassage d'éléments d'octets qui a été évoqué en relation avec la figure 2. Of course this is done under the control of I1 clock 3C of the coupler or of the clock recovery circuit 14T of the terminal according to the case. This control is carried out in a conventional manner by means of specific write and read signals making it possible to obtain the mixing of elements of bytes which has been mentioned in relation to FIG. 2.

Le signal transmis à l'entrée du convertisseur de code 8 par le dispositif de brassage 7 se présente sous forme d'un signal binaire à deux niveaux de type NRZ de telle sorte que les seules variations de niveau du signal soient dues aux changements de valeur des éléments binaires reçus ; un exemple d'un tel signal est présenté en 4e sur la figure 4 pour une suite d'éléments binaires tels que définis en 4b, il est alors converti en un signal équivalent bipolaire à.trois niveaux avec alternance de polarité tel que présenté en 4h. le signal reçu du dispositif de brassage 7 est appliqué à l'entrée de données d'une bascule 20 bistable, reliée par sa sortie Q à une entrée d'une porte 21 de type ET pour permettre la formation d'un signal intermédiaire à deux niveaux avec retour à zéro tel 4d.En ce but on commande d'une part l'entrée d'horloge de la bascule 20 par un signal complémentaire du signal d'horloge 4a, qui préside à l'émission du signal 4c par le dispositif de brassage 7 et d'autre part la seconde entrée de la porte 21 par le signal d'horloge Htel 4a.
Le signal de sortie 4d de la porte 21 est appliqué à une bascule diviseuse 22 qui fournit un signal 4e et son complément à ses sorties complémentaires Q et=Q, de telle sorte que les valeurs du signal 4e et de son complément non représenté changent pour chaque impulsion positive du signal hd, c'est-à-dire pour chaque élément de valeur un de la suite d'éléments binaires 4b.The signal transmitted to the input of the code converter 8 by the patching device 7 is in the form of a two-level binary signal of NRZ type so that the only variations in signal level are due to changes in value binary elements received; an example of such a signal is presented in 4th in FIG. 4 for a series of binary elements as defined in 4b, it is then converted into an equivalent bipolar signal at three levels with alternating polarity as presented in 4h . the signal received from the stirring device 7 is applied to the data input of a flip-flop 20, connected by its output Q to an input of a gate 21 of the ET type to allow the formation of an intermediate signal at two levels with return to zero such as 4d. To this end, the clock input of the flip-flop 20 is controlled on the one hand by a signal complementary to the clock signal 4a, which presides over the emission of the signal 4c by the device. 7 and on the other hand the second input of gate 21 by the clock signal Htel 4a.
The output signal 4d from the gate 21 is applied to a divider flip-flop 22 which supplies a signal 4e and its complement to its complementary outputs Q and = Q, so that the values of the signal 4e and of its complement not shown change for each positive pulse of the signal hd, that is to say for each element of value one of the series of binary elements 4b.

Les signaux complémentaires issus de la bascule diviseuse 22 sont appliqués à une entrée de deux portes 23 et 24, de type ET, dont les autres entrées sont reliées en sortie de la porte 21 via une porte 25 de type OU. The complementary signals from the divider flip-flop 22 are applied to an input of two doors 23 and 24, of the AND type, the other inputs of which are connected at the output of the door 21 via a gate 25 of the OR type.

Les signaux divisés 9f et 4g, respectivement obtenus en sortie de la porte 23 par combinaison du signal 4d et du signal 4c et en sortie de la porte 24 par combinaison du signal 4d et du signal complémentaire de 4c, sont respectivement appliquées à l'entrée de deux classiques et identiques amplificateurs 26 et 279 à transistors. Ces amplificateurs attaquent l'enroulement primaire du transformateur 4E produisant le signal bipolaire à trois-niveaux avec alternance de polarité 9 tel que 4h, que l'on désirait. The divided signals 9f and 4g, respectively obtained at the output of the gate 23 by combination of the signal 4d and the signal 4c and at the output of the gate 24 by combination of the signal 4d and the complementary signal of 4c, are respectively applied to the input of two conventional and identical amplifiers 26 and 279 with transistors. These amplifiers attack the primary winding of the transformer 4E producing the bipolar three-level signal with alternating polarity 9 such as 4h, which was desired.

Les reperes de synchronisation de trame sont introduits par l'in termédiaire du générateur de repère de synchronisation 9 qui comporte une bascule d'introduction 28 et une porte 29 de type ET. The frame synchronization markers are introduced by means of the synchronization marker generator 9 which comprises an introduction flip-flop 28 and a gate 29 of ET type.

La bascule de synchronisation 28 a son entrée de données reliée, suivant le cas, soit à l'horloge 3C soit à l'automate de synchronisation 16T, elle en reçoit un signal de synchronisation SY tel 4i constitué par une impulsion en début de trame pour la durée d'une periode d'horloge telle que figurée en 4a. Par convention on fixe à zéro la valeur de l'élément binaire S de la trame. The synchronization flip-flop 28 has its data input connected, as the case may be, either to the clock 3C or to the synchronization automaton 16T, it receives from it a synchronization signal SY such 4i constituted by a pulse at the start of the frame for the duration of a clock period as shown in 4a. By convention, the value of the binary element S of the frame is fixed at zero.

Le signal 4j issu de la sortie Q de bascule 28 est appliqué à une entrée de la porte 29 dont l'autre entrée reçoit le signal d'horloge 4a, le signal de sortie 4k de cette porte 29 est appliqué à la seconde entrée de la porte 25 de manière à fournir un signal 4m associant les impulsions positives issues des portes 21 et 29. The signal 4j from the flip-flop output Q 28 is applied to an input of gate 29, the other input of which receives the clock signal 4a, the output signal 4k of this gate 29 is applied to the second input of the gate 25 so as to provide a 4m signal associating the positive pulses coming from gates 21 and 29.

Le signal 4m est ensuite respectivement associé aux deux signaux de sortie complémentaires de la bascule diviseuse 22 dans les portes 23 et 24 pour produire les deux signaux 4f et 4g dont l'association conduit au signal 4h. The signal 4m is then respectively associated with the two complementary output signals from the divider latch 22 in the gates 23 and 24 to produce the two signals 4f and 4g, the association of which leads to the signal 4h.

Les signaux transmis en sens inverse par les liaisons LCT et LTC sont respectivement reçus par les récepteurs RT et RC via les transformateurs 4RT et 4RC, en ce but chacun d'entre eux comporte un préamplificateur correcteur 80 (figure 5) inséré entre l'énroulement secondaire du transformateur qui le dessert et les entrées parallèles de son convertisseur de décodage 13 et de son agencement de récupération d'horloge 12. The signals transmitted in the opposite direction by the LCT and LTC links are respectively received by the RT and RC receivers via the 4RT and 4RC transformers, for this purpose each of them includes a correcting preamplifier 80 (Figure 5) inserted between the winding secondary of the transformer serving it and the parallel inputs of its decoding converter 13 and of its clock recovery arrangement 12.

Le préamplificateur correcteur 80 assure la mise en forme et l'amplification des signaux reçus de manière à corriger les distorsions linéaires et à éviter les effets parasites des interférences entre éléments binaires successifs. Il comporte deux résistances de protection 82 et 83 et une résistance d'adaptation de ligne 84, ainsi qu'une-suite de diodes 85 à 88 pour limiter l'excursion des signaux reçus. Deux amplificateurs 89 et 90 soumis à une contre réaction par deux impédances 91 et 92 font fonction de filtre passe haut à fréquence de coupure égale à la moitié de la fréquence de transmission des éléments binaires. The corrector preamplifier 80 ensures the shaping and the amplification of the signals received so as to correct the linear distortions and to avoid the parasitic effects of the interference between successive binary elements. It includes two protection resistors 82 and 83 and a line matching resistor 84, as well as a series of diodes 85 to 88 to limit the excursion of the received signals. Two amplifiers 89 and 90 subjected to a feedback by two impedances 91 and 92 act as a high pass filter at cutoff frequency equal to half the transmission frequency of the binary elements.

L'agencement de récupération d'horloge 14 assure un redressement en double alternance du signal de sortie de préamplificateur correcteur 80 par l'intermédiaire de deux diodes 33 et 34 respectivement connectées chacune à la sortie de l'un des amplificateurs 89 et 90, de manière à obtenir une raie d'énergie à la fréquence recherchée. The clock recovery arrangement 14 provides full-wave rectification of the corrector preamplifier output signal 80 by means of two diodes 33 and 34 each connected respectively to the output of one of the amplifiers 89 and 90, so as to obtain an energy line at the desired frequency.

Cette raie est isolée par un filtre à bande étroite par exemple du type boucle de phase PLL. Ce filtre est ici réalisé à l'aide d'un oscillateur contrôlé en tension 36 dont la sortie est reliée à l'entrée via un circuit OU exclusif 35. Ce circuit OU exclusif 35 reçoit d'une part les signaux d'horloge produits par l'oscillateur 36, d'autre part les signaux en sortie des diodes 33, 34 via un inverseur 37 et sa sortie commande en tension l'entrée de commande de l'oscillateur 36 par l'intermédiaire d'un intégrateur symbolisé, par la capacité 38 et la résistance 39. L'oscillateur 36 est préférablement préaccordé sur une fréquence multiple de la fréquence d'horloge transmise que l'on recherche à récupérer et un diviseur 36D permet de retrouver cette fréquence en facilitant les nécessaires corrections. This line is isolated by a narrow band filter, for example of the PLL phase loop type. This filter is here produced using a voltage controlled oscillator 36 whose output is connected to the input via an exclusive OR circuit 35. This exclusive OR circuit 35 receives on the one hand the clock signals produced by the oscillator 36, on the other hand, the signals at the output of the diodes 33, 34 via an inverter 37 and its output controls in voltage the control input of the oscillator 36 by means of an integrator symbolized, by the capacitance 38 and resistance 39. The oscillator 36 is preferably pre-tuned to a frequency multiple of the transmitted clock frequency that one seeks to recover and a divider 36D makes it possible to find this frequency by facilitating the necessary corrections.

Le signal d'horloge 6b obtenu en sortie de l'agencement de récupération d'horloge 14, soit ici en sortie du diviseur 36D est applique d'une part au circuit d'horloge 16 et d'autre part au convertisseur de décodage 13, cette dernière application permet la reconstitution de signaux binaires à deux niveaux de type RZ ou préférablement NRZ à partir des signaux bipolaires à trois niveaux et alternance de polarité qui sont reçus. The clock signal 6b obtained at the output of the clock recovery arrangement 14, ie here at the output of the divider 36D is applied on the one hand to the clock circuit 16 and on the other hand to the decoding converter 13, this latter application allows the reconstruction of binary signals at two levels of the RZ type or preferably NRZ from the bipolar signals at three levels and alternating polarity which are received.

Un agencement de détection 81 est inséré en amont du convertisseur de décodage 13 afin de fixer le seuil minimal admissible pour les signaux reçus, il est constitué de deux amplificateurs opérationnels 41 et 42 recevant chacun une tension de seuil +VS sur une entrée et un signal émanant d'un des amplificateurs 89 ou 90 sur l'autre. A detection arrangement 81 is inserted upstream of the decoding converter 13 in order to fix the minimum admissible threshold for the signals received, it consists of two operational amplifiers 41 and 42 each receiving a threshold voltage + VS on an input and a signal emanating from one of amplifiers 89 or 90 on the other.

Les signaux issus des amplificateurs opérationnels 41 et 42 sont respectivement appliqués aux entrées de données de deux bascules bistables 43 et 44 déclenchées par le signal d'horloge issu de l'agencement de récupération d'horloge 14. Les deux bascules bistables 43 et 44 sont reliées par leurs sorties d'une part à un agencement de récupération de synchronisation 12, d'autre part à une porte 45 de type OU qui recombine les deux signaux 5c, 5d à deux niveaux issus de ces bascules en un unique signal binaire de type à retour par zéro.L'agencement de récupération de synchronisation 12 comporte un premier ensemble composé de trois portes 46, 47, 48 de type NOR et d'une bascule bistable 49 de type D pour mémoriser la polarité de la dernière impulsion arrivée et détecter l'apparition d'une impulsion de polarité différente. The signals from the operational amplifiers 41 and 42 are respectively applied to the data inputs of two flip-flops 43 and 44 triggered by the clock signal from the clock recovery arrangement 14. The two flip-flops 43 and 44 are connected by their outputs on the one hand to a synchronization recovery arrangement 12, on the other hand to a gate 45 of OR type which recombines the two signals 5c, 5d at two levels originating from these flip-flops in a single binary signal of type The synchronization recovery arrangement 12 comprises a first assembly made up of three doors 46, 47, 48 of NOR type and of a flip-flop 49 of type D to memorize the polarity of the last incoming pulse and detect the appearance of a pulse of different polarity.

En ce but la porte 46 est reliée par ses entrées d'une part à la sortie dite X de la porte 43 (signal 6c) et d'autre part à la sortie Q de la bascule 49 (signal 6f) alors que la porte 47 est reliée par ses entrées d'une part à la sortie dite Y de la porte 44 (signal 6d) et d'autre part à la sortie complémentée Q de la bascule 49 (signal 6g) ; la porte 48 est reliée d'une part par ses entrées aux sorties des portes 46 et 47 (signaux 6h et 6i) et par sa sortie (signal 6j) à l'entrée d'horloge de la bascule 49, la sortie complémentée Q de la bascule 49 étant reliée à l'entrée D de données de cette bascule 49. For this purpose, the gate 46 is connected by its inputs on the one hand to the so-called X output of the gate 43 (signal 6c) and on the other hand to the output Q of the flip-flop 49 (signal 6f) while the gate 47 is connected by its inputs on the one hand to the so-called output Y of gate 44 (signal 6d) and on the other hand to the complemented output Q of flip-flop 49 (signal 6g); door 48 is connected on the one hand by its inputs to the outputs of doors 46 and 47 (signals 6h and 6i) and by its output (signal 6j) to the clock input of flip-flop 49, the complemented output Q of flip-flop 49 being connected to the data input D of this flip-flop 49.

En conséquence la sortie Q ou Q de bascule 49 qui est au niveau haut, fixe temporairement le niveau de sortie de la porte 46 ou 47 au niveau bas et le niveau de celle de ces deux portes 46 et 47 qui n'est pas ainsi fixé entraîne ou non le changement d'état de la bascule 49. En effet le niveau de sortie porte 48 ne changera que si il apparait un niveau haut sur la porte 46 et 47 qui a son entrée Q ou-Q au niveau bas de telle sorte qu'une succession ininterrompue d'au moins deux impulsions de même polarité provenant soit exclusivement de la bascule 43 soit exclusivement de la bascule 44 n'entraine aucun changement pour la bascule 49.Par contre toute apparition de deux impulsions en succession émanant l'une de la bascule 43 l'autre de la bascule 44 ou réciproquement entraîne le basculement de la bascule 49 à la fin de la seconde impulsion. Consequently the output Q or Q of flip-flop 49 which is at the high level, temporarily fixes the output level of the door 46 or 47 at the low level and the level of that of these two doors 46 and 47 which is not thus fixed. causes or not the change of state of the flip-flop 49. In fact the output level of gate 48 will only change if there appears a high level on gate 46 and 47 which has its Q or -Q input at the low level so that an uninterrupted succession of at least two pulses of the same polarity coming either exclusively from the flip-flop 43 or exclusively from the flip-flop 44 does not cause any change for the flip-flop 49. On the other hand, any appearance of two pulses in succession emanating from one of flip-flop 43 the other of flip-flop 44 or vice versa causes flip-flop of flip-flop 49 at the end of the second pulse.

L'agencement de récupération de synchronisation 12 comporte aussi un second ensemble de trois portes 50, 51, 52 de type NOR pour générer un signal (6n) de détection de viol de polarité. D'une manière analogue à celle prévue pour les portes 46, 47, 48, la porte 50 est reliée par une de ses entrées à la sortie de la bascule 44 et par l'autre à la sortie Q de la bascule 49 alors que la porte 51 est reliée par ses entrées à la sortie de la bascule 43 et par l'autre à la sortie complémentée Q de la bascule 49 et que les entrées de la porte 52 sont reliées aux sorties des portes 50 et 51 (signaux 6k et 6m).La sortie Q ouQ de la bascule 49 qui est au niveau haut fixe la porte 50 ou 51 correspondante au niveau bas et l'apparition d'un signal sur la seconde entrée de cette porte est sans effet. Par contre l'apparition d'un niveau haut sur l'entrée de l'autre porte 51 ou 50 qui n'est pas reliée à la bascule 49 entraine le passage de la sortie de cette porte au niveau bas et par conséquent la commande de la porte 52 qui émet une impulsion pour la durée du signal X ou Y actif. The synchronization recovery arrangement 12 also includes a second set of three NOR type gates 50, 51, 52 for generating a signal of rape detection of polarity. In a similar manner to that provided for doors 46, 47, 48, door 50 is connected by one of its inputs to the output of flip-flop 44 and by the other to the output Q of flip-flop 49 while the door 51 is connected by its inputs to the output of flip-flop 43 and by the other to the complemented output Q of flip-flop 49 and that the inputs of door 52 are connected to the outputs of gates 50 and 51 (signals 6k and 6m The output Q or Q of flip-flop 49 which is at the high level fixes the door 50 or 51 corresponding to the low level and the appearance of a signal on the second input of this door has no effect. On the other hand, the appearance of a high level on the input of the other door 51 or 50 which is not connected to the flip-flop 49 causes the output of this door to pass to the low level and consequently the control of gate 52 which emits a pulse for the duration of the active X or Y signal.

Il n'est donc possible d'avoir une émission d'une impulsion V par la porte 52 (signal 6m) que si l'impulsion reçue d'une bascule 43 ou 44 par une porte 50 ou 51 succède à une impulsion de même polarité c'est-à-dire émanant de la même bascule. It is therefore possible to have an emission of a pulse V by gate 52 (signal 6m) only if the pulse received from a flip-flop 43 or 44 by a gate 50 or 51 follows a pulse of the same polarity that is to say from the same rocker.

Toutefois l'apparition d'impulsions en sortie d'une des bascules 43 ou 44 sans apparition intermédiaire d'impulsions émanant de l'autre, peut être due à un phénomène parasite et il est donc nécessaire de contrôler la cohérence des signaux de synchronisation ainsi récupérés par comparaison avec la synchronisation préalablement en vigueur. However, the appearance of pulses at the output of one of the flip-flops 43 or 44 without intermediate appearance of pulses emanating from the other, may be due to a parasitic phenomenon and it is therefore necessary to check the consistency of the synchronization signals as well recovered by comparison with the synchronization previously in force.

La sortie de la porte 52 est donc reliée à une entrée d'un discriminateur 53 qui reçoit également les impulsions de synchronisation CO émises par l'automate de synchronisation 16 pour l'agencement de reconstitution d'octets 15. The output of gate 52 is therefore connected to an input of a discriminator 53 which also receives the synchronization pulses CO sent by the synchronization automaton 16 for the arrangement of byte reconstruction 15.

L'automate de synchronisation 15 comprend essentiellement un compteur de temps de voie 76 et un discriminateur 53. The synchronization machine 15 essentially comprises a channel time counter 76 and a discriminator 53.

Le compteur de temps de voie 76 est ici constitué par un compteur-décompteur 40 de type quatre bits dont la sortie série inversée alimente d'une part l'entrée d'horloge d'une bascule 54 de type D dont entrée de données est reliée à la sortie complémentée Q et d'autre part à l'une des deux entrées d'une porte 55 de type NOR dont 11 autre entrée est reliée à la sortie Q de bascule 54. Le compteur de temps de voie ainsi constitué fourni donc un signal de synchronisation interne CO de niveau haut tous les trente deux intervalles de temps de voie, c'est-à-dire à chaque trame. The channel time counter 76 is here constituted by an up-down counter 40 of the four-bit type whose inverted serial output feeds on the one hand the clock input of a flip-flop 54 of type D whose data input is connected at the supplemented output Q and on the other hand at one of the two inputs of a NOR type gate 55, 11 of which another input is connected to the output Q of flip-flop 54. The track time counter thus formed therefore provides a internal CO synchronization signal of high level every thirty two time slots, that is to say each frame.

Le choix de l'instant de mise en marche du compteur-décompteur 40, s'effectue par l'intermédiaire de son entrée de charge LOA. The choice of the starting time of the up-down counter 40 is made via its LOA load input.

Le descriminateur 53 constitue l'automate de synchronisation proprement dit il permet de définir les opérations de synchronisation à réaliser à réception d'un signal de synchronisation interne CO et/ou d'un signal de synchronisation récupéré V en fonction de l'état précédent du discriminateur.Ces différentes opérations et les différents états quels permettent d'atteindre, sont représentés par le diagramme de fluence de la figure 7
Les deux signaux binaires CO et V sont susceptibles de se combiner sous les quatre formes différentes ci-dessous - Si CO et V coexistent simultanément au niveau haut, la synchronisation interne et la synchronisation récupérée sont en phase et le récepteur est synchronisé avec l'émetteur - si CO est au niveau haut, alors que V est au niveau bas il y a perte de synchronisation entraînant un changement d'état et au moins une opération - si V est au niveau haut alors que CO est au niveau bas il y a soit signalisation d'erreur, due par exemple à une parasite de transmission, soit tentative de reprise de synchronisation, suivant l'état du discriminateur 53, - si CO et V sont simultanément au niveau bas, aucun changement n'intervient, car cette situation n'est pas liée à un état particulier.The discriminator 53 constitutes the synchronization machine proper, it makes it possible to define the synchronization operations to be carried out on reception of an internal synchronization signal CO and / or of a recovered synchronization signal V as a function of the previous state of the These different operations and the different states which allow to reach, are represented by the fluence diagram of figure 7
The two binary signals CO and V are likely to combine in the four different forms below - If CO and V coexist simultaneously at the high level, the internal synchronization and the recovered synchronization are in phase and the receiver is synchronized with the transmitter - if CO is at the high level, while V is at the low level there is loss of synchronization causing a change of state and at least one operation - if V is at the high level while CO is at the low level there is either error signaling, due for example to a parasitic transmission, or attempt to resume synchronization, depending on the state of the discriminator 53, - if CO and V are simultaneously at the low level, no change occurs, because this situation n is not linked to a particular condition.

Les quatre états que déterminent les évolutions des signaux CO et V sont traduits par quatre combinaisons de deux éléments binaires BO et B1. The four states which determine the evolution of the signals CO and V are translated by four combinations of two binary elements BO and B1.

L'état synchronisé numéroté O se traduit par une combinaison BO,B1 caractérisée par le niveau bas des deux éléments binaires BO et B1. The synchronized state numbered O results in a combination BO, B1 characterized by the low level of the two binary elements BO and B1.

L'apparition de la combinaison CO.V des signaux CO et V dans cet état du discriminateur 53 indique établi une perte de synchronisation comme plus haut et conduit à un état de perte numéroté 1 se traduisant par la combinaison BO.B1 dans lequel BO reste au niveau bas et B1 au niveau haut.The appearance of the combination CO.V of the signals CO and V in this state of the discriminator 53 indicates established loss of synchronization as above and leads to a loss state numbered 1 resulting in the combination BO.B1 in which BO remains at the low level and B1 at the high level.

Une seconde apparition en succession de la combinaison CO.V conduit à un état de recherche numéroté 2 et se traduisant par la combinaison BO B1 ou les deux éléments BO.B1 sont au niveau haut. A second appearance in succession of the combination CO.V leads to a search state numbered 2 and resulting in the combination BO B1 or the two elements BO.B1 are at the high level.

L'apparition d'un signal V au niveau haut dans cet état 2 entraîne vers un état de reprise numéroté 3 et se traduisant par la combinaison BO.B1 , qui conduit soit vers l'état O soit vers l'état 2 si respectivement il y a apparition de la combinaison CO.V ou de la combinaison CO.V. The appearance of a signal V at the high level in this state 2 leads to a recovery state numbered 3 and resulting in the combination BO.B1, which leads either to state O or to state 2 if respectively it there is an appearance of the combination CO.V or of the combination CO.V.

On exploite également un signal d'alarme AL associé aux états 2 et 3 et un signal de reprise associé à l'état 2 pour déclencher le passage vers l'état 3. There is also an alarm signal AL associated with states 2 and 3 and a recovery signal associated with state 2 to trigger the transition to state 3.

Pour éviter des modifications simultanées non désirées des valeurs des quatre éléments CO, V, BO, B1, on stabilise les informations d'état que traduisent BO, B1 pendant la phase d'analyse du discriminateur 53 à l'arrivée d'un signal de synchronisation interne ou récupéré. Ceci s'effectue à l'aide de deux bascules 56 et 57 insérées en sortie du discriminateur de manière à ne changer d'état qu'après la fin de l'analyse. La bascule 56 reçoit en-fin d'analyse un signal YO dont la valeur correspond à celle que prendra la variable BO pour l'état suivant, alors que la bascule 57 reçoit un signal Y1 dont la valeur correspond aussi à celle que prendra la variable B1 pour l'état suivant. To avoid unwanted simultaneous modifications of the values of the four elements CO, V, BO, B1, the state information that BO, B1 translates during the analysis phase of the discriminator 53 is stabilized upon the arrival of a signal of internal synchronization or recovered. This is done using two flip-flops 56 and 57 inserted at the output of the discriminator so as to only change state after the end of the analysis. The flip-flop 56 receives at the end of analysis a signal YO whose value corresponds to that which will take the variable BO for the next state, while the flip-flop 57 receives a signal Y1 whose value also corresponds to that which will take the variable B1 for the next state.

Les équations correspondantes aux différentes valeurs caractéristiques de sortie sont classiquement établies à partir des informations données ci-dessus et dans le diagramme de fluence de la figure 7, elles permettent d'en déduire les combinaisons de portes logiques NAND et NOR constituant le discriminateur 53. The equations corresponding to the different characteristic output values are conventionally established from the information given above and in the flow diagram of FIG. 7, they make it possible to deduce therefrom the combinations of NAND and NOR logic gates constituting the discriminator 53.

Les équations ainsi prises en compte sont
YO = BO.B1 . BO.CO . BO.V . Bt.CO.V
Y1 = COV . B1.V . BO.B1.CO
SY : CO.V
RES = BO.B1 AL : 30
ER = BO.CO.V . B1.CO.V . BO.B1.CO.V dans lesquelles SY est le signal de synchronisation transmis à l'agencement de reconstitution d'octets 15 du récepteur R dont fait partie le discriminateur 53.The equations thus taken into account are
YO = BO.B1. BO.CO. BO.V. Bt.CO.V
Y1 = VOC. B1.V. BO.B1.CO
SY: CO.V
RES = BO.B1 AL: 30
ER = BO.CO.V. B1.CO.V. BO.B1.CO.V in which SY is the synchronization signal transmitted to the byte reconstruction arrangement 15 of the receiver R of which the discriminator 53 is a part.

Les signaux d'erreur ER et d'alarme AL sont transmis vers l'organe chargé de la gestion du récepteur concerné, par exemple vers 2C pour le récepteur RC. The ER and AL alarm signals are transmitted to the body responsible for managing the receiver concerned, for example to 2C for the RC receiver.

Le signal de remise en synchronisation RES est transmis au compteur de temps de voie pour assurer les remises en synchronisation de ce compteur avec le signal de synchronisation récupéré V, en agissant sur l'entrée de charge LOA du compteur-décompteur 40 et l'entrée CL de remise à zéro de la bascule 54 dans l'exemple présenté figure 5. The resynchronization reset signal RES is transmitted to the channel time counter to ensure resynchronization of this counter with the recovered synchronization signal V, by acting on the load input LOA of the up-down counter 40 and the input CL to reset flip-flop 54 in the example shown in Figure 5.

La figure 8 présente un exemple de réalisation du discrimina teur 53 à partir des équations définies plus haut. FIG. 8 presents an exemplary embodiment of the discriminator 53 from the equations defined above.

La porte 58 de type NAND est reliée aux sorties des portes 52 et 54, elle fournit donc le complément du signal SY. La porte 59 de type
NAND est reliée aux sorties des bascules 56 et 57 (figure 5) qui fournissent les signaux BO, B1" de manière à fournir le complément du signal de remise à zéro RES. Ainsi qu'il a été énoncé plus haut, les bascules 56 et 57 sont actionnées en dehors des périodes de modifications impliquées par l'arrivée d'un signal de synchronisation interne CO ou récupéré V, ceci est obtenu en activant ces bascules par un signal d'horloge inversé H obtenu par un inverseur 40I (figure 5) inséré entre la sortie du diviseur 36D et les entrées d'horloge des bascules 56, 57.The gate 58 of the NAND type is connected to the outputs of the doors 52 and 54, it therefore provides the complement of the signal SY. Door type 59
NAND is connected to the outputs of flip-flops 56 and 57 (FIG. 5) which supply the signals BO, B1 "so as to supply the complement of the reset signal RES. As previously stated, flip-flops 56 and 57 are actuated outside the modification periods implied by the arrival of an internal synchronization signal CO or recovered V, this is obtained by activating these flip-flops by an inverted clock signal H obtained by an inverter 40I (FIG. 5) inserted between the output of the divider 36D and the clock inputs of the flip-flops 56, 57.

Les portes 59, 60, 61, 62, 65 de type NAND (figure 8) et les inverseurs 63 et 64 permettent de reproduire les différents termes de l'équation définissant le signal YO produit en sortie de porte 65 à partir des signaux BO, B1, CO, V et fourni à l'entrée de données de la bascule 57. The doors 59, 60, 61, 62, 65 of the NAND type (FIG. 8) and the inverters 63 and 64 make it possible to reproduce the different terms of the equation defining the signal YO produced at the output of door 65 from the signals BO, B1, CO, V and supplied to the data entry of flip-flop 57.

Les portes 66 à 69 de type NAND et l'inverseur 70 permettent de reproduire les différents termes de l'équation définissant le signal Y1 produit en sortie de la bascule 69 et fourni à l'entrée de données de la bascule 56. The NAND type gates 66 to 69 and the inverter 70 make it possible to reproduce the different terms of the equation defining the signal Y1 produced at the output of flip-flop 69 and supplied to the data input of flip-flop 56.

Les portes 71 à 74 de type NAND et l'inverseur 75 permettent de reproduire les différents termes de l'équation définissant le signal d'erreur ER produit en sortie de la bascule 74 à partir des signaux BO,
B1, CO, V.The gates 71 to 74 of the NAND type and the inverter 75 make it possible to reproduce the different terms of the equation defining the error signal ER produced at the output of the flip-flop 74 from the signals BO,
B1, CO, V.

En se reportant à la figure 1 on notera que l'automate de synchro- nisation 16 est relié d'une part à l'agencement de reconstitution d'octets 15 du récepteur R qui le comporte ainsi qu'éventuellement à l'agencement de brassage 7T et au générateur de repère de synchronisation 9T de l'émetteur ET associé au récepteur RT qui le comporte dans un terminal T. Referring to FIG. 1, it will be noted that the synchronization automaton 16 is connected on the one hand to the byte reconstruction arrangement 15 of the receiver R which includes it as well as possibly to the shuffling arrangement 7T and the synchronization marker generator 9T of the transmitter AND associated with the receiver RT which includes it in a terminal T.

Selon une variante de l'invention il est possible de réaliser une liaison en alternat au moyen de deux fils au lieu de quatre par mise en parallèle de l'émetteur et du récepteur d'une part du coupleur C et de l'autre du terminal T. Il suffit alors d'introduire les données de gestion de l'alternat dans le canal réservé à ia signalisation dans la trame régissant une telle liaison. According to a variant of the invention it is possible to make an alternating connection by means of two wires instead of four by paralleling the transmitter and the receiver on the one hand of the coupler C and on the other of the terminal T. It then suffices to introduce the management data of the half-day course in the channel reserved for signaling in the frame governing such a link.

Claims

1 / Method of transmission in time multiplex between two bodies for information which is likely to come from dissimilar transmitting apparatuses and which are coded in the form of bytes whose binary elements are intended to be successively transmitted at the rate of a clock on a wired link and in association with signaling between members within the framework of successive and identical transmission frames, characterized in that it comprises the following operations for each direction of transmission - mixing, identically frame by frame, of the binary elements of the bytes information and signaling intended for beech transmitted in the course of a frame so as to distribute the binary elements of each byte uniformly throughout the entire frame which contains them and to successively transmit binary elements of different bytes at the rate of the clock, - conversion into bipolar three-level code and alternating polarity of the binary elements brewed, - generation of a frame synchronization mark, identical to each frame, by a violation of the rule of alternation of polarity of the signals transmitted from one organ to another - recovery of the clock signal from the received signals - conversion, in binary form at two levels, of the signals received into bipolar code at three levels, - recovery and exploitation of the identical successive polarities of the signals received for determining the synchronization marks, - reconstitution of the initial bytes, transmitted in brewed form during of a frame, from received and converted signals as well as reconstructed and controlled clock and synchronization signals.

2 / Transmission system in time multiplex between two bodies (C and T) each provided with a transmitter and a receiver (E, fi) - for information which is likely to come from dissimilar transmitting devices and which are coded in the form of bytes, the binary elements of which are intended to be successively transmitted by wire at the rate of a clock and in association with signaling between organs within the framework of successive and identical transmission frames, characterized in that it comprises at minus - a crossover arrangement (7) by transmitter (EC, ET) to uniformly distribute the binary elements of each byte throughout the frame which includes them by successively transmitting binary elements of different bytes at the rate of the clock (3 , 14), - - a converter (8) of two-level binary code into bipolar code with three levels and alternating polarity, which is connected by its input at the output of the patching arrangement in each transmitter, and by its output to the transmission wires, - a generator (9) of synchronization mark, inserted between a patching arrangement (7) and the code converter (8) to which this arrangement is connected, to trigger a signal polarity rape to be transmitted, with each frame, under the control of the clock (3, 14) associated with the transmitter which comprises it.

3 / transmission system according to claim 2, characterized in that it comprises at least - a decoding converter (13C, 13T) per receiver (RC, RT), capable of converting the signals received by two-level binary code via the transmission wires, in bipolar form with three levels and alternating polarity, - an arrangement (14C, 14T) for clock recovery, having its inputs parallel to those of the decoding converter (13C, 13T) of the receiver which includes it, to reconstruct the signals of the clock governing the transmitter from the signals received via the transmission wires - an arrangement (12C, 12T) for synchronization recovery connected at the output of the decoding converter (13C , 13T) of the receiver which includes it, to detect the appearance of two successive pulses of the same polarity - a synchronization automaton (16C, 16T) connected at the output of the clock recovery arrangement (14C; 14T) and of the recovery arrangement synchronization ation (12C, 12T), to supply a synchronization signal validated after comparison of the synchronization signal recovered with an internal synchronization signal which it establishes, - an arrangement for reconstituting bytes (15C, 15T) connected at output the decoding converter (13C, 13T) of the receiver which includes it, as well as at the outputs of the clock recovery arrangement (14C, 14T) and of the synchronization machine (16C, 16T) of this same receiver to reconstruct the initial bytes from the signals received via the transmission link concerned.

4 / transmission system according to claim 3, wherein the pulses of different polarities received by a decoding converter (13) are translated as pulses distributed according to their polarity on two different outputs (43, 44), characterized in that each synchronization recovery arrangement (12) comprises - a flip-flop (49) for storing polarity, the clock input of which is connected to a NOR gate (48) itself supplied by two other NOR gates (46, 47) respectively connected each to a different output (43, 44) of the same decoding converter and to a different output of the storage flip-flop (49), which also has its data inputs connected to one of its outputs so as to signal by a change of state any pulse at an output (43, 44) following a pulse appeared on the other output (44, 430; - a recovery assembly composed of two NOR gates (50, 51) respectively connected each by his entered es on the one hand to a separate output (43, 44) of the same decoding converter on the other hand to a separate output of storage flip-flop (49) as well as by a NOR gate (52) connected at the output of the other two gates (50, 51) of the assembly, to produce a synchronization pulse recovered on receipt of two successive pulses on the same decoding converter output.

5 / transmission system according to claim 3, characterized in that each synchronization automaton (16) comprises - a channel time counter (76), capable of producing an internal synchronization pulse once per frame, from the signal clock recovered provided by the clock recovery arrangement (14) of the receiver which includes it, - a discriminator (53), capable of defining the synchronization state of the receiver and the operation to be carried out resulting therefrom, reception of an internal synchronization pulse (CO) or recovered (V) and according to the state of the discriminator (53) before reception as translated by a combination of two binary state data (BO, B1), - a set of two flip-flops (56, - 57) for maintaining state activated outside the times of appearance of synchronization pulses and linked in a loop with the discriminator (53) so as not to introduce the modifications of state (YO.Y1) only after analysis of the being (BO, B1) in link on with the synchronization pulse (s) received.

6 / transmission system according to claim 5, characterized in that the discriminator (53) comprises - a synchronization signal output activated by the simultaneous presence of a recovered synchronization pulse (V) at the output of the recovery arrangement synchronization (12) and an internal synchronization pulse supplied by the associated counter (76), - two outputs of new status signals (YO, Y1) of the discriminator linked in loop on the previous status inputs ( BO, B1) of this discriminator via holding flip-flops (56, 57), - a synchronization reset output (RES) connected to a counter reset time input (76) - a signal output d 'error (ER) related to the management unit of the receiver considered.