FR2506543A1 - Dispositif de decodage d'un signal code sur une seule voie et notamment d'informations lues a vitesse variable et/ou inscrites a densite variable - Google Patents
Dispositif de decodage d'un signal code sur une seule voie et notamment d'informations lues a vitesse variable et/ou inscrites a densite variable Download PDFInfo
- Publication number
- FR2506543A1 FR2506543A1 FR8110249A FR8110249A FR2506543A1 FR 2506543 A1 FR2506543 A1 FR 2506543A1 FR 8110249 A FR8110249 A FR 8110249A FR 8110249 A FR8110249 A FR 8110249A FR 2506543 A1 FR2506543 A1 FR 2506543A1
- Authority
- FR
- France
- Prior art keywords
- signal
- clock
- counter
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
UN DISPOSITIF DE DECODAGE DES TRANSITIONS D'UN SIGNAL CODE SUR UNE SEULE VOIE ET SE DECOMPOSANT EN UN SIGNAL D'HORLOGE DE LIGNE ET UN SIGNAL D'INFORMATION COMPORTE SELON L'INVENTION UN MOYEN POUR PRODUIRE UN SIGNAL D'HORLOGE DE LIGNE PL COMPORTANT LES TRANSITIONS D'HORLOGE, UN GENERATEUR POUR PRODUIRE A PARTIR DU SIGNAL D'HORLOGE PL UN SIGNAL DE FENETRE Z DONT LE DEBUT CORRESPOND A CHAQUE TRANSITION D'HORLOGE ET DONT LA LARGEUR DEPEND DE L'INTERVALLE ENTRE LES DEUX DERNIERES TRABSITIONS DU SIGNAL D'HORLOGE DE LIGNE, UN CIRCUIT DE NON-COINCIDENCE ENTRE LE SIGNAL DE FENETRE Z ET UN SIGNAL PE COMPORTANT LES TRANSITIONS DU SIGNAL CODE ET CONSTITUANT LEDIT MOYEN POUR PRODUIRE LEDIT SIGNAL D'HORLOGE PL ET UN CIRCUIT DE COINCIDENCE ENTRE LE SIGNAL DE FENETRE Z ET LE SIGNAL PE COMPORTANT LES TRANSITIONS DU SIGNAL CODE, ET PRODUISANT LE SIGNAL D'INFORMATION Q.
Description
DISPOSITIF DE DECODAGE D'UN SIGNAL CODE
SUR UNE SEULE VOIE ET NOTAMMENT D'INFORMATIONS
LUES A VITESSE VARIABLE ET/OU INSCRITES
A DENSITE VARIABLE
La présente invention a pour objet un dispositif de décodage d'un signal codé sur une seule voie et son application aux informations lues à vitesse variable et/ou inscrites à densité variable.
SUR UNE SEULE VOIE ET NOTAMMENT D'INFORMATIONS
LUES A VITESSE VARIABLE ET/OU INSCRITES
A DENSITE VARIABLE
La présente invention a pour objet un dispositif de décodage d'un signal codé sur une seule voie et son application aux informations lues à vitesse variable et/ou inscrites à densité variable.
La lecture d'informations inscrites sur supports magnétiques est effectuée couramment avec des têtes de lecture animées, relativement au support, d'un mouvement à vitesse constante. C'est, en particulier, le cas des têtes de lecture des bandes, disques (souples ou rigides) où le support défile devant la tête avec une vitesse constante et propre au lecteur et à la technologie utilisés.
Il en résulte, au niveau de la tête de lecture, des signaux électriques parfaitement définis du point de vue forme, amplitude et fréquence, ce qui facilite leur traitement ultérieur.
L'application de cette technique à la lecture et au décodage des informations inscrites à densité constante sur une carte magnétique a donné naissance aux lecteurs automatiques de cartes de crédit, dans lesquels la carte magnétique est entraînée devant la tete de lecture par un moteur avec une vitesse de défilement constante, relativement lente (8 à 20 cm/s).
Le prix élevé de ces dispositifs automatiques ainsi que les problèmes techniques liés à l'utilisation d'un moteur (encombrement, plusieurs sources d'alimentation, consommation importante, bruit ...) ont poussé les utilisateurs vers des dispositifs de lecture plus simples et moins onéreux tels que les lecteurs de cartes magnétiques à déplacement manuel.
Dans ces dispositifs, la carte magnétique est déplacée manuellement avec une vitesse inconnue au début, puis variable tout au long de l'opération de lecture, qui dépend de nombreux facteurs tant humains que mécaniques. La gamme de vitesse du déplacement manuel va de quelques centimètres par seconde à plusieurs centaines de centimètres par seconde. Les variations de la durée de chaque élément d'information et les variations de la forme et de l'amplitude du signal de lecture - dans le cas d'utilisation d'une tête inductive qui en résultent, posent des problèmes particuliers pour l'électronique de traitement, qui doit assurer le décodage sans défaut des informations indépendamment des variations de la vitesse.
Parmi les techniques déjà connues dans ce domaine, citons la méthode de la double lecture obtenue par l'association de deux têtes de lecture situées à une distance connue et fonction de la densité de l'information sur le support. Cette technique, utilisée par American
Magnetics Corporation (A.M.C.), conduit à une électronique de décodage simplifiée, mais présente les inconvénients suivants:
- la distance entre têtes, figée et déterminée par la densité des informations à lire, implique un bloc de tête de lecture spécifique de la densité choisie et difficilement compatible avec d'autres densités d'informations;
- le dispositif de lecture est, pour les mêmes raisons, sensible aux variations de la densité sur la carte;
- le procédé de fabrication des têtes est plus délicat et coûteux.
Magnetics Corporation (A.M.C.), conduit à une électronique de décodage simplifiée, mais présente les inconvénients suivants:
- la distance entre têtes, figée et déterminée par la densité des informations à lire, implique un bloc de tête de lecture spécifique de la densité choisie et difficilement compatible avec d'autres densités d'informations;
- le dispositif de lecture est, pour les mêmes raisons, sensible aux variations de la densité sur la carte;
- le procédé de fabrication des têtes est plus délicat et coûteux.
La présente invention a ainsi pour objet un dispositif peu coûteux et ne présentant pas les inconvénients précités, et qui conduit au décodage d'informations lues à vitesse variable et/ou à densité variable.
L'invention concerne ainsi un dispositif de décodage des transi~ tions d'un signal codé sur une seule voie et se décomposant en un signal d'horloge dit de ligne et un signal d'informations, caractérisé en ce qu'il comporte:
- un moyen pour produire un signal d'horloge du signal comportant les transitions du signal d'horloge de ligne;
- un générateur pour produire à partir du signal d'horloge un signal de fenêtre dont le début correspond à chaque transition d'horloge et dont la largeur dépend de l'intervalle entre les deux dernières transitions d'horloge;
- un circuit de non-coîncidence entre le signal de fenêtre et un signal comportant les transitions du signal codé, et constituant ledit moyen pour produire ledit signal d'horloge du signal;;
- un circuit de colncidence entre le signal de fenêtre et le signal comportant les transitions du signal codé, et produisant le signal d'information.
- un moyen pour produire un signal d'horloge du signal comportant les transitions du signal d'horloge de ligne;
- un générateur pour produire à partir du signal d'horloge un signal de fenêtre dont le début correspond à chaque transition d'horloge et dont la largeur dépend de l'intervalle entre les deux dernières transitions d'horloge;
- un circuit de non-coîncidence entre le signal de fenêtre et un signal comportant les transitions du signal codé, et constituant ledit moyen pour produire ledit signal d'horloge du signal;;
- un circuit de colncidence entre le signal de fenêtre et le signal comportant les transitions du signal codé, et produisant le signal d'information.
L'invention sera mieux comprise dans la description qui va suivre donnée à titre d'exemple non limitatif, en se reportant aux dessins annexés où:
- les figures la et lb représentent un dispositif suivant l'invention,
- la figure 2 représente un diagramme chronologique des signaux indiqués à la figure 1, dans le cas d'un code F/2F,
- la figure 3 représente un mode de réalisation de la logique de contrôle de la figure la
- la figure 4 représente un diagramme chronologique des signaux indiqués à la figure 3,
- la figure 5 représente une variante du circuit de la figure lb.
- les figures la et lb représentent un dispositif suivant l'invention,
- la figure 2 représente un diagramme chronologique des signaux indiqués à la figure 1, dans le cas d'un code F/2F,
- la figure 3 représente un mode de réalisation de la logique de contrôle de la figure la
- la figure 4 représente un diagramme chronologique des signaux indiqués à la figure 3,
- la figure 5 représente une variante du circuit de la figure lb.
La figure 1 représente ainsi une tête de lecture 1 dont les signaux SL sont introduits dans un circuit analogique 2 représenté sous la forme d'un amplificateur différentiel 21 qui attaque un détecteur de crête 22, lequel produit des signaux mis en forme TE.
La tête de lecture I peut être celle d'un lecteur de cartes, notamment magnétiques, plus particulièrement du type à vitesse de lecture variable. Cette vitesse variable est en général le résultat du déplacement manuel de la carte devant la tête de lecture. La tête de lecture peut également être utilisée pour lire des cartes à densité d'inscription variable, avec une vitesse de lecture variable ou constante.
Les signaux mis en forme TE sont introduits dans une logique de contrôle 31 de manière à produire les signaux PL, PE et MR utilisés pour le décodage. La logique de contrôle 31 comprend également un oscillateur 32 produisant notamment des signaux d'horloge HC et HD.
Les figures lb et 2 représentent le circuit logique de décodage 4 et les diagrammes temporels des signaux correspondants.
Le signal TE mis en forme à partir du signal lu SL est transformé en une suite d'impulsions calibrées PE de sens positif dont chacune correspond à une transition dans le signal lu. On appellera par la suite transition tout ce qui dans un signal représente une transition du signal lu. A partir de ce signal PE, un signal d'horloge du signal PL est élaboré qui ne comporte que les transitions d'horloge du signal lu, ainsi qu'un signal MR retardé dans le temps par rapport au signal PL. Le signal MR est introduit à l'entrée de remise à zéro RAZ d'un compteur 41 cadencé au niveau de son entrée de cadence CP par une horloge HC générée par l'oscillateur 32. Le signal HD est introduit à unç entrée d'une porte ET 44 dont la sortie est connectée à l'entrée de cadence CP d'un décompteur 42.
Le signal PL est introduit à l'entrée de chargement LD du décompteur 42 cadencé par l'horloge HD générée par l'oscillateur 32.
L'autre entrée de la porte ET 44 reçoit le signal ZD correspondant à la sortie Z détectant l'état zéro du décompteur 42. Cette sortie Z produit un O logique lorsque le décompteur 42 atteint le compte O et un 1 dans le cas contraire. Le cycle de fonctionnement est alors le suivant. En présence du signal MR, le compteur 41 est remis à zéro et commence à compter les coups de l'horloge interne HC.
L'arrivée du signal PL autorise le chargement du décompteur 42 par le compteur 41. Pour ce faire, les sorties du compteur 41 sont reliées de manière appropriée aux entrées du décompteur 42.
Comme la sortie Z est au niveau 1, la porte ET 44 laisse passer les coups de l'horloge interne HD et le décompteur 42 poursuit son décompte jusqu'à atteindre l'état zéro où la sortie Z passe au niveau
O et bloque la porte ET 44. Le signal ZD restera ainsi à O jusqu'à ce que l'arrivée d'un nouveau signal PL autorise de nouveau le chargement du décompteur 42, le signal MR retardé par rapport au signal
PL effectuant ensuite la remise à zéro du compteur 41.
O et bloque la porte ET 44. Le signal ZD restera ainsi à O jusqu'à ce que l'arrivée d'un nouveau signal PL autorise de nouveau le chargement du décompteur 42, le signal MR retardé par rapport au signal
PL effectuant ensuite la remise à zéro du compteur 41.
Le signal ZD présent à la sortie Z du décompteur 42 constitue un signal de fenêtre. La largeur de cette fenêtre est égale à la durée du décomptage dans le décompteur 42 et dépend de la cadence des horloges HC et HD ainsi que de la façon dont est réalisé le transfert du compte du compteur 41 au décompteur 42. Elle est ainsi dans un rapport déterminé avec la durée du comptage dans le compteur 41, c'est-à-dire avec l'intervalle entre l'impulsion du signal PL située au début de la fenêtre et l'impulsion précédente du signal PL, à savoir l'intervalle entre les deux dernières transitions d'horloge. Cette fenêtre constitue un piège des données binaires qui interviennent lorsque le décompteur est actif. Dans l'exemple représenté à la figure 2, et qui correspond à un codage F/2F, les données binaires sont intercalées entre les transitions d'horloge de ligne.La présence d'une transition à égale distance entre deux transitions d'horloge de ligne correspond à un 1.
Comme le début de la fenêtre correspond, avec toutefois un léger décalage comme on le verra plus loin, à une transition d'horloge du signal PE, toute transition du signal PE détectée pendant la durée d'une fenêtre où le signal ZD est à 1, sera représentative d'un 1 du signal d'informations.
La largeur de chaque fenêtre est, comme l'a montré la description de la figure lb, dans un rapport déterminé avec l'intervalle entre l'impulsion du signal PL située au début de ladite fenêtre et l'impulsion précédente du signal PL, qui est d'ailleurs située au début de la fenêtre précédente. Le principe du décodage F/2F repose donc sur l'ouverture d'un piège à transitions 2F pendant un temps inférieur, mais étroitement lié à l'intervalle séparant deux éléments binaires précédents; il est ainsi possible d'assurer un décodage à vitesse d'arrivée des éléments d'information variable, ceci dans les limites directement liées aux performances des différents constituants du système.La variabilité de la vitesse d'arrivée des éléments d'information peut résulter de variations de la vitesse de déplacement de la carte ou de variations de la densité d'infor- mations, ou bien des deux simultanément.
Les limites de ce dispositif électronique sont les suivantes
- une première limite est donnée par la sensibilité de la partie analogique: la tension de décalage d'entrée du premier étage 2 doit être inférieure au niveau de lecture de la tête inductive 1 à la vitesse la plus lente,
- une deuxième limite est donnée par les valeurs de la période de l'horloge de comptage HC et le nombre de bits du compteurs à faibe vitesse, c'est la capacité de comptage maximum qui est à considérer; à grande vitesse, c'est la résolution du compteur,
- une troisième limite enfin concerne la durée du décomptage par rapport à la durée du bit à décoder. Il s'agit en d'autres termes de la fluctuation tolérée de la vitesse (ou de la densité) d'un bit par rapport à son voisin immédiat.
- une première limite est donnée par la sensibilité de la partie analogique: la tension de décalage d'entrée du premier étage 2 doit être inférieure au niveau de lecture de la tête inductive 1 à la vitesse la plus lente,
- une deuxième limite est donnée par les valeurs de la période de l'horloge de comptage HC et le nombre de bits du compteurs à faibe vitesse, c'est la capacité de comptage maximum qui est à considérer; à grande vitesse, c'est la résolution du compteur,
- une troisième limite enfin concerne la durée du décomptage par rapport à la durée du bit à décoder. Il s'agit en d'autres termes de la fluctuation tolérée de la vitesse (ou de la densité) d'un bit par rapport à son voisin immédiat.
Cette durée est fonction du nombre de bits préchargés d'une part et de la période de l'horloge de décomptage d'autre part. Selon un mode de réalisation préféré, la durée du décomptage est choisie égale aux 3/4 de la durée du comptage précédent, de façon à ce que le lecteur puisse tolérer des variations de vitesse (ou de densité) maximales théoriques de 25% d'un bit à l'autre quel que soit le sens de la variation.
Il est possible d'accroître cette tolérance si l'on connait le sens de la variation de la vitesse ou de la densité, jusqu'à concurrence de la valeur limite de 50% inhérente au principe du codage F/2F, si un tel code est utilisé. La durée du décompteur est alors choisie, dans les cas limites, égale à la durée du comptage précédent ou au double de celle-ci.
Le signal ZD est introduit à l'entrée D d'une bascule 43 de type
D dont l'entrée de cadence CP reçoit le signal PE. On rappelle qu'une bascule 43 de type D est déclenchée par un front montant au niveau de son entrée CP et donne à sa sortie Q un signal logique égal à celui présent simultanément à son entrée D. Le signal #ZD étant légèrement retardé dans le temps par rapport au signal PE, puisqu'il est issu de celui-ci à travers le signal PL et le décompteur 42, la bascule 43 est insensible à l'impulsion PE présente au niveau du début d'une fenêtre du signal ZD. Par contre, la bascule 43 produit à sa sortie Q un 1 logique en présence d'une transition dans la fenêtre.
D dont l'entrée de cadence CP reçoit le signal PE. On rappelle qu'une bascule 43 de type D est déclenchée par un front montant au niveau de son entrée CP et donne à sa sortie Q un signal logique égal à celui présent simultanément à son entrée D. Le signal #ZD étant légèrement retardé dans le temps par rapport au signal PE, puisqu'il est issu de celui-ci à travers le signal PL et le décompteur 42, la bascule 43 est insensible à l'impulsion PE présente au niveau du début d'une fenêtre du signal ZD. Par contre, la bascule 43 produit à sa sortie Q un 1 logique en présence d'une transition dans la fenêtre.
La sortie Q reste au niveau 1 jusqu'à ce qu'apparaisse de nouveau une impulsion du signal PE. Dans ce cas, elle retombe à zéro puisque le signal ZD n'a pas à ce moment encore atteint le niveau logique 1.
La sortie Q de la bascule 43 constitue le signal QD. L'extraction des données binaires peut alors être réalisée simplement:
En se reportant maintenant aux figures 3 et 4, on va expliciter la-formation dans le circuit logique de contrôle 31 des signaux PE,
PL et MR.
PL et MR.
Le signal TE est introduit à l'entrée D d'une bascule 33 de type
D qui est cadencée par une horloge interne H. La sortie Q de la bascule 33, qui délivre le signal Q33 est introduite à l'entrée D d'une bascule 34 de type D également cadencée par l'horloge interne H. La sortie Q# de la bascule 34, qui délivre le signal Q34, est introduite à une entrée d'une porte OU exclusif 35 dont l'autre entrée reçoit la sortie Q33 de la bascule 33. La porte 35 délivre en sortie le signal PEJ dont la largeur est une période de l'horloge H. Une porte ET 36 reçoit à une entrée le signal PE# et à son autre entrée le signal d'horloge H. La porte 36 délivre en sortie le signal PE.
D qui est cadencée par une horloge interne H. La sortie Q de la bascule 33, qui délivre le signal Q33 est introduite à l'entrée D d'une bascule 34 de type D également cadencée par l'horloge interne H. La sortie Q# de la bascule 34, qui délivre le signal Q34, est introduite à une entrée d'une porte OU exclusif 35 dont l'autre entrée reçoit la sortie Q33 de la bascule 33. La porte 35 délivre en sortie le signal PEJ dont la largeur est une période de l'horloge H. Une porte ET 36 reçoit à une entrée le signal PE# et à son autre entrée le signal d'horloge H. La porte 36 délivre en sortie le signal PE.
Le signal PL est élaboré en introduisant à l'entrée d'une porte
ET 37 d'une part le signal PE et d'autre part l'inverse logique ZD du signal de fenêtre ZD Comme ZD est également légèrement retardé par rapport à PL du fait du délai entre l'autorisation de chargement du décompteur 42 et le changement d'état de la sortie Z de celui-ci, seules les transitions correspondant à des transitions du signal d'information sont éliminées du signal PL qui conserve par contre toutes les transitions du signal d'horloge.
ET 37 d'une part le signal PE et d'autre part l'inverse logique ZD du signal de fenêtre ZD Comme ZD est également légèrement retardé par rapport à PL du fait du délai entre l'autorisation de chargement du décompteur 42 et le changement d'état de la sortie Z de celui-ci, seules les transitions correspondant à des transitions du signal d'information sont éliminées du signal PL qui conserve par contre toutes les transitions du signal d'horloge.
Le signal MR est élaboré de la manière suivante. Le signal et le signal H sont introduits aux entrées d'une porte ET 38 qui donne en sortie le signal PR. Le signal PR et l'inverse logique QD du signal QD sont introduits aux entrées d'une porte ET 39 qui donne en sortie le signal MR. On remarquera que la porte ET 39 élimine bien les transitions du signal d'information du signal PR étant donné que
QD est moins retardé que PR.
QD est moins retardé que PR.
On va maintenant décrire comment, de façon pratique, on réalise le rapport souhaité entre la largeur de la fenêtre et l'intervalle entre les deux dernières transitions du signal d'horloge.
Comme il ressort de la description ci-dessus, ce rapport dépend de la période TC de l'horloge HC et de la période TD de l'horloge HD.
D'autre part, le câblage des sorties (Q1 ... Qn) du compteur 41, avec les entrées (P1 ... P m > du décompteur 42 est réalisé en laissant libres les p premières sorties (Q1 ... Qp) correspondant aux p premières sorties du registre du compteur 41 et en reliant la sortie Q 1 à l'entrée P1 correspondant à la première position du registre du décompteur 42, la sortie Q à l'entrée P et ainsi de suite.
p+2 2
Dans ces conditions, avec pa 0, le décompteur 42 est chargé par le compte du compteur 41 divisé par 2P, le reste éventuel de cet opération étant éliminé.
Dans ces conditions, avec pa 0, le décompteur 42 est chargé par le compte du compteur 41 divisé par 2P, le reste éventuel de cet opération étant éliminé.
Soit alors un intervalle donné entre deux transitions du signal d'horloge de ligne PL. Le compteur 41 se charge au compte correspondant q. L'intervalle donné a une durée égale à q TC. Le décompteur 42 sera chargé au compte qp . Le signal de fenêtre 2p correspondant aura une durée égale à:
Le rapport r entre la largeur de la fenêtre et l'intervalle entre les deux dernières transitions du signal d'horloge sera égal à :
Application numérique : TC : 8/us, TD = 24/us, p = 2
La figure 5 représente une variante du dispositif de la figure 1b Un décompteur 45 cadencé par une horloge HC est chargé au compte L1 en présence d'une impulsion du signal MR présent à son entrée de chargement LD.Un compteur 46 est chargé par le compte du décompteur 45 en présence d'une impulsion du signal PL présent à son entrée de chargement LD. Le décodage de l'état L2 du compteur 46 réalisé par un décodeur 47 produit un signal ZD dont le niveau logique est zéro lorsque le compteur 46 atteint l'état L2, et 1 dans le cas contraire.
L'horloge HC de cadence du compteur 46 est introduite à une entrée d'une porte ET 48 dont l'autre entrée reçoit le signal ZD. La sortie de la porte ET 48 est connectée à l'entrée de cadence CP du compteur 41. Le compteur 46 est chargé par l'état du décompteur 45 à un facteur 2P près comme précédemment.
Soit alors un intervalle donné entre deux transitions du signal d'horloge de ligne PL. Le décompteur 45 atteint le compte (L1 - q).
L'intervalle donné a alors une durée mesurée égale à q Tr. Le compteur sera ch une durée égale à
gnal de fenêtre aura
Le rapport r sera alors comme précédemment:
gnal de fenêtre aura
Le rapport r sera alors comme précédemment:
L'invention ne se limite pas aux modes de réalisation décrits ci-dessus. Ainsi, un dispositif selon l'invention convient à tout code où un signal codé sur une seule voie se décompose en un signal d'horloge de ligne et un signal d'information séparés, le code F/2F n'étant qu'un exemple possible. D'autre part, la fenêtre peut être générée à partir d'autres montages que ceux décrits ci-dessus. En pratique, tout moyen susceptible de mémoriser et de restituer un temps après une opération de division peut convenir. Dans cet ordre d'idée, on peut citer aussi bien des systèmes analogiques mettant en oeuvre la charge et la décharge d'un condensateur avec des pentes dans un rapport donné, ou bien des systèmes logiciels restituant un signal de fenêtre à partir de la mesure d'un intervalle de temps.
Claims (14)
1. Dispositif de décodage des transitions d'un signal codé sur une seule voie et se décomposant en un signal d'horloge dit de ligne et un signal d'informations caractérisé en ce qu'il comporte:
- un moyen pour produire un signal d'horloge du signal (PL) comportant les transitions du signal d'horloge de ligne,
- un générateur pour produire à partir du signal d'horloge (PL) un signal de fenêtre (ZD) dont le début correspond à chaque transition d'horloge et dont la largeur dépend de l'intervalle entre les deux dernières transitions d'horloge,
- un circuit de non-coTncidence entre le signal de fenêtre (ZD) et un signal (PE) comportant les transitions du signal codé, et constituant ledit moyen pour produire ledit signal d'horloge du signal (PL),
- un circuit de colncidence entre le signal de fenêtre (ZD) et le signal (PE) comportant les transitions du signal codé, et produisant le signal d'information
2. Dispositif selon la revendication 1, caractérisé en ce que le générateur pour produire un signal de fenêtre (ZD) comporte un compteur (41) et un décompteur (42) cadencés respectivement par une horloge de comptage (HC) et une horloge de décomptage (HD), le décompteur (42) étant chargé par le compteur (41), en ce que le compteur (41) est remis à zéro par un signal (MR) retardé par rapport au signal d'horloge du signal (PL), en ce que le décompteur (42) reçoit à son entrée de chargement (LD) le signal d'horloge du signal (PL), et en ce que le signal de sortie de décodage de l'état zéro du décompteur (42), constituant le signal de fenêtre (ZD) est introduit dans un circuit (44) inhibant l'arrivée du signal de l'horloge de décomptage (HD) quand le décompteur est au compte zéro.
3. Dispositif selon la revendication 1, caractérisé en ce que le générateur pour produire un signal de fenêtre (ZD) comporte un décompteur (45) et un compteur (46) cadencés respectivement par une horloge de comptage (HC) et une horloge de décomptage (HD), le compteur (46) étant chargé par le décompteur (45), en ce que le décompteur (45) reçoit à son entrée de chargement (LD) un signal (MR) décalé par rapport au signal d'horloge du signal (PL) pour charger le décompteur (45) à un compte donné (L1), en ce que le compteur (46) reçoit à son entrée de chargement (LD) le signal d'horloge du signal (PL) et en ce que le signal de sortie du décodage (47) d'un état donné (L2) du compteur (46), constituant le signal de fenêtre (ZD) est introduit dans un circuit (44) inhibant l'arrivée du signal de l'horloge de décomptage (HD).
4. Dispositif selon l'une des revendications 2 ou 3, caractérisé en ce que ledit circuit de comcidence comporte une bascule du type
D (43) recevant à son entrée de cadence (CP) le signal (PE) comportant les transitions du signal codé et à son entrée (D) le signal de fenêtre (ZD) et produisant à sa sortie non inverseuse (Q) ledit signal d'information < QD).
5. Dispositif selon l'une des revendications 2 à 4, caractérisé en ce qu'un signal (TE) comportant les signaux mis en forme à partir des signaux (SL) fournis par un dispositif de lecture (1) est introduit à l'entrée (D) d'une deuxième bascule de type D (33) dont la sortie non inverseuse est introduite à l'entrée (D) d'une troisième bascule de type D (34), les deux bascules étant cadencées par une horloge interne (H), en ce que les deux sorties non inverseuses Q desdites deuxième et troisième bascules sont introduites aux entrées d'une porte OU exclusif (35), et en ce que la sortie (pu~) de la porte OU exclusif (35) est introduite à une entrée d'une porte ET (36) dont l'autre entrée reçoit l'horloge interne (H), la sortie de la porte ET (36) constituant ledit signal (PE) comportant les transitions du signal codé.
6. Dispositif selon la revendication 5, caractérisé en ce que le signal (PE) présent en sortie de la porte ET (36) est introduit à une entrée d'une porte ET (37) dont l'autre entrée reçoit l'inverse du signal de fenêtre (ZD), la sortie de la porte ET (37) constituant le signal d'horloge du signal (PL).
7. Dispositif selon l'une des revendications 5 ou 6, caractérisé en ce que ledit signal (PE*C) présent en sortie de la porte OU exclusif (35) est introduit à l'entrée d'une porte ET (38) dont l'autre entrée reçoit l'inverse ÇH) de ladite horloge interne (H) et en ce que la sortie (PR) de la porte ET (38) est introduite à une entrée d'une porte ET (39) dont l'autre entrée reçoit l'inverse (QD) du signal d'information < QD), la sortie de la porte ET (39) constituant un signal (MR) décalé par rapport au signal d'horloge du signal (PL).
8. Dispositif selon l'une des revendications 2 à 7, caractérisé en ce qu'il comporte un oscillateur interne (32) à partir duquel les signaux d'horloge de comptage (HC) et de décomptage (HD) et/ou le signal d'horloge interne (H) sont générés.
9. Dispositif selon l'une des revendications 2 à 8, caractérisé en ce que le décompteur (42) ne reçoit pas les p (p) 0) premières sorties (Q1 ... Qp) du compteur -(41), la sortie Q étant reliée à la première entrée P1 du décompteur (42) et ainsi de suite, de telle sorte que le décompteur (42) est chargé par le compte du compteur (41), divisé par 2P, et que le rapport entre la durée du décomptage du décompteur (42) et la durée du comptage du compteur (41) est ainsi fonction de la période de l'horloge de comptage (HC), de la période de l'horloge de décomptage (HD) et du paramètre p.
10. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la largeur du signal de fenêtre (ZD) est supérieure ou égale à 0,5 fois l'intervalle entre les deux dernières transitions d'horloge, et inférieure à cet intervalle.
11. Dispositif selon la revendication 10, caractérisé en ce que la largeur du signal de fenêtre (ZD) est égal à 0,75 fois l'intervalle entre les deux dernières transitions d'horloge.
12. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le signal est codé suivant IL code F/2F.
13 Dispositif selon l'une des revendications précédentes, caractérisé en ce qu'il comporte une tête de lecture (1) d'informations lues à vitesse variable et/ou inscrites à densité variable, le signal de sortie de la tête de lecture (SL) constituant ledit signal codé.
14. Dispositif selon la revendication 13, caractérisé en ce que la tête de lecture (1) est magnétique et est incorporée à un lecteur de cartes magnétiques.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8110249A FR2506543B1 (fr) | 1981-05-22 | 1981-05-22 | Dispositif de decodage d'un signal code sur une seule voie et notamment d'informations lues a vitesse variable et/ou inscrites a densite variable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8110249A FR2506543B1 (fr) | 1981-05-22 | 1981-05-22 | Dispositif de decodage d'un signal code sur une seule voie et notamment d'informations lues a vitesse variable et/ou inscrites a densite variable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2506543A1 true FR2506543A1 (fr) | 1982-11-26 |
| FR2506543B1 FR2506543B1 (fr) | 1986-12-05 |
Family
ID=9258800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8110249A Expired FR2506543B1 (fr) | 1981-05-22 | 1981-05-22 | Dispositif de decodage d'un signal code sur une seule voie et notamment d'informations lues a vitesse variable et/ou inscrites a densite variable |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2506543B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673742A1 (fr) * | 1990-09-07 | 1992-09-11 | Mitsubishi Heavy Ind Ltd | Circuit d'enregistrement numerique pour une carte magnetique, notamment pour ticket de route a peage. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2256595A1 (fr) * | 1973-12-26 | 1975-07-25 | Ibm | |
| FR2326082A1 (fr) * | 1975-09-24 | 1977-04-22 | Transac Dev Transact Automat | Procede de decodage d'un code double frequence et dispositif pour la mise en oeuvre du procede |
-
1981
- 1981-05-22 FR FR8110249A patent/FR2506543B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2256595A1 (fr) * | 1973-12-26 | 1975-07-25 | Ibm | |
| FR2326082A1 (fr) * | 1975-09-24 | 1977-04-22 | Transac Dev Transact Automat | Procede de decodage d'un code double frequence et dispositif pour la mise en oeuvre du procede |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673742A1 (fr) * | 1990-09-07 | 1992-09-11 | Mitsubishi Heavy Ind Ltd | Circuit d'enregistrement numerique pour une carte magnetique, notamment pour ticket de route a peage. |
| FR2673741A1 (fr) * | 1990-09-07 | 1992-09-11 | Mitsubishi Heavy Ind Ltd | Circuit de reproduction numerique pour une carte magnetique, notamment pour ticket de route a peage. |
| US5274218A (en) * | 1990-09-07 | 1993-12-28 | Mitsubishi Jukogyo Kabushiki Kaisha | Magnetic recording method and circuit for toll road ticket |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2506543B1 (fr) | 1986-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2536886A1 (fr) | Dispositif d'enregistrement de donnees concernant le fonctionnement d'une machine | |
| FR2466073A1 (fr) | Systeme d'organisation et de positionnement de donnees sur une bande magnetique | |
| EP0187081A1 (fr) | Procédé et chaîne de traitement du signal analogique de sortie d'un capteur | |
| EP0236195A1 (fr) | Procédé pour déplacer un système mobile par rapport à un support d'informations et dispositif pour le mettre en oeuvre | |
| FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
| FR2558001A1 (fr) | Procede et appareil pour la recherche d'une piste sur un support optique d'information. | |
| CA1140263A (fr) | Procede et dispositif de codage magnetique modifiable en superposition d'un code fixe | |
| EP0549412B1 (fr) | Circuit d'horloge pour système de lecture d'informations séquentielles | |
| EP0355919B1 (fr) | Dispositif de sychronisation sur des paquets de données numériques et lecteur le comprenant | |
| FR2491274A1 (fr) | Circuit de production d'impulsions periodiques | |
| FR2506543A1 (fr) | Dispositif de decodage d'un signal code sur une seule voie et notamment d'informations lues a vitesse variable et/ou inscrites a densite variable | |
| EP0012880A1 (fr) | Procédé de décodage de données binaires codées en phase, modulation de fréquence et modulation de fréquence modifiée | |
| FR2781943A1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
| FR2799852A1 (fr) | Procede et dispositif d'extraction de donnees binaires vehiculees par un signal incident, en particulier un signal issu d'un disque numerique | |
| FR2588088A1 (fr) | Dispositif de generation de signaux de temps | |
| EP0769854B1 (fr) | Système permettant un décodage correct, sous forme d'un message binaire, d'un code magnétique enregistré sur une piste magnétique | |
| EP0905946B1 (fr) | Commande d'échantillonnage d'un signal biphase | |
| EP0658838B1 (fr) | Dispositif de synthèse de fréquences | |
| WO2002035466A1 (fr) | Circuit de detection et de mise en forme de trames de donnees | |
| EP0325488B1 (fr) | Dispositif pour l'allumage d'un signal analogue à utiliser dans un système de mémorisation optique | |
| EP0881768A1 (fr) | Procédé et dispositif de filtrage d'un signal impulsionnel | |
| FR2810438A1 (fr) | Circuit de detection d'usure | |
| EP0196255B1 (fr) | Procédé d'extraction d'un signal d'horloge synchrone à partir d'un signal codé en simple ou double densité, et dispositif permettant la mise en oeuvre du procédé | |
| EP0408439A1 (fr) | Générateur de signaux à états logiques programmables | |
| EP0012059B1 (fr) | Procédé et dispositif pour l'élaboration et le traitement de deux trains d'impulsions distincts portant des informations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |