FR2486681A1 - Procede d'arbitration de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre - Google Patents
Procede d'arbitration de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre Download PDFInfo
- Publication number
- FR2486681A1 FR2486681A1 FR8015156A FR8015156A FR2486681A1 FR 2486681 A1 FR2486681 A1 FR 2486681A1 FR 8015156 A FR8015156 A FR 8015156A FR 8015156 A FR8015156 A FR 8015156A FR 2486681 A1 FR2486681 A1 FR 2486681A1
- Authority
- FR
- France
- Prior art keywords
- level
- priority
- request
- circuit
- arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Abstract
DANS UN SYSTEME A PLUSIEURS UNITES DE TRAITEMENT UTILISANT LE MEME BUS, ON MUNIT CHAQUE UNITE DE TRAITEMENT D'UN ARBITREUR INDIVIDUEL 2. LES UNITES DE TRAITEMENT SONT REPARTIES EN NIVEAUX. CHAQUE ARBITREUR INDIVIDUEL COMPORTE UN ARBITREUR ELEMENTAIRE 3, 4, 5 DETERMINANT SA PRIORITE AU SEIN D'UN NIVEAU, ET UN ARBITREUR ELEMENTAIRE DE NIVEAU 7, 8, 9. LES PRIORITES SONT DISTRIBUEES SELON UN CYCLE PRINCIPAL, A RAISON D'UNE PRIORITE PAR NIVEAU, ET SELON DES CYCLES SECONDAIRES POUR CHACUN DES NIVEAUX, A RAISON D'UNE PRIORITE PAR UNITE DE TRAITEMENT. APPLICATION: MULTIPROCESSEUR.
Description
La présente invention se rapporte a un procédé d'arbitration de plusieurs unités de traitement ainsi qu'a un dispositif d'arbitration pour un système multiprocesseur.
On connaît d'après l'article des pages 154 a 158 du numéro d'avril 1978 de la revue "Computer Design" un procédé d'arbitration et un dispositif d'arbitration pour un système multiprocesseur comportant plusieurs unités de traitement identiques toutes reliées au même bus. Cet arbitreur connu, du type synchrone, permet d'établir une priorité tournante entre les différentes unités de traitement afin qutaucune d'entre elles ne monopolise le bus, et afin que le traitement réalisé par le système multiprocesseur soit le plus rapide possible. L'arbitreur connu comporte essentiellement une mémoire morte dans laquelle sont programmées toutes les configurations possibles de demandes de réservation du bus et d'états correspondants.
Ce dispositif connu nécessite un grand nombre de fils de liaison entre le dispositif arbitreur et les différentes unités de traitement, ce qui peut être très gênant lorsque le nombre d'unités de traitement est élevé.
De plus, la taille de la mémoire morte utilisée dans l'arbitreur connu est fonction du nombre d'unités de traitement coopérant avec elle. Si le nombre d'unités de traitement est peu élevé, la capacité de la mémoire morte nécessaire pour réaliser l'arbitreur est corrélativement faible, et l'arbitreur est donc peu onéreux et facile a réaliser. Par contre, si le nombre d'unités de traitement est élevé, il faut utiliser plusieurs mémoires de grande capacité, et la réalisation de l'arbitreur devient complexe et onéreuse.
La présente invention a pour objet un procédé d'arbitration de plusieurs unités de traitement permettant une détermination simple et rapide des priorités, même pour un nombre élevé d'unités de traitement.
La présente invention a également pour objet un dispositif d'arbitration ne présentant pas les inconvénients du dispositif connu, qui soit facile à réaliser et peu onéreux.
Le procédé d'arbitration conforme à la présente invention consiste, après avoir réparti les unités de traitement en plusieurs groupes ou "niveaux" comportant, de préférence, le même nombre d'unités de traitement chacun, à réserver à chacun de ces niveaux une seule ou plusieurs priorités qui sont attribuées au cours d'un cycle principal, à réserver à chacune des unités de traitement à l'intérieur de chaque niveau une seule ou plusieurs priorités qui sont attribuées selon des cycles secondaires, la durée d'un cycle secondaire étant égale à celle de plusieurs cycles principaux, et à déterminer pour chaque unité de traitement ayant émis une demande de réservation du bus, en premier lieu, l'instant où la priorité revient au niveau dont elle fait partie, et en second lieu, l'instant où la priorité revient à cette unité de traitement à l'in extérieur de ce niveau.
Selon un aspect préféré du procédé de la présente invention, on réserve, pour le cycle principal, une seule priorité à chacun des niveaux, et ce selon un ordre déterminé fixé à l'avance, et on réserve, pour les cycles secondaires, dans chaque niveau, une seule priorité à chacune des unités de traitement, et ce selon un autre ordre déterminé, fixé à l'avance.
Selon un autre aspect du procédé de l'invention, on répartit, dans chaque niveau ou dans certains d'entre eux, les unités de traitement en plusieurs sous-niveaux, on réserve à chacun des niveaux une seule ou plusieurs priorités, qui sont attribuées au cours d'un cycle principal, on réserve à chacun des sousniveaux une seule ou plusieurs priorités qui sont attribuées au cours de cycles secondaires, et on réserve à chacune des unités de traitement à l'intérieur de chaque sous-niveau une seule ou plusieurs priorités qui sont attribuées au cours de cycles tertiaires, la durée d'un cycle secondaire étant égale à celle de plusieurs cycles principaux, et la durée d'un cycle tertiaire étant égale à celle de plusieurs cycles secondaires, et on deter- mine pour chaque unité de traitement, en premier lieu l'instant où la priorité revient au niveau dont elle fait partie, en second lieu l'instant où la priorité revient au sous-niveau dont elle fait partie, et en troisième lieu l'instant où la priorité lui revient à l'intérieur de son sous-niveau.
Le dispositif d'arbitration conforme à la présente invention, et appliqué à p.n unités de traitement réparties en p niveaux comprenant chacun n unités de traitement, comporte, dans chaque unité de traitement, une unité d'arbitration, les unités d'arbitration étant reliées, dans un meme niveau, à une liaison commune de demande d'attribution de priorité de niveau, des liaisons de demande d'attribution de priorité reliant à chaque fois une sortie de demande d'attribution de priorité d'une unité d'arbitration à des entrées de prise en compte de demande d'attribution de priorite de toutes les autres unités d'arbitration du même niveau, chaque liaison commune de demandes d'attribution de priorité de niveau étant reliée à une entrée correspondante de prise en compte de demande d'attribution de priorité de niveau de chacune de toutes les unités d'arbitration.
Selon une caractéristique du mode de réalisation préféré de l'invention, toutes les unités d'arbitration sont identiques et comportent chacune : un premier arbitreur élémentaire connu en soi dont les entrées sont reliées aux entrées correspondantes de prise en compte de demande d'attribution de priorité de l'unité d'arbitration considérée, et dont la sortie, correspondant au rang de l'arbitreur élémentaire considéré, est reliée à une première entrée d'un circuit ET à deux entrées ; un second arbitreur élémentaire dont les entrées sont reliées aux entrées correspondantes de prise en compte de demandes d'attribution de priorité de niveau de l'unité d'arbitration considérée, et dont la sortie, correspondant au rang du niveau dans lequel est située l'unité d'arbitration considérée, est reliée à la deuxième entrée dudit circuit ET, la sortie de ce circuit ET étant reliée par l'intermédiaire d'une bascule bistable de type D à l'entrée d'autorisation d'utilisation de bus de l'unité d'arbitration considérée ; et un circuit OU dont le nombre d'entrées correspond au nombre d'unités d'arbitration du niveau considéré, chacune des entrées de ce circuit OU étant reliée à une entrée de prise en compte de demande d'attribution de priorité de l'unité d'arbitration considérée, et la sortie de ce circuit OU étant reliée à l'entrée correspondante de prise en compte de demande d'attribution de priorité de niveau correspondant au rang du niveau de l'unité d'arbitration considérée.
Selon une autre caractéristique du dispositif de l'invention, pour banaliser les cartes à circuit imprimé comportant chacune une unité de traitement avec son unité d'arbitration, ainsi qu'une première partie de connecteur solidaire de ces cartes et coopérant par enfichage avec une seconde partie de connecteur solidaire du châssis recevant toutes les cartes du système, on relie à la pre mière partie du connecteur de chaque carte9 et de la même façon pour toutes les cartes : la sortie de demande d'attribution de priorité ; la sortie dudit circuit QU ; toutes les sorties du premier arbitreur élémentaire ; toutes les sorties du second arbitreur élémentaire ; et les deux entrées dudit circuit ET ; et on relie par câblage, dans la deuxième partie des connecteurs la sortie de demande d'attribution de priorité à l'entrée de prise en compte correspondante ; la sortie du circuit OU à l'entrée correspondante de prise en compte de demande d'attribution de priorité de niveau 9 la première entrée du circuit ET à la sortie correspondante du premier arbitreur élémentaire ; et la seconde entrée du circuit ET à la sortie correspondante du second arbitreur élémentaire.
La présente invention sera mieux comprise à la lecture de la description détaillée d'un mode de réalisation pris comme exemple non limitatif et illustré par le dessin annexé, sur lequel - la figure 1 est un schéma synoptique d'un système multiprocesseur
comportant un dispositif d'arbitration conforme à la présente
invention, et, - la figure 2 est un schéma d'une unité d'arbitration du dispo
sitif d'arbitration de la figure 1.
comportant un dispositif d'arbitration conforme à la présente
invention, et, - la figure 2 est un schéma d'une unité d'arbitration du dispo
sitif d'arbitration de la figure 1.
Le système multiprocesseur représenté partiellement sur la figure 1 comporte p.n unités de traitement identiques réparties en p niveaux, chaque niveau comportant n unités de traitement.
De préférence, si le nombre (p.n) est un carré parfait, on choisit p=n, et dans le cas contraire, on choisit p le plus voisin
possible de n, p pouvant être supérieur ou inférieur à n. Dans le cas représenté sur la figure 1, les unités de traitement sont référencées UTI I à UTI pour le premier niveau, UT, 1 à UT2.n pour le deuxième niveau, et ainsi de suite jusqu'au niveau de rang p pour lequel les unités de traitement sont référencées UTp.1unités àUTp.n, les niveaux de rang 1 à p étant respectivement référencés N1 à Np.
possible de n, p pouvant être supérieur ou inférieur à n. Dans le cas représenté sur la figure 1, les unités de traitement sont référencées UTI I à UTI pour le premier niveau, UT, 1 à UT2.n pour le deuxième niveau, et ainsi de suite jusqu'au niveau de rang p pour lequel les unités de traitement sont référencées UTp.1unités àUTp.n, les niveaux de rang 1 à p étant respectivement référencés N1 à Np.
Chacune des unités de traitement UT àUT comporte une unit5 ou
p.n circuit individuel d'arbitration, respectivement référencé CATI 1 à CA
p.n
Toutes les unités de traitement UT à UT sont reliées à un
p.n bus commun (non représenté).
p.n circuit individuel d'arbitration, respectivement référencé CATI 1 à CA
p.n
Toutes les unités de traitement UT à UT sont reliées à un
p.n bus commun (non représenté).
Chacun des circuits individuels d'arbitration CA1.1 à CAp.n comporte : une sortie 5B de demande de bus ou demande d'attribution de priorité individuelle, une sortie SN de demande d'attribution de priorité au niveau dont elle fait partie, plusieurs entrées E B de prise en compte de demande d'attribution de priorité individuelle et plusieurs entrées E de prise en compte de demande d'attribution
N de priorité de niveau.
N de priorité de niveau.
Chaque entrée E B d'un circuit individuel d'arbitration est reliée à une sortie SB correspondante de tous les autres circuits individuels d'arbitration du même niveau. Par conséquent, dans le cas présent, chaque circuit individuel d'arbitration comporte (n-l) entrées EB, et sa sortie SB est reliée à une entrée E B de tous les autres circuits individuels du même niveau. En outre, comme on ltex- pliquera ci-dessous en référence à la figure 2, la sortie de demande de bus de chaque circuit individuel d'arbitration doit être reliée à sa propre entrée de prise en compte de demande de bus.Cette liaison peut se faire de façon interne dans chacun des circuits individuels, comme c'est le cas pour la figure 1 dans laquelle cette liaison n'a pas été représentée. Dans un but d'interchangeabilité des cartes de circuits individuels, comme explique ci-dessous en référence à la figure 2, cette liaison peut également se faire au niveau des connecteurs des cartes, et dans ce cas chaque circuit individuel comporte n entrées E B dont l'une est reliée extérieurement à sa propre sortie
Toutes les sorties SN des circuits individuels d'arbitration d'un même niveau sont reliées par l'intermédiaire d'un circuit OU, par exemple un OU câblé (non représenté), à une liaison de niveau commune référencée LNI à LNp pour les niveaux NI à Np respectivement.
Toutes les sorties SN des circuits individuels d'arbitration d'un même niveau sont reliées par l'intermédiaire d'un circuit OU, par exemple un OU câblé (non représenté), à une liaison de niveau commune référencée LNI à LNp pour les niveaux NI à Np respectivement.
Chacune des entrées EN de chacun des circuits individuels est reliée à une liaison de niveau différente. Chaque circuit individuel d'arbitration comporte donc dans le cas present p entrées E
On va maintenant décrire en référence à la figure 2 un mode de réalisation préféré d'un circuit individuel d'arbitration, à savoir le circuit CA#.m# c'est-à-dire le circuit de rang m dans le niveau de rang Z Dans l'exemple représenté sur la figure 2, Q=2 et m=3, et le circuit représenté est le circuit Cl2 3. Par hypothèse (p.n) = 16, et on choisit de préférence p=n=4. Toutefois, il est bien entendu que 1 invention s'applique à un système multiprocesseur ayant un nombre (p.n) d'unités de traitement quelconque.
On va maintenant décrire en référence à la figure 2 un mode de réalisation préféré d'un circuit individuel d'arbitration, à savoir le circuit CA#.m# c'est-à-dire le circuit de rang m dans le niveau de rang Z Dans l'exemple représenté sur la figure 2, Q=2 et m=3, et le circuit représenté est le circuit Cl2 3. Par hypothèse (p.n) = 16, et on choisit de préférence p=n=4. Toutefois, il est bien entendu que 1 invention s'applique à un système multiprocesseur ayant un nombre (p.n) d'unités de traitement quelconque.
Ce nombre peut même être premier, les niveaux N1 à Np ayant alors des nombres différents d'unités de traitement.
Le circuit Cl2.3 comporte essentiellement deux arbitreurs élémentaires 1, 2 respectivement, de type connu en soi d'après l'article précité de "Computer Design". Ces arbitreurs élémentaires comportent chacun un registre à huit bascules bistables de type D, référencé 3, 4 respectivement, dont les huit sorties sont reliées aux huit entrées d'adressage d'une mémoire morte à quatre sorties référencée 5, 6 respectivement.Les quatre premières entrées des registres 3 et 4 sont reliées à des connecteurs, référencés 7 et 8 respectivement, solidaires de la carte 9 de circuit imprimé supportant les composants du circuit d'arbitrage CA2 3 et le cas échéant l'unité de traitement correspondante (non représentée et qui serait référencée UT2#3). Les quatre sorties des mémoires mortes 5 et 6 sont reliées, d'une part à des connecteurs respectivement référencés 10 et 11, et d'autre part aux quatre autres entrées des registres 3 et 4 respectivement.
Les quatre premières entrées du registre 3 sont également reliées aux quatre entrées d'un circuit 12 à fonction OU dont la sortie est reliée à un connecteur 13 solidaire de la carte 9.
Le circuit CA2 3 comporte également une porte 14 à fonction
ET et à deux entrées. Les deux entrées de la porte ET 14 sont reliées à un connecteur 15, et sa sortie est reliée à l'entrée d'une bascule bistable 16 de type D. La sortie de la bascule 16 est reliée à une borne 17, elle-même reliée, de façon non représentée, à l'entrée d'autorisation d'utilisation de bus de l'unité de traitement UT2 3.
ET et à deux entrées. Les deux entrées de la porte ET 14 sont reliées à un connecteur 15, et sa sortie est reliée à l'entrée d'une bascule bistable 16 de type D. La sortie de la bascule 16 est reliée à une borne 17, elle-même reliée, de façon non représentée, à l'entrée d'autorisation d'utilisation de bus de l'unité de traitement UT2 3.
Les entrées de signaux d'horloge des bascules 3 et 4 sont reliées à des bornes 18 et 19 respectivement, elles-mêmes reliées ensemble, de façon non représentée, et à une sortie d'un générateur de signaux d'horloge approprié (non représenté).
L'entrée de signaux d'horloge de la bascule 16 est reliée à une borne 20, elle-même reliée à ladite sortie du générateur de signaux d'horloge. Les bornes telles que les bornes 18, 19 et 20 de tous les circuits individuels d'arbitration sont reliées ensemble à la même dite sortie du générateur de signaux d'horloge.
La sortie (non représentée) de demande de bus de l'unité de traitement UT2 3 est reliée à une borne 21 disposée sur la carte 9 et reliée à un connecteur 22 solidaire de cette même carte 9 (dans le cas où les composants de l'unité de traitement UT2 3 sont montés sur la carte 9. Dans le cas contraire, on supprime la borne 21 et le connecteur 22).
Bien entendu, pour des raisons de simplicité de réalisation, les connecteurs 7, 8, 10, 11, 13, 15 et 22 peuvent être réunis en un seul connecteur multiple.
Les sept connecteurs 7, 8, 10, 11, 13, 15 et 22, solidaires de la carte 9, coopèrent avec des connecteurs complémentaires correspondants fixés sur le bati ou châssis (non représenté) supportant les autres éléments du système multiprocesseur dont fait partie le circuit c4 3. Ces connecteurs comple- mentaires correspondants sont respectivement référencés 23 à 29, et peuvent également être réunis en un seul connecteur multiple
Pour la commodité de la description et des explications, on suppose que les quatre premières entrées des registres 3 et 4 et que les quatre sorties des mémoires 5 et 6 correspondent, dans l'ordre dessiné, de haut en bas, au rang des circuits d'arbitration à l'intérieur des niveaux, ou au rang des niveaux, selon le cas.Ainsi, les quatre broches du connecteur 23, qui sont reliées, du coté de la carte 9, par l'intermédiaire du connecteur 7, aux quatre premières entrées du registre 3, sont reliées, extérieurement à la carte 9, aux sorties SB des quatre circuits CA2 1 à CA2 4 respectivement. Seule la liaison 30 e la sortie SB du circuit CA2.3 a été représentée : cette sortie SB est en fait la broche de raccordement extérieur du connecteur 29. Du fait que seul le circuit CA2.3 a été représenté, on n'a pas représenté les liaisons de la sortie 5B du circuit CA2.3 aux entrées EB3 des autres circuits CA2.1, CA2 2 et CA2.4, ni les liaisons des sorties SB de ces autres circuits aux bornes EB1, EB2 et EB4 respectivement.
Pour la commodité de la description et des explications, on suppose que les quatre premières entrées des registres 3 et 4 et que les quatre sorties des mémoires 5 et 6 correspondent, dans l'ordre dessiné, de haut en bas, au rang des circuits d'arbitration à l'intérieur des niveaux, ou au rang des niveaux, selon le cas.Ainsi, les quatre broches du connecteur 23, qui sont reliées, du coté de la carte 9, par l'intermédiaire du connecteur 7, aux quatre premières entrées du registre 3, sont reliées, extérieurement à la carte 9, aux sorties SB des quatre circuits CA2 1 à CA2 4 respectivement. Seule la liaison 30 e la sortie SB du circuit CA2.3 a été représentée : cette sortie SB est en fait la broche de raccordement extérieur du connecteur 29. Du fait que seul le circuit CA2.3 a été représenté, on n'a pas représenté les liaisons de la sortie 5B du circuit CA2.3 aux entrées EB3 des autres circuits CA2.1, CA2 2 et CA2.4, ni les liaisons des sorties SB de ces autres circuits aux bornes EB1, EB2 et EB4 respectivement.
31' E32 EB4
Le circuit CA2.3 se trouvant dans le niveau 2, sa sortie SN, qui est en fait la broche de raccordement extérieur du connecteur 27, est reliée par la liaison LN2 à son entrée EN2. L'entrée EN2 est en fait la seconde broche de raccordement extérieur du connecteur 24, et cette broche est reliée, par lt~intermédiaire du connecteur 8, à la seconde entrée du registre 4. Les autres liaisons de SN et dé EN1, EN3 et EN4 aux entrées et sorties correspondantes de tous les autres circuits d'arbitration n'ont pas non plus été repré sentées.
Le circuit CA2.3 se trouvant dans le niveau 2, sa sortie SN, qui est en fait la broche de raccordement extérieur du connecteur 27, est reliée par la liaison LN2 à son entrée EN2. L'entrée EN2 est en fait la seconde broche de raccordement extérieur du connecteur 24, et cette broche est reliée, par lt~intermédiaire du connecteur 8, à la seconde entrée du registre 4. Les autres liaisons de SN et dé EN1, EN3 et EN4 aux entrées et sorties correspondantes de tous les autres circuits d'arbitration n'ont pas non plus été repré sentées.
Les quatre sorties de la mémoire 5 ou mémoire d'autorisation individuelle sont reliées par l'intermédiaire du connecteur 10 aux quatre broches de raccordement extérieur du connecteur 25, qui constituent quatre bornes de sortie d'autorisation individuelle, respectivement référencées SAI1 à SAI4. Les quatre sorties de la mémoire 6 ou mémoire d'autorisation de niveau sont reliées, par l'intermédiaire du connecteur 11 aux quatre broches de raccor devent extérieur du connecteur 26, qui constituent quatre bornes de sortie d'autorisation de niveau, respectivement référencées S#î à St4. Les deux broches de raccordement extérieur du connecteur 28, qui constituent les bornes entrée d'autorisation individuelle et d'autorisation de niveau, sont respectivement référencées EAI et ILY. Etant donné que le circuit représenté sur la figure 2 est le troisième circuit du deuxième niveau, on relie par un fil de connexion 31 la broche SAI3 du connecteur 25 à la broche AI du connecteur 28, et on relie par un fil de connexion 32 la broche SAN2 du connecteur 26 à la broche EANX du connecteur 28.
Nous allons maintenant expliquer le fonctionnement du dispositif décrit ci-dessus, en référence au cas où p=n=4. Dans ce dispositif, les mémoires 5 et 6 des arbitreurs élémentaires 1 et 2 de chacun des circuits individuels d'arbitration sont programmées de façon analogue à celle indiquée dans le susdit article de la revue "Computer Design".Toutefois à la différence du procédé connu, et comme expliqué plus en détail ci-dessous, conformément au procédé de la présente invention, l'attribution des priorités est effectée d'abord selon un cycle principal au cours duquel la priorité est distribuée suivant un ordre déterminé, de préférence une seule fois au cours d'un cycle, à chacun des niveaux en faisant la demande, et, ensuite, selon des cycles secondaires pour chacun des niveaux, la priorité étant distribuée, pour chacun des niveaux, selon un ordre déterminé, de préférence une seule fois au cours d'un cycle, à chacune des unités de traitement du même niveau qui en fait la demande. En outre, il faut noter que la détermination des états présent et futur de chacune des unités de traitement ou de chacun des niveaux peut se faire de différentes façons.Dans le cas le plus simple, on n'envisage que deux états, à savoir : maître du bus ou non. On peut aussi envisager, comme c'est le cas pour le mode de réalisation représenté sur la figure 2, quatre états différents, à savoir : au repos, maître du bus, en réserve (c1est-à-dire devant être maître du bus au cours du cycle principal ou secondaire subséquent) et en attente (c'est-à-dire devant être maître du bus au cours de l'un des cycles principaux ou secondaires suivant ledit cycle subséquent). Il est également possible de prévoir soit trois états (en supprimant l'état "en attente") ou cinq états ou plus (en ordonnant le ou les états en attente").
Dès qu'une demande d'attribution de bus est émise par une unité de traitement, par exemple l'unité de traitement UT2 3, sous forme d'un "1" logique, ce signal apparaît sur la sortie 5B de cette unité de traitement. La sortie SB du circuit CA2 3 de l'unité UT2 3 étant reliée aux entrées EB3 de tous les circuits d'arbitration des unités de traitement du niveau 2, chacun de ces circuits sait, grâce à l'adressage correspondant de sa mémoire 5, que le circuit CA2 3 a demandé l'attribution du bus, et ce dès qu'un front actif du signal d'horloge est appliqué sur les bornes
18 et 19. En plus, un "1" apparaît à la sortie du OU 12 du circuit Cl2 3, et est transmis aux entrées EN2 de tous les circuits individuels d'arbitration.Dès que ledit front actif du signal d'horloge est appliqué sur les bornes 18 et 19, chacun des circuits individuels d'arbitration, et en particulier ceux des niveaux N1, N3 et N4, sait, grâce à l'adressage correspondant de sa mémoire 6, qu'une demande d'attribution du bus émane de l'un au moins des circuits du niveau N2. Par conséquent, si aucune autre demande n'est émise par les circuits individuels d'arbitration des niveaux NI, N3 et N4, la mémoire 6 du circuit CA2.3 produit un "1" sur la sortie SZN2.
18 et 19. En plus, un "1" apparaît à la sortie du OU 12 du circuit Cl2 3, et est transmis aux entrées EN2 de tous les circuits individuels d'arbitration.Dès que ledit front actif du signal d'horloge est appliqué sur les bornes 18 et 19, chacun des circuits individuels d'arbitration, et en particulier ceux des niveaux N1, N3 et N4, sait, grâce à l'adressage correspondant de sa mémoire 6, qu'une demande d'attribution du bus émane de l'un au moins des circuits du niveau N2. Par conséquent, si aucune autre demande n'est émise par les circuits individuels d'arbitration des niveaux NI, N3 et N4, la mémoire 6 du circuit CA2.3 produit un "1" sur la sortie SZN2.
En outre, si dans le niveau N2 aucune autre unité de traitement n'émet de demande, la mémoire 5 du circuit CA2 3 produit un "1" sur la sortie SATI3. La porte ET 14 reçoit donc un "1" sur chacune de ses deux entrées, et, produit un "1" sur sa sortie. Dès qu'un front actif suivant du signal d'horloge est appliqué sur la borne 20 de la bascule 16, un "1" apparaît sur la borne 17, et l'unité de traitement UT est autorisée à utiliser le bus auquel elle est raccordée.
Si, dans le niveau N2 seulement, deux ou plusieurs unités de traitement demandent simultanément l'utilisation du bus, seule la mémoire d'autorisation individuelle de l'unité de traitement la plus prioritaire à cet instant émet un "1" sur la sortie d'autorisation individuelle correspondante. D'autre part, toutes les mémoires d'autorisation de niveau des circuits d'arbitration du niveau N2 produisent un "1" sur la sortie SAN2 de chacun de ces circuits. Par conséquent, seule la porte ET du circuit individuel d'arbitration de l'unité de traitement la plus prioritaire reçoit un "1" sur chacune de ses deux entrées, et seule cette unité de traitement reçoit l'autorisation d'utiliser le bus. Dès que cette unité de traitement a effectué une opération élémentaire (lecture ou inscription d'un mot par exemple), la priorité passe à l'unité de traitement suivante dans l'ordre de priorité et ayant émis une demande. Ce processus se poursuit pour toutes les unités du niveau N2 ayant émis une demande, et chacune de ces unités effectue une opération élémentaire. Si à la fin de ce premier cycle d'attribution de priorité, une ou plusieurs unités de traitement ont encore d'autres opérations élémentaires à effectuer, d'autres cycles d'attribution de priorité ont lieu, jusqu'à épuisement des demandes.
Si, à un instant donné, au cours d'un cycle d'attribution de priorité aux unités de traitement du niveau N2, des unités de traitement faisant partie d'autres niveaux emettent des demandes d'attribution du bus, la priorité est retirée au niveau 2 aussitôt après achèvement de l'opération élémentaire effectuée audit instant donné. En effet, un "1" apparaît sur chacune des liaisons de niveau communes LNI, LN3 ou LN4 correspondant aux niveaux dans lesquels se sont produites ces demandes, et ces "1" se retrouvent sur les entrées correspondantes EN1, EN3 ou EN4 de tous les circuits individuels d'arbitration, et en particulier de ceux du niveau N2.
Les mémoires d'autorisation de niveau des circuits individuels du niveau N2 reçoivent donc une nouvelle configuration d'adressage des l'application, juste après cet instant donné, d'un front actif du signal d'horloge sur les bornes telles que 19. Cette nouvelle configuration pro- duit en particulier un "O" sur les sorties SAN2de tous les circuits individuels du niveau N2, ce qui retire la priorité au niveau N2. Par ailleurs, les mémoires d'autorisation de niveau des circuits individuels du niveau ayant émis au moins une demande et étant le plus prioritaire après le niveau N2, par exemple le niveau N3, produisent alors un "1" sur les sorties SgN3 correspondantes. Dans ce niveau N3, l'unité de traitement la plus prioritaire reçoit l'autorisation d'utiliser le bus pour une seule opération élémentaire.La priorité passe aussitôt après au niveau suivant dans l'ordre des priorités et ayant émis une demande, et l'unité de traitement la plus prioritaire de ce niveau reçoit également l'autorisation d'utiliser le bus pour une seule opération élémen- taire. Dès que tous les niveaux ayant émis des demandes ont reçu la priorité pour que leur unité de traitement la plus prioritaire puisse effectuer une opération élémentaire, c'est-à-dire à la fin d'un premier cycle principal la priorité revient au niveau N2, et un second cycle principal comnience. Au cours de ce second cycle principal, la priorité est attribuée une seule fois à chacun des niveaux où il subsiste au moins une demande, et dans chacun des niveaux, la priorité est attribuée à l'unité de traitement suivant, dans l'ordre des priorités à l'interieur du niveau considéré, celle venant d'avoir la priorité au cours du premier cycle principal.
Après l'achèvement du second cycle principal, d'autres cycles principaux ont lieu tant qu'il subsiste des demandes, ces cycles principaux pouvant être différents, s'il ne subsiste plus de demandes dans l'un ou plusieurs des niveaux après achèvement d'un cycle principal, et/ou s'il apparaît des demandes dans un niveau où il n'y en avait pas précédemment. Pour chacun des niveau'.. ou se présentent plusieurs demandes, la priorité est attribuée selon un cycle secondaire. Si n unités de traitement d'un même niveau donné demandent l'utilisation du bus, il faut n cycles principaux pour accomplir un seul cycle secondaire de ce niveau donné.A la lecture des explications ci-dessus, et connaissant l'article de "Computer Design" l'homme de l'art peut programmer très facilement les mémoires telles que les mémoires 5 et 6.
Dans le cas du mode de réalisation préféré de la figure 2, tous les circuits individuels d'arbitration CAl 1 à CA sont
p.n identiques au circuit CA2#3 et toutes leurs mémoires sont pro grammées exactement comme les mémoires 5 et 6 respectivement. Seules les connexions LN2, 30, 31 et 32, extérieures aux cartes de circuit imprimé comportant les composants des circuits individuels, sont réalisées de façon spécifique à chaque unité de traitement. Par conséquent, les cartes de circuit imprimé comportant les circuits individuels d'arbitration et, le cas échéant, les unités de traitement correspondantes, sont toutes interchangeables, ce qui facilite la maintenance du système multiprocesseur conforme à l'invention.
p.n identiques au circuit CA2#3 et toutes leurs mémoires sont pro grammées exactement comme les mémoires 5 et 6 respectivement. Seules les connexions LN2, 30, 31 et 32, extérieures aux cartes de circuit imprimé comportant les composants des circuits individuels, sont réalisées de façon spécifique à chaque unité de traitement. Par conséquent, les cartes de circuit imprimé comportant les circuits individuels d'arbitration et, le cas échéant, les unités de traitement correspondantes, sont toutes interchangeables, ce qui facilite la maintenance du système multiprocesseur conforme à l'invention.
La répartition des unités de traitement en plusieurs niveaux ou même sous-niveaux permet d'avoir des circuits individuels d'arbitration relativement simples et faciles à réaliser, même lorsque le nombre d'unités de traitement du système multiprocesseur est très élevé. Les mémoires mortes telles que les mémoires 5 et 6 sont très faciles à programmer du fait de leur relativement faible capacité : dans le cas, qui peut être considéré comme très complexe, d'un système multiprocesseur à seize unités de traitement, les mémoires 5 et 6 sont identiques et sont du type très courant à 256x4 éléments binaires.
Dans le cadre de l'invention, il est également possible de modifier à tout moment l'ordre des priorités par exemple en remplaçant l'une ou plusieurs des mémoires mortes des circuits individuels d'arbitration par d'autres mémoires programmées différemment. Ces autres mémoires peuvent être commutées par tout dispositif approprié commandé manuellement ou par le système multiprocesseur lui-même. il est également possible d'utiliser des mémoires vives au lieu de mémoires mortes, le contenu de ces mémoires vives étant modifié par des moyens appropriés connus.
D'autre part, les niveaux peuvent être subdivisés en sousniveaux, l'arbitreur élémentaire 2 devenant l'arbitreur de sousniveaux, et un arbitreur élémentaire supplémentaire étant disposé dans chaque circuit individuel d'arbitration, le branchement de cet arbitreur supplémentaire étant similaire à celui de l'arbitreur 2, son entrée étant reliée à la sortie d'une autre porte
OU dont les entrées seraient en parallèle avec les entrées de l'arbitreur élémentaire 2, et la sortie appropriée de cet arbitreur étant reliée à une troisième entrée de la porte ET 14 prévue en conséquence.
OU dont les entrées seraient en parallèle avec les entrées de l'arbitreur élémentaire 2, et la sortie appropriée de cet arbitreur étant reliée à une troisième entrée de la porte ET 14 prévue en conséquence.
Enfin, il est bien entendu que l'invention n'est pas limitée à l'application à un système multiprocesseur, mais peut s'appliquer à tout système dans lequel il faut arbitrer entre plusieurs sous-ensembles utilisant une voie de communication commune.
Claims (6)
1. Procédé d'arbitration de plusieurs unités de traitement d'un système multiprocesseur, caractérisé par le fait qu'après avoir réparti les unités de traitement en plusieurs groupes ou "niveaux" comportant, de préférence, le même nombre d'unités de traitement chacun, on réserve à chacun de ces niveaux une seule ou plusieurs priorités qui sont attribuées au cours d'un cycle principal, que l'on réserve à chacune des unités de traitement à l'intérieur de chaque niveau une seule ou plusieurs priorités qui sont attribuées selon des cycles secondaires, la durée d'un cycle secondaire étant égale à celle de plusieurs cycles principaux, et que l'on détermine pour chaque unité de traitement ayant émis une demande de réservation du bus en premier lieu, l'instant où la priorité revient au niveau dont elle fait partie, et en second lieu, l'instant où la priorité revient à cette unité de traitement à l'intérieur de ce niveau.
2. Procédé selon la revendication 1, caractérisé par le fait que l'on réserve, pour le cycle principal, une seule priorité à chacun des niveaux, et ce selon un ordre déterminé, fixé à l'avance, et que l'on réserve, pour les cycles secondaires, dans chaque niveau, une seule priorité à chacune des unités de traitement, et ce selon un autre ordre déterminé, fixé à l'avance.
3. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que l'on répartit, dans chaque niveau ou dans certains d'entre eux, les unités de traitement en plusieurs sous-niveaux, que l'on réserve, à chacun des niveaux une seule ou plusieurs priorités qui sont attribuées au cours d'un cycle principal, que l'on réserve à chacun des sous-niveaux une seule ou plusieurs priorités qui sont attribuées au cours de cycles secondaires, et que l'on réserve à chacune des unités de traitement à l'interieur de chaque sous-niveau une seule ou plusieurs priorités qui sont attribuée au cours de cycles tertiaires, la durée d'un cycle secondaire étant égale à celle de plusieurs cycles principaux, et la durée d'un cycle tertiaire étant égale à celle de plusieurs cycles secondaires, et que l'on détermine pour chaque unité de traitement, en premier lieu
l'instant où la priorité revient au niveau dont elle fait partie, en second lieu l'instant où la priorité revient au sous-niveau dont elle fait partie, et en troisième lieu l'instant où la priorité lui revient à l'intérieur de son sous-niveau.
4. Dispositif d'arbitration pour la mise en oeuvre du procédé selon la revendication 1 et appliqué à p.n unités de traitement réparties en p niveaux comprenant chacun n unités de traitement, caractérisé par le fait qu'il comporte, dans chaque unité de traitement (UT1 1 à UT n)' une unité d'arbitration (CA1 -1 à CA les sorties (SB) de demande d'attribution de priorité de niveau des unités d'arbitration étant reliées, dans un même niveau, à une liaison commune de demande d'attribution de priorité de niveau (LN à LN ), des liaisons de demande d'attribution de priorité
1 p reliant à chaque fois une sortie de demande d'attribution de priorité (SB) d'une unité d'arbitration à des entrées de prise en compte de demande d'attribution de priorité (EB) de toutes les autres unités d'arbitration du même niveau, chaque liaison commune de demande d'attribution de priorité de niveau étant reliée à une entrée correspondante (EN1 à EN )de prise en compte
Np de demande d'attribution de priorité de niveau de chacune de toutes les unités d'arbitration.
5. Dispositif selon la revendication 4, caractérisé par le fait que toutes les unités d'arbitration sont identiques et comportent chacune (figure 2 - unité d'arbitration CA2 3) : un premier arbitreur élémentaire (1) connu en soi dont les entrées sont reliées aux entrées correspondantes (EB1 à EB4) de prise en compte de demande d'attribution de priorité de l'unité d'arbitration considérée, et dont la sortie (SAI3), correspondant au rang (troisième) de l'arbitreur élémentaire considéré, est reliée à une première entrée d'un circuit ET à deux entrées (14) ;; un second arbitreur élémentaire (2) dont les entrées sont reliées aux entrées correspondantes (EN1 à EN4) de prise en compte de demandes d'attribution de priorité de niveau de l'unité d'arbitration considérée, et dont la sortie (sas2)' correspondant au rang (deuxième) du niveau dans lequel est située l'unité d'arbitration considérée, est reliée à la deuxième entrée dudit circuit
ET (14), la sortie de ce circuit ET étant reliée par l'inter- médiaire d'une bascule bistable de type D tel6) a ltentree (17) d'autorisation d'utilisation de bus de l'unité d'arbitration considérée ; et un circuit OU (12) dont le nombre d'entrées (quatre) correspond au nombre d'unités d'arbitration du niveau considéré, chacune des entrées de ce circuit OU étant reliée une entrée (EB1 à EB4) de prise en compte de demande d'attribution de priorité de l'unité d'arbitration considérée, et la sortie de ce circuit OU étant reliée à l'entrée correspondante (EN2) de prise en compte de demande d'attribution de priorité de niveau correspondant au rang (deuxième) du niveau de l'unité d'arbitration considérée.
6. Dispositif selon la revendication 5, caractérisé par le fait que pour banaliser les cartes à circuit imprimé comportant chacune une unité de traitement avec son unité #d'arbitration, ainsi qu'une première partie de connecteur solidaire de ces cartes et coopérant par enfichage avec une seconde partie de connecteur solidaire du châssis recevant toutes les cartes du système, on relie à la première partie du connecteur de chaque carte, et de la même façon pour toutes les cartes : la sortie de demande d'attribution de priorité (22) ; la sortie dudit circuit OU (13) ; toutes les sorties du premier arbitreur élémentaire (10) ; toutes les sorties du second arbitreur élémentaire (11) ; et les deux entrées dudit circuit ET (15) ; et on relie par câblage, dans la deuxième partie des connecteurs la sortie de demande d'attribution de priorité à entrée de prise en compte correspondante (29-30-23) ; la sortie du circuit OU à l'entrée correspondante de prise en compte de demande d'attribution de priorité de niveau (27-LN2-24) ; la première entrée du circuit ET à la sortie correspondante du premier arbitreur élémentaire (25-31-28) ; et la seconde entrée du circuit ET à la sortie correspondante du second arbitreur élémentaire (26-32-28).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8015156A FR2486681B1 (fr) | 1980-07-08 | 1980-07-08 | Procede d'arbitration de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre |
| DE8181401075T DE3170828D1 (en) | 1980-07-08 | 1981-07-03 | Method and apparatus for arbitrating between a plurality of sub-systems |
| EP81401075A EP0044765B1 (fr) | 1980-07-08 | 1981-07-03 | Procédé d'arbitration de plusieurs sous-ensembles et dispositif d'arbritation pour sa mise en oeuvre |
| US06/667,391 US4628447A (en) | 1980-07-08 | 1984-11-02 | Multi-level arbitration system for decentrally allocating resource priority among individual processing units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8015156A FR2486681B1 (fr) | 1980-07-08 | 1980-07-08 | Procede d'arbitration de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2486681A1 true FR2486681A1 (fr) | 1982-01-15 |
| FR2486681B1 FR2486681B1 (fr) | 1986-07-04 |
Family
ID=9243973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8015156A Expired FR2486681B1 (fr) | 1980-07-08 | 1980-07-08 | Procede d'arbitration de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2486681B1 (fr) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0011701A1 (fr) * | 1978-11-30 | 1980-06-11 | International Business Machines Corporation | Système de sélection d'interface prioritaire et contrôleur de communication comprenant ce système |
-
1980
- 1980-07-08 FR FR8015156A patent/FR2486681B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0011701A1 (fr) * | 1978-11-30 | 1980-06-11 | International Business Machines Corporation | Système de sélection d'interface prioritaire et contrôleur de communication comprenant ce système |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/80 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2486681B1 (fr) | 1986-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0044765A1 (fr) | Procédé d'arbitration de plusieurs sous-ensembles et dispositif d'arbritation pour sa mise en oeuvre | |
| EP0052035B1 (fr) | Dispositif d'arbitration décentralisée de plusieurs unités de traitement d'un système multiprocesseur | |
| EP0121030B1 (fr) | Dispositif d'arbitrage pour l'attribution d'une ressource commune à une unité sélectionnée d'un système de traitement de données | |
| EP0167193B1 (fr) | Système d'arbitrage des demandes d'accès de plusieurs processeurs à des ressources communes, par l'intermédiaire d'un bus commun | |
| BE1000819A3 (fr) | Ordinateur comportant une unite de commande d'acces direct en memoire programmable. | |
| EP0020202B1 (fr) | Système multiprocesseur de traitement de signal | |
| EP0063071B1 (fr) | Procédé et dispositif de transmission de données numériques | |
| FR2630839A1 (fr) | Procede et dispositif de controle de l'acces a un bus dans un systeme informatique | |
| FR2476851A1 (fr) | Procedes et appareils de controle automatique de circuits electriques | |
| FR2667706A1 (fr) | Antememoire hierarchique a circuits integres. | |
| EP0063972A1 (fr) | Procédé et dispositif d'allocation d'une ressource dans un système comportant des unités de traitement de données autonomes | |
| EP3259674B1 (fr) | Circuit dram muni d'un processeur integre | |
| EP0039635B1 (fr) | Procédé d'arbitration centralisée, et arbitreur centralisé | |
| FR2542113A1 (fr) | Generateur de graphiques a ordinateur | |
| FR2779843A1 (fr) | Composant memoire multiport serie et application a un ordinateur | |
| FR3103585A1 (fr) | Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant | |
| FR2486681A1 (fr) | Procede d'arbitration de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre | |
| FR2488007A1 (fr) | Procede d'arbitration acceleree de plusieurs unites de traitement d'un systeme multiprocesseur et dispositif d'arbitration pour sa mise en oeuvre | |
| EP1772808B1 (fr) | Dispositif et procédé de lecture d'informations dans un ensemble de composants électroniques reliés à un bus de communication, appliqué à la lecture d'une matrice de pixels | |
| FR2656707A1 (fr) | Procede d'exploitation d'un bus d'ordinateur. | |
| EP0255436B1 (fr) | Carte graphique et interface clavier souris | |
| EP0823088B1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| FR2635390A1 (fr) | Unite centrale pour systeme de traitement de l'information | |
| EP0269167B1 (fr) | Circuit intégré et procédé de traitement numérique à module auto-cadencé | |
| EP1493083B1 (fr) | Système reconfigurable de contrôle basé sur la mise en oeuvre matérielle de graphes de pétri |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| ST | Notification of lapse | ||
| ST | Notification of lapse |