FR2486339A1 - Detecteur synchrone - Google Patents
Detecteur synchrone Download PDFInfo
- Publication number
- FR2486339A1 FR2486339A1 FR8112894A FR8112894A FR2486339A1 FR 2486339 A1 FR2486339 A1 FR 2486339A1 FR 8112894 A FR8112894 A FR 8112894A FR 8112894 A FR8112894 A FR 8112894A FR 2486339 A1 FR2486339 A1 FR 2486339A1
- Authority
- FR
- France
- Prior art keywords
- transistors
- carrier
- signal
- circuit
- information signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/229—Homodyne or synchrodyne circuits using at least a two emittor-coupled differential pair of transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Picture Signal Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
A.DETECTEUR SYNCHRONE. B.DETECTEUR CARACTERISE EN CE QUE LE LIMITEUR 7 COMPORTE UN AMPLIFICATEUR DIFFERENTIEL 41A, 41B DONT LES ELECTRODES DES BASES DES PREMIER ET SECOND TRANSISTORS SONT RELIEES AU MOYEN EN EMETTEUR-SUIVEUR ET UN TROISIEME ET UN QUATRIEME TRANSISTORS A BASE COMMUNE DONT LES ELECTRODES D'EMETTEUR SONT RESPECTIVEMENT RELIEES AUX ELECTRODES DE COLLECTEUR DU PREMIER ET DU SECOND TRANSISTORS, LES ELECTRODES DE COLLECTEUR CONSTITUANT LES BORNES DE SORTIE. C.L'INVENTION CONCERNE LES TECHNIQUES VIDEO.
Description
La présente invention concerne un détecteur synchrone et notamment un
détecteur synchrone pour détecter un signal d'information modulé sur une porteuse, détecteur qui est
de construction simple et présente des caractéristiques amélio-
rées. En général comme système de détection vidéo
pour un réception de télévision, on utilise un système de détec-
tion appelé synchrone dans lequel le signal de porteuse IF
(fréquence intermédiaire)extrait du signal VIF (signal de fré-
quence intermédiaire vidéo) est utilisé pour commuter directe-
ment le signal VIF.
Un détecteur synchrone selon l'art antérieur sera décrit ci-après à l'aide de la figure 1. Dans l'exemple de la figure 1, le signal fourni par l'antenne 1 est appliqué à
un circuit d'accord 2 qui dérive comme signal VIF le signal émis.
Ce signal VIF est appliqué par un filtre basse-bande 3 à un amplificateur de signal VIF 4; la sortie de l'amplificateur est
appliquée à un multiplicateur 5 qui forme le détecteur synchrone.
Le signal de sortie de l'amplificateur 4 est également appliqué à un filtre passe-bande 6 centré sur 58,85 MHz pour en extraire la porteuse intermédiaire vidéo. Le signal du filtre passe-bande 6 est appliqué par le limiteur 7 au multiplicateur 5. Le signal vidéo détecté en synchronisme par le multiplicateur 5 est fourni
à la sortie 8.
Un circuit d'extraction de porteuse intermédiaire vidéo formé par la combinaison d'un filtre passe-bande 6 et d'un limiteur 7 est représenté à la figure 2. Dans l'exemple de la figure 2, les bornes de l'amplificateur 4 dérivant des signaux VIF en opposition de phase sont respectivement reliées aux bases des transistors NPN lla, llb; ces transistors sont branchés en montage différentiel. Les émetteurs des transistors lla, llb
sont réunis à la masse par l'intermédiaire d'une source de cou-
rant constant 12. Le limiteur 7 formé des diodes 13a, 13b bran-
chées en opposition l'une par rapport à l'autre et le filtre passe-bande 6 formé du condensateur 14 et de l'enroulement 15
sont branchés respectivement entre les collecteurs des transis-
tors lla, llb. Les collecteurs sont également réunis par les
résistances respectives 16a, 16b à une borne d'alimentation 17.
Ainsi, on peut extraire la porteuse du signal VIF dans les
collecteurs des transistors lia, Ilb.
La porteuse ainsi extraite des collecteurs des transistors lla, llb est appliquée par les transistors 21a, 21b chacun étant monté en émetteur commun, sur les bases de deux ensembles de circuits différenttiels à transistors 22a, 22b formant le multiplicateur 5. Lespointsde jonction des émetteurs des deux ensembles de circuits différentiels à transistors 22a, 22b sont respectivement mis à la masse par le transistor 23a, la source de courant constant 24 et le transistor 23b et la source de courant constant 24b. Les émetteurs des transistors 23a, 23b sont réunis par une résistance 25; les signaux VIF
en opposition de phase fournis par l'amplificateur 4 sont appli-
qués aux bases des transistors 23a, 23b. A la figure 2, la réfé-
rence 26 s'applique à la borne d'alimentation du circuit.
Dans le circuit de la figure 2, les signaux
vidéo détectés de façon synchrone sont dérivés sur les collec-
teurs des circuits différentiels 22a, 22b à transistors, puis
sont fournis aux bornes de sortie 8a, 8b.
Dans le circuit de la figure 2, comme les diodes 13a, 13b qui constituent le limiteur 7 sont branchées en
parallèle sur le filtre passe-bande 6, cela abaisse le coeffi-
cient Q du filtre passe-bande 6 et détériore ainsi la pureté de la porteuse extraite. Il en résulte une détérioration des
caractéristiques de séparation (interaction des couleurs, etc....
sur 920 M H) dans la détection synchrone.
z La figure 3 représente un circuit déjà proposé
par la présente Demanderesse pour remédier à certains inconvé-
nients. Dans ce circuit, les bornes de sortie de l'amplificateur 4 sont branchées respectivement par les résistances 31a, 31b à
la base des transistors en émetteurs communs 32a, 32b; le fil-
tre passe-bande 6 est branché entre les bases des transistors 32a, 32b. Les collecteurs de ces transistors sont réunis à la borne d'alimentation 26. Les émetteurs des transistors 32a, 32b sont respectivement mis à la masse par les sources de courant constant 34a, 34b; ces émetteurs sont également reliés à la
base des transistors 35a, 35b en montage différentiel pour for-
mer un amplificateur-limiteur. Les transistors 35a, 35b ont des émetteurs réunis à la masse par l'intermédiaire d'une source de
courant constant 36; les collecteurs sont réunis par les résis-
tances 37a, 37b à la borne d'alimentation 38. Dans le circuit de la figure 3, on extrait la porteuse du signal VIF entre les
collecteurs des transistors 35a, 35b.
Dans le circuit connu représenté à la figure 3, comme un filtre passebande 6 est branché par les transistors à émetteur commun 32a, 32b sur les transistors 35a, 35b formant l'amplificateur-limiteur, on peut arriver à un coefficient Q
élevé pour le filtre passe-bande 6 et permettre ainsi l'extrac-
tion d'une porteuse de grande pureté.
Toutefois dans le circuit de la figure 3, on a une influence néfaste sur les bases des transistors 35a, 35b
du fait de la capacité de miroir, ce qui détériore la caracté-
ristique de phase du signal de sortie.
De façon détaillée, comme il y a une capacité collecteur-base dans chacun des transistors 35a, 35b, on examine le modèle représenté à la figure 4 pour calculer l'impédance
d'entrée Zin.
La figure 4 permet d'établir les relations (1.) à (3) suivantes: v.i i * hfe Z... (1) b fe e vo ZL vo = E vi + if L = Gv vi + if zL... (2) vi - v = if * Zf... (3)
dans ces formules Gv est le gain en tension du transistor.
Les équations (2) et (3) permettent d'obtenir l'équation (4) suivante: vi - (Gv vi + if ZL) if f *(1 -G)v= i ( 4 (1 -Gv)Vi = if (ZL + Zf)... (4) Comme l'équation (5) suivante doit être établie: ii = ib + if... (5) on obtient l'équation (6) en substituant les équations (1) et (2) dans l'équation (5):
v. (1-Gv) v.
i1 =. + v.. (6) hfe À ZE ZL + Zf L'équation (6) permet d'obtenir l'impédance Zin
2486339'-
comme suit: Zin = i i. (1 - Gv) (7)
+ _
hfe E L Zf Si l'on suppose que l'on a hf * ZE =, l'impédance d'entrée Zin est donnée par la formule suivante: ii '-- if i f v. tf Zin - i if ZL Zf 1 - G v -.LG. (' Zf >)ZL)... (8) En outre, si 1'on suppose que Zf = j C l'impédance d'entrée Zin est donnée par la formule suivante: Zin G vv jP Gv - C Dans ces conditions, la valeur du produit G V C v est la capacité de miroir; cette capacité de miroir varie en fonction du gain en tension G; le gain en tension Gv varie
lui-même en fonction du niveau du signal d'entrée. C'est pour-
quoi la capacité de miroir varie en fonction du niveau du signal d'entrée. Etant donné la variation de capacité de miroir, la
phase du signal de sortie varie, ce qui détériore la caractéris-
tique de phase du circuit.
La présente invention a pour but de créer un détecteur synchrone remédiant aux inconvénients des solutions
connues, qui soit de construction simple et présente de meil-
leures caractéristiques de phase.
A cet effet, l'invention concerne un détecteur synchrone destiné à détecter un signal d'information modulé sur une porteuse tel qu'un signal vidéo IF, ce détecteur comportant un moyen pour fournir un signal d'information modulé sous la forme d'un signal de bande latérale résiduelle, un filtre couplé au moyen d'alimentation, le filtre comportant un circuit d'accord, accordé sur la fréquence de la porteuse sur laquelle
est modulé le signal d'information, un moyen en émetteur com-
mun relié à la sortie du filtre, un moyen limiteur comportant un
amplificateur différentiel ayant un premier et un second tran-
sistors dont les électrodes de base sont réunies au moyen en émetteurcommun, ainsi qu'un troisième et quatrième transistor
en base commune dont les électrodes d'émetteur sont respective-
ment reliées aux électrodes de collecteur du premier et du second transistors, les électrodes de collecteur de ceux-ci formant la sortie donnant une porteuse de commutation, ainsi qu'un multiplicateur ayant une première et une seconde bornes d'entrée couplées respectivement à la sortie du limiteur et au moyen d'alimentation pour multiplier le signal d'information Mo dulé avec la porteuse de commutation pour donner le signal d'information. La présente invention sera décrite plus en détail.à l'aide des dessins annexés, dans lesquels - la figure 1 est un schémabloc d'un détecteur
synchrone servant à expliquer l'invention.
-les figures 2 et 3 sont des schémas montrant
chacun un circuit d'extraction de porteuse selon l'art anté-
rieur. -la figure 4 est un schéma servant à expliquer
le fonctionnement du circuit de la figure 3.
-la figure 5 est un schéma d'un exemple de cir-
cuit d'extraction de porteuse selon l'invention,- utilisé dans
le détecteur synchrone dela figure 1.
DESCRIPTION D'UN MODE DE REALISATION PREFERENTIEL
La figure 5-montre un exemple de circuit d'ex-
traction de porteuse selon l'invention. Les parties à l'inté-
rieur de l'amplificateur VIF 4, non représentées à la figure 5
sont les mêmes que celles du circuit de la figure 1.
Selon la figure 5,_ les chemins collecteur-
Claims (1)
- 30) Détecteur synchrone selon la revendication 2, caractérisé en ce que le moyen d'alimentation se compose d'un amplificateur IF vidéo d'un récepteur de télévision, le signal d'information, modulé se composant d'un signal IF vidéo et la porteuse sur laquelle le signal d'information est modulé estune porteuse IF.) Détecteur synchrone selon la revendication 3, caractérisé en ce que l'amplificateur IF vidéo a une paire de sorties auxquelles le signal vidéo IF est appliqué de façon différentielle, et le circuit d'accord est relié entre la pairede sorties.émetteur des transistors 41a, 41b sont branchés respectivemententre les collecteurs des transistors 35a, 35b de l'amplifica-teur-limiteur 7 et le multiplicateur 5 ou les résistances 37a, 37b; les bases des transistors 41a, 41b sont réunies à une borne d'alimentation 42. Les autres parties du circuit de la figure 5sont les mêmes que celles du circuit de la figure 3.Dans le circuit selon l'invention représenté à la figure 5, les transistors 41a, 41b forment un amplificateur dont la base est à la masse. Dans cet amplificateur, on a larelation Z E C! ZL' pour le calcul de l'impédance d'entrée Zin.On obtient ainsi la relation suivanteG = Lv Ze C'est pourquoi l'impédance d'entrée Zin qui estdonnée par l'équation (9) correspond à une grandeur constante.Pour cette raison dans le circuit de l'invention représenté à la figure 5, la variation de phase résultant de la capacité de miroir disparaît ou peut être supprimée, ce qui améliore lacaractéristique de phase du circuit.L'invention permet ainsi d'extraire la porteuse avec une grande pureté et une excellente caractéristique de phase. On peut utiliser dans le circuit de-l'invention un multiplicateur différent du multiplicateur 5 représenté aux dessins. ) Détecteur synchrone selon la revendication 4, caractérisé en ce que le montage en émetteur-suiveur se compose d'une paire de transistors en émetteurs-suiveurs dont les électrodes de base respectives sont branchées sur le circuit d'accord et les électrodes d'émetteur sont reliées aux électrodes de base du premier et du second transistors de l'amplificateur différentiel.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9099080A JPS5715578A (en) | 1980-07-03 | 1980-07-03 | Carrier wave pickup circut |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2486339A1 true FR2486339A1 (fr) | 1982-01-08 |
FR2486339B1 FR2486339B1 (fr) | 1986-08-22 |
Family
ID=14013945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8112894A Expired FR2486339B1 (fr) | 1980-07-03 | 1981-06-30 | Detecteur synchrone |
Country Status (7)
Country | Link |
---|---|
US (1) | US4370676A (fr) |
JP (1) | JPS5715578A (fr) |
KR (1) | KR850001845B1 (fr) |
CA (1) | CA1158723A (fr) |
DE (1) | DE3126146A1 (fr) |
FR (1) | FR2486339B1 (fr) |
GB (1) | GB2080648B (fr) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379179A (en) * | 1993-07-28 | 1995-01-03 | Graves; David A. | Locking container for hand weapon |
US5479137A (en) * | 1993-12-14 | 1995-12-26 | Samsung Electronics Co., Ltd. | Controlled oscillator, as for synchyronous video detector |
DE102011009547B4 (de) | 2011-01-27 | 2015-08-13 | Rolf Wirth | Einrollbare Rückenlehne |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1520085A (en) * | 1975-08-19 | 1978-08-02 | Sony Corp | Amplifying circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3697685A (en) * | 1970-04-13 | 1972-10-10 | Motorola Inc | Synchronous am detector |
JPS5220749A (en) * | 1975-08-08 | 1977-02-16 | Matsushita Electric Ind Co Ltd | Synchronizing detection circuit |
JPS53123650A (en) * | 1977-04-04 | 1978-10-28 | Sony Corp | Demodulator circuit |
JPS613188Y2 (fr) * | 1977-05-19 | 1986-01-31 |
-
1980
- 1980-07-03 JP JP9099080A patent/JPS5715578A/ja active Pending
-
1981
- 1981-06-26 US US06/277,739 patent/US4370676A/en not_active Expired - Lifetime
- 1981-06-26 CA CA000380713A patent/CA1158723A/fr not_active Expired
- 1981-06-29 GB GB8119942A patent/GB2080648B/en not_active Expired
- 1981-06-30 FR FR8112894A patent/FR2486339B1/fr not_active Expired
- 1981-07-02 DE DE19813126146 patent/DE3126146A1/de not_active Withdrawn
- 1981-07-02 KR KR1019810002402A patent/KR850001845B1/ko active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1520085A (en) * | 1975-08-19 | 1978-08-02 | Sony Corp | Amplifying circuit |
Non-Patent Citations (1)
Title |
---|
FUNK-TECHNIK, vol. 31, no. 10, mai 1976, M]NICH (DE), * |
Also Published As
Publication number | Publication date |
---|---|
JPS5715578A (en) | 1982-01-26 |
KR830006981A (ko) | 1983-10-12 |
DE3126146A1 (de) | 1982-03-11 |
KR850001845B1 (ko) | 1985-12-26 |
GB2080648B (en) | 1984-08-22 |
FR2486339B1 (fr) | 1986-08-22 |
US4370676A (en) | 1983-01-25 |
CA1158723A (fr) | 1983-12-13 |
GB2080648A (en) | 1982-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2569920A1 (fr) | Superheterodyne pourvu d'un dispositif antibrouillage | |
FR2636185A1 (fr) | ||
EP1182800B1 (fr) | Système de réception à diversité d'antenne | |
FR2513042A1 (fr) | Etage d'entree amplificateur et melangeur a transistors pour un radiorecepteur | |
FR2622751A1 (fr) | Circuit modulateur/demodulateur et amplificateur d'isolation employant ce circuit | |
FR2783110A1 (fr) | Dispositif de circuit melangeur a rejection d'image | |
EP0549045A1 (fr) | Dispositif semiconducteur comprenant un amplificateur différentiel à deux étages | |
FR2551555A1 (fr) | Detecteur de l'intensite d'un signal, notamment radioelectrique, et circuit le comprenant | |
US20010038309A1 (en) | Filter circuit | |
FR2713861A1 (fr) | Oscillateur commandé, par exemple pour détecteur vidéo synchrone. | |
FR2486339A1 (fr) | Detecteur synchrone | |
FR2507846A1 (fr) | Perfectionnement a un recepteur sans fil | |
FR2685578A1 (fr) | Circuit integre comprenant un amplificateur a gain variable. | |
FR2556524A1 (fr) | Circuit de suppression des variations d'amplitude des signaux modules en frequence | |
FR2527399A1 (fr) | Circuit a impedance d'entree, elevee | |
FR2472301A1 (fr) | Multiplicateur de frequence | |
US4038684A (en) | Signal detection circuit | |
FR2555848A1 (fr) | Etage a frequence intermediaire de television en quasi-parallele pour reception du son stereo | |
EP0068593A1 (fr) | Téléviseur multistandard pour la réception d'un signal de télévision, dont l'onde porteuse son est modulée en fréquence ou en amplitude | |
EP0184483B1 (fr) | Amplificateur à large bande et faible bruit en ondes métriques | |
FR2458943A1 (fr) | Circuit de demodulation de signaux a modulation de frequence | |
FR2462060A1 (fr) | Discriminateur pour un detecteur de signal en modulation de frequence | |
FR2478908A1 (fr) | ||
FR2507417A1 (fr) | Systeme de restitution de signaux video | |
EP0002640A1 (fr) | Etage d'entrée de récepteur protégé contre les signaux brouilleurs, et récepteur utilisant un tel étage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |