FR2466861A1 - Schottky diode with low noise - obtd. by surrounding metal layer on semiconductor with semi-insulating passivating layer - Google Patents
Schottky diode with low noise - obtd. by surrounding metal layer on semiconductor with semi-insulating passivating layer Download PDFInfo
- Publication number
- FR2466861A1 FR2466861A1 FR7924889A FR7924889A FR2466861A1 FR 2466861 A1 FR2466861 A1 FR 2466861A1 FR 7924889 A FR7924889 A FR 7924889A FR 7924889 A FR7924889 A FR 7924889A FR 2466861 A1 FR2466861 A1 FR 2466861A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semi
- structure according
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 title abstract description 7
- 239000002184 metal Substances 0.000 title abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 6
- 229910052742 iron Inorganic materials 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 silane Chemical class 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 150000002259 gallium compounds Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
L'invention concerne une structure de diode Schottky à faible bruit ainsi qu'un transistor à effet de champ utilisant une telle structure pour la réalisation de sa grille. The invention relates to a low noise Schottky diode structure as well as a field effect transistor using such a structure for producing its gate.
Les diodes à barrière de type Schottky sont obtenues par juxtaposition d'un métal et d'un semiconducteur. Les premières diodes de ce type ont été obtenues par clivage d'un matériau monocristallin semiconducteur, en opérant dans une enceinte à vide et en évaporant un métal qui se condense sur la surface clivée. Un tel procédé est particulièrement apte à assurer la propreté du semiconducteur et par conséquent diminuer le nombre de pièges à l'interface isolant-semiconducteur. Ces pièges jouent un rôle dans les phénomènes de génération et de recombinaison des porteurs de charge, donc dans le phénomène de bruit, notamment pour le bruit dit en "1/f". Schottky type barrier diodes are obtained by juxtaposition of a metal and a semiconductor. The first diodes of this type were obtained by cleavage of a semiconductor monocrystalline material, by operating in a vacuum enclosure and by evaporating a metal which condenses on the cleaved surface. Such a method is particularly suitable for ensuring the cleanliness of the semiconductor and consequently reducing the number of traps at the insulator-semiconductor interface. These traps play a role in the phenomena of generation and recombination of charge carriers, therefore in the noise phenomenon, in particular for the noise known as "1 / f".
Dans l'industrie des composants électroniques, les diodes
Schottky sont, en fait, réalisées, la plupart du temps, à partir d'une plaquette semiconductrice comprenant un substrat et une ou plusieurs couches actives. Pour former une jonction Schottky localisée dans une zone précise de la surface de la couche active, on recouvre celle-ci d'une couche d'isolant, par exemple de silice, ensuite on ouvre dans la couche d'isolant5 par photolithogravure ou un procédé analogue, une fenêtre de surface correspondant à la zone de localisation de la jonction, enfin on dépose, par exemple par évaporation métallique sous vide, une couche de métal conducteur de l'électricité.In the electronic components industry, diodes
Schottky are, in fact, made, most of the time, from a semiconductor wafer comprising a substrate and one or more active layers. To form a Schottky junction located in a specific area of the surface of the active layer, it is covered with an insulating layer, for example silica, then opened in the insulating layer5 by photolithography or a process analogous, a surface window corresponding to the location area of the junction, finally a layer of electrically conductive metal is deposited, for example by vacuum metal evaporation.
Dans les jonctions Schottky ainsi réalisées, on constate un niveau de bruit relativement élevé du, pour une part importante, aux niVeaux d'énergie existant dans l'isolant ou à l'interface isolant-semiconducteur notamment par suite de contraintes.mécani- ques d'autant plus fortes que les coefficients de dilatation thermique des matériaux en contact sont plus différents. In the Schottky junctions thus produced, there is a relatively high noise level due, in large part, to the levels of energy existing in the insulator or at the insulator-semiconductor interface, in particular as a result of mechanical constraints. 'The stronger the coefficients of thermal expansion of the materials in contact are more different.
L'invention tend à remédier à cet inconvénient. The invention tends to remedy this drawback.
A cet effet une structure de diode Schottky comportant un dépôt métallìque dont une portion de surface, en contact avec un matériau semiconducteur, est entourée par une couche de matériau de passivation, est principalement caractérisée en ce que ce dernier type de matériau est un semi-isolant. A titre d'exemple la résistivité de ce matériau est comprise entre 103 et 1Û9 ohm-cm. For this purpose, a Schottky diode structure comprising a metallic deposit, a surface portion of which, in contact with a semiconductor material, is surrounded by a layer of passivation material, is mainly characterized in that the latter type of material is a semi insulating. For example, the resistivity of this material is between 103 and 1.9 ohm-cm.
L'invention sera mieux comprise, et d'autres caractéristiques apparaîtront au moyen de la description qui suit, et des dessins qui l'accompagnent, parmi lesquels
Les figures 1 et 2 représentent en coupe schématique deux réalisations de l'invention
La figure 3 est un graphique de comparaison de résistivité de différents matériaux.The invention will be better understood, and other characteristics will appear from the following description and the accompanying drawings, among which
Figures 1 and 2 show in schematic section two embodiments of the invention
Figure 3 is a resistivity comparison graph of different materials.
La figure 4 représente en coupe schématique un transistor à effet de champ doté d'une grille Schottky selon l'invention. FIG. 4 represents in schematic section a field effect transistor provided with a Schottky gate according to the invention.
La structure représentée en coupe partielIe, figure 1, comporte un substrat 1, par exemple en silicium monocristallin-fortement dopé (ns par exemple), sur lequel a été formée, par exemple par épitaxie, une couche 2 de silicium monocristallin dopé n, moins fortement dopé, toutefo#is, que-le substrat. Sur la couche 2 on a déposé une couche 3, semi-isolante, constituée par exemple par du silicium amorphe, sur une épaisseur d'environ 1 micron, dans laquelle on a ouvert, par exemple par photolithogravure, une fenêtre 31. On donne plus loin divers procédés de formation d'un#e couche de silicium amorphe. Dans la fenêtre 31 on a dépose, par exemple par évaporation sous vide, une couche 4 d'un métal qui est par exemple de ltor, de manière à former une diode Schottky. The structure shown in partial section, FIG. 1, comprises a substrate 1, for example made of monocrystalline-highly doped silicon (ns for example), on which has been formed, for example by epitaxy, a layer 2 of n-doped monocrystalline silicon, minus heavily doped, toutefo # is, que-le substrat. On the layer 2, a semi-insulating layer 3 has been deposited, constituted for example by amorphous silicon, over a thickness of approximately 1 micron, in which a window 31 has been opened, for example by photolithography. far various processes for forming a # th layer of amorphous silicon. In window 31, a layer 4 of a metal which is for example ltor has been deposited, for example by vacuum evaporation, so as to form a Schottky diode.
La structure représentée de façon analogue figure 2 comporte par exemple un substrat 1 et une couc#he 2 identiques aux constituants de mêmes repères à la figure 1. La couche 3, de même nature que c.elle de la figure 1, en diffère par son épaisseur, ici beaucoup plus faible, par exemple du dixième-de micron. Elle est recouverte d'une couche 20 iSolante, par exemple en silice ou en nitrure de silicium déposé par un procédé classique. Une fenêtre 31 analogue à celle de la structure de la figure 1, a été ouverte dans les couches 20 et 3 pour mettre à nu la couche 2. The structure shown in a similar manner in FIG. 2 comprises for example a substrate 1 and a layer # he 2 identical to the constituents with the same references in FIG. 1. The layer 3, of the same nature as that of FIG. 1, differs therefrom by its thickness, here much smaller, for example of the tenth of a micron. It is covered with an iSolating layer 20, for example made of silica or silicon nitride deposited by a conventional process. A window 31 similar to that of the structure of FIG. 1, was opened in layers 20 and 3 to expose layer 2.
La couche 4 est analogue à celle de la figure 1. Layer 4 is similar to that of FIG. 1.
Le but de la double couche est de conserver l'avantage de l'invention relatif à la diminution de bruit de la diode Schottky, sans subir un inconyénient dû à l'utilisation , pour constituer la couche 3, d'un matériau qui, tel le silicium amorphe ou d'autres semiconducteurs qui seront cités c#i-après, présente une constante diélectrique généralement beaucoup plus grande que celle de la silice. Cette particularité entraîne l'existence d'une capacité parasite non négligeable sur le pourtour 41 de la couche métallique qui est déposée dans la fenêtre- 31. Cet inconvénient est considérablement diminué dans la structure de la figure 2. The purpose of the double layer is to retain the advantage of the invention relating to the reduction in noise of the Schottky diode, without undergoing an inconsistency due to the use, to constitute layer 3, of a material which, as amorphous silicon or other semiconductors which will be mentioned below, has a dielectric constant generally much greater than that of silica. This particularity leads to the existence of a non-negligible parasitic capacity on the periphery 41 of the metal layer which is deposited in the window 31. This drawback is considerably reduced in the structure of FIG. 2.
On décrit ci-après différents procédés d'obtention de la couche 3 de matériau semi-isolant, en considérant les cas suivants
I - Diode au silicium
On distingue encore les cas suivants
10) Couche de silicium amorphe
Le silicium amorphe peut être obtenu par dépôt en phase-ga zeuse, selon un procédé classique, en utilisant une source gazeuse d'un composé du silicium tel que le silane, dans une atmosphère.Various methods of obtaining the layer 3 of semi-insulating material are described below, considering the following cases
I - Silicon diode
We can still distinguish the following cases
10) Amorphous silicon layer
Amorphous silicon can be obtained by gas-phase deposition, according to a conventional process, using a gas source of a silicon compound such as silane, in an atmosphere.
d'hydrogène, d'azote ou d'argon, à une température située entre 5000 et 7500#C. of hydrogen, nitrogen or argon, at a temperature between 5000 and 7500 # C.
Il peut être aussi obtenu en décomposant le silane sous ltef- fet d'un plasma dans un réacteur fonctionnant à une pression égale ou inférieure à 1 Torr, à une température comprise entre la température ambiante et 5000 C. It can also be obtained by decomposing the silane under the effect of a plasma in a reactor operating at a pressure equal to or less than 1 Torr, at a temperature between room temperature and 5000 C.
Enfin le silicium amorphe peut être obtenu par évaporation ou pulvérisation dans le vide d'une cible de silicium pur. Finally, the amorphous silicon can be obtained by evaporation or spraying in a vacuum of a target of pure silicon.
Dans tous les cas le silicium amorphe est dopé par exemple de type n par introduction de phosphore ou d'arsenic, ou de type p par introduction de bore. In all cases, the amorphous silicon is doped, for example, of the n type by the introduction of phosphorus or arsenic, or of the p type by the introduction of boron.
Grace au dopage la résistivité peut varier entre 103 et 1010 ohm-cm. Thanks to doping the resistivity can vary between 103 and 1010 ohm-cm.
20) Couche de silicium polycristallin dopé à l'oxygène
Le silicium polycristallin peut être obtenu par dépôt en phase gazeuse par un procédé classique, en utilisant une source gazeuse d'un composé du silicium tel que Si H4, Si H2 612 , Si Cl4 , dans une atmosphère d'hydrogène, d'azote ou d'argon contenant des traces d'oxygène. Le semi-isolant ainsi obtenu présente une résistivité allant de 10 à 107 ohm-cm.20) Oxygen doped polycrystalline silicon layer
Polycrystalline silicon can be obtained by gas deposition by a conventional process, using a gas source of a silicon compound such as Si H4, Si H2 612, Si Cl4, in an atmosphere of hydrogen, nitrogen or of argon containing traces of oxygen. The semi-insulator thus obtained has a resistivity ranging from 10 to 107 ohm-cm.
On peut aussi doper le silicium polycristallin au fer ou au chrome. Polycrystalline silicon can also be doped with iron or chromium.
30) Couche d'arséniure de gallium polycristallin
L'arséniure de gallium polycristallin peut être obtenu par dépôt en phase gazeuse, par exemple par la méthode dite des jets moléculaires. La résistivité du dépôt varie de 103 à 106 ohm-cm.30) Layer of polycrystalline gallium arsenide
Polycrystalline gallium arsenide can be obtained by gas deposition, for example by the so-called molecular jet method. The resistivity of the deposit varies from 103 to 106 ohm-cm.
40) Couche d'arséniure de gallium et d'aluminium :
On peut obtenir un dépôt semi-isolant (résistivité comprise entre 107 et 107 ohm-cm) par dépôt en phase gazeuse, en ajoutant de ltoxvgène , notamment par la méthode dite des jets moléculaires.40) Layer of gallium and aluminum arsenide:
A semi-insulating deposit (resistivity between 107 and 107 ohm-cm) can be obtained by deposition in the gas phase, by adding oxigen, in particular by the method known as molecular jets.
50) Couche de nitrure de #gallium
Un dépôt de nitrure de gallium peut être obtenu en faisant réagir un composé organique de gallium avec de l'ammoniaque dans un plasma haute fréquence. La résistivité du dépôt est comprise entre 107 et 108 ohm-cm.50) #gallium nitride layer
A deposit of gallium nitride can be obtained by reacting an organic gallium compound with ammonia in a high frequency plasma. The resistivity of the deposit is between 107 and 108 ohm-cm.
Il - Diode à l'arsèùiure de gallium
La couche 3 peut être constituée par du silicium amorphe, du silicium polycristallin dopé à l'oxygène au fer ou au chrome, du nitrure de gallium, par les mêmes procédés que ceux qui viennent d'être décrits.Il - Gallium arsenide diode
Layer 3 can consist of amorphous silicon, polycrystalline silicon doped with oxygen with iron or chromium, gallium nitride, by the same methods as those which have just been described.
En revanche l'arséniure de pallium et 1' arséniure de gallium et d'aluminium ne peuvent être déposés sous la forme polycristalll- ne à moins de déposer préalablement sur le matériau semiconducteur une couche de séparation, qui, dans le cas de l'invention, ne. peut être de la silice mais par exemple du silicium amorphe en couche très mince de l'ordre de 1 000 angströms. Cette couche est sans inconvénient au point de vue des contraintes necaniques lors de brusques changements de température. On the other hand, pallium arsenide and gallium and aluminum arsenide cannot be deposited in polycrystalline form unless a separation layer is deposited on the semiconductor material, which, in the case of the invention , born. may be silica but for example amorphous silicon in a very thin layer of the order of 1000 angstroms. This layer is without disadvantage from the point of view of mechanical stresses during sudden temperature changes.
La couche épaisse d'arséniure de gallium polycristallin qui est alors obtenue présente l'avantage de posséder un coefficient de dilatation thermique accordé à celui du matériau semiconducteur. The thick layer of polycrystalline gallium arsenide which is then obtained has the advantage of having a coefficient of thermal expansion matched to that of the semiconductor material.
Figure 2 on a représenté une échelle logarithmique de rjiti- vité graduée de 10 -3 à 1010 ohm-cm et des rectangles correspondant aux domaines de résistivité des semi-conducteurs et semi-isolants suivants - silicium monocristallin (Si) de 10 3 à 103 ohm-cm ;
- silicium polycristallin dopé oxygène (Si, pol) de 106 à environ ;
- arséniure de gallium ; monocristallin (Ga As) de 10 -3 à 108 ;
polycristallin (Ga As), pol.) de 102 à 108 ;
-arséniure de gallium et d'aluminium
monocristallin (Ga Ai As) de 10## 3 à 108 ~
polycristallin (Ga AI As, pol.) de 104 à 108 ;
- silicium amorphe (Si, a) de 104 à 109
- nitrure de gallium polycristallin (Ga N pol) environ 107 à 108.Figure 2 shows a logarithmic rjitivity scale graduated from 10 -3 to 1010 ohm-cm and rectangles corresponding to the resistivity domains of the following semiconductors and semi-insulators - monocrystalline silicon (Si) from 10 3 to 103 ohm-cm;
- oxygen-doped polycrystalline silicon (Si, pol) from about 106 to about;
- gallium arsenide; monocrystalline (Ga As) from 10 -3 to 108;
polycrystalline (Ga As), pol.) from 102 to 108;
- gallium and aluminum arsenide
monocrystalline (Ga Ai As) from 10 ## 3 to 108 ~
polycrystalline (Ga AI As, pol.) from 104 to 108;
- amorphous silicon (Si, a) from 104 to 109
- polycrystalline gallium nitride (Ga N pol) approximately 107 to 108.
L'invention est applicable à la réalisation d'un transistor à effet de champ dont la grille est une jonction Schottky. The invention is applicable to the production of a field effect transistor whose gate is a Schottky junction.
Figure 4 on a représenté en coupe un tel transistor, fabriqué par un procédé comportant un auto-alignement de la grille. Un tel procédé est compatible avec le procédé de l'invention. A cet effet on réalise un masque comprenant des fenêtres de source 81, de grille 82 et de drain 83, en utilisant un premier matériau, en couche 43, déposée sur la couche active 42 d'un substrat 41. Ce matériau est l'un de ceux utilisables pour constituer la couche 3 de la structure selon l'invention (voir figures 1 et 2). Une deuxième couche 44 set à combler initialement les trois fenêtres. Le matériau constituant cette couche 44 est choisi de façon à pouvoir être enlevé de façon sélective par attaque chimique en présence de la couche 43. C test par exemple du nitrure de silicium alors que la couche 43 est en silicium amorphe.Après masquage de la couche 44 au dessus de la fenêtre 82 (de grille), on dépo-se les contacts chimiques de source et de drain, soit .45 et 47. Ensuite, après masquage à la résine de ces contacts, on procède à. une attaque chimique sélective pour ouvrir la fenêtre 82 et déposer un contact Schottky pour constituer la grille 46. Figure 4 shows in section such a transistor, manufactured by a method comprising a self-alignment of the gate. Such a method is compatible with the method of the invention. To this end, a mask is produced comprising source windows 81, grid 82 and drain 83, using a first material, in layer 43, deposited on the active layer 42 of a substrate 41. This material is one of those that can be used to form layer 3 of the structure according to the invention (see Figures 1 and 2). A second layer 44 set to initially fill the three windows. The material constituting this layer 44 is chosen so as to be able to be removed selectively by chemical attack in the presence of the layer 43. C test for example of silicon nitride while the layer 43 is made of amorphous silicon. After masking of the layer 44 above the window 82 (grid), the source and drain chemical contacts are deposed, ie .45 and 47. Then, after masking these contacts with resin, we proceed to. a selective chemical attack to open the window 82 and deposit a Schottky contact to form the grid 46.
Les avantages de l'invention sont les suivants
10 - D'une façon générale le matériau semi-isolant est suffisament conducteur de l'éleétricité pour permettre l'évacuation des charges existant dans les pièges de l'interface ; toutefois il demeure assez isolant pour ne pas modifier notablement les caractéristiques de la diode ;
20 - Dans le cas où le matériau de passivation est accordé au marériau semi-conducteur en ce qui concerne les coefficients de dilatation thermique, les contraintes mécaniques et leurs inconvénients sont supprimés. The advantages of the invention are as follows:
10 - In general, the semi-insulating material is sufficiently conductive of electricity to allow the evacuation of the charges existing in the traps of the interface; however, it remains insulating enough not to significantly modify the characteristics of the diode;
20 - In the case where the passivation material is granted to the semiconductor material with regard to the coefficients of thermal expansion, the mechanical stresses and their drawbacks are eliminated.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7924889A FR2466861A1 (en) | 1979-10-05 | 1979-10-05 | Schottky diode with low noise - obtd. by surrounding metal layer on semiconductor with semi-insulating passivating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7924889A FR2466861A1 (en) | 1979-10-05 | 1979-10-05 | Schottky diode with low noise - obtd. by surrounding metal layer on semiconductor with semi-insulating passivating layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2466861A1 true FR2466861A1 (en) | 1981-04-10 |
| FR2466861B1 FR2466861B1 (en) | 1983-05-13 |
Family
ID=9230381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7924889A Granted FR2466861A1 (en) | 1979-10-05 | 1979-10-05 | Schottky diode with low noise - obtd. by surrounding metal layer on semiconductor with semi-insulating passivating layer |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2466861A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2309042A1 (en) * | 1975-04-25 | 1976-11-19 | Sony Corp | SCHOTTKY BARRIER TYPE SEMICONDUCTOR DEVICE |
| US4143384A (en) * | 1975-12-11 | 1979-03-06 | Raytheon Company | Low parasitic capacitance diode |
-
1979
- 1979-10-05 FR FR7924889A patent/FR2466861A1/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2309042A1 (en) * | 1975-04-25 | 1976-11-19 | Sony Corp | SCHOTTKY BARRIER TYPE SEMICONDUCTOR DEVICE |
| US4143384A (en) * | 1975-12-11 | 1979-03-06 | Raytheon Company | Low parasitic capacitance diode |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2466861B1 (en) | 1983-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630391B2 (en) | Boron incorporated diffusion barrier material | |
| US5972791A (en) | Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier | |
| JP2978748B2 (en) | Method for manufacturing semiconductor device | |
| EP0569470B1 (en) | Process for making a polysilicon thin film transistor | |
| US6458699B1 (en) | Methods of forming a contact to a substrate | |
| FR2512274A1 (en) | PROCESS FOR PRODUCING COBALT SILICIDE METALLIZATION FOR A TRANSISTOR | |
| EP0780889B1 (en) | Method of selective deposition of refractory metal silicide on silicon | |
| FR2682534A1 (en) | SEMICONDUCTOR DEVICE HAVING A STACK OF GRID ELECTRODE SECTIONS, AND METHOD FOR MANUFACTURING THE DEVICE. | |
| EP0887843A1 (en) | Method of manufacturing a transistor with a silicon-germanium gate | |
| EP0005721A1 (en) | Method for fabricating a bipolar transistor having a polysilicon base contact and a polysilicon or metal emitter contact | |
| EP0017697A1 (en) | Interconnection device for integrated semiconductor circuits, and process for its manufacture | |
| JPH0529317A (en) | Tungsten nitride thin-film evaporation method of silicon semiconductor element and metallic wiring forming method utilizing said method and having two layer structure | |
| FR2477771A1 (en) | METHOD FOR PRODUCING A HIGH-VOLTAGE LOCKOUT SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE THUS PRODUCED | |
| JP2738333B2 (en) | Method for manufacturing semiconductor device | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| EP0322960B1 (en) | Method of manufacturing a semiconductor device including at least one bipolar heterojunction transistor | |
| EP0180268B1 (en) | Process for manufacturing a semiconductor device, including a plasma treatment | |
| US5144410A (en) | Ohmic contact for III-V semiconductor devices | |
| EP0322961A1 (en) | Method of manufacturing a bipolar heterojunction transistor | |
| EP0022383A1 (en) | Method of making a self aligned Schottky gate field effect transistor and transistor obtained by this method | |
| FR2496990A1 (en) | SCHOTTKY BARRIER FIELD EFFECT TRANSISTOR | |
| FR2466861A1 (en) | Schottky diode with low noise - obtd. by surrounding metal layer on semiconductor with semi-insulating passivating layer | |
| US11742406B2 (en) | Semiconductor device and fabrication method thereof | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| US5849630A (en) | Process for forming ohmic contact for III-V semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |